JP5323895B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5323895B2
JP5323895B2 JP2011139000A JP2011139000A JP5323895B2 JP 5323895 B2 JP5323895 B2 JP 5323895B2 JP 2011139000 A JP2011139000 A JP 2011139000A JP 2011139000 A JP2011139000 A JP 2011139000A JP 5323895 B2 JP5323895 B2 JP 5323895B2
Authority
JP
Japan
Prior art keywords
arm
terminal
series circuit
electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011139000A
Other languages
English (en)
Other versions
JP2013008757A (ja
Inventor
良太 北本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2011139000A priority Critical patent/JP5323895B2/ja
Priority to US13/452,932 priority patent/US9117789B2/en
Publication of JP2013008757A publication Critical patent/JP2013008757A/ja
Application granted granted Critical
Publication of JP5323895B2 publication Critical patent/JP5323895B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Description

この発明は、半導体装置に関する。より詳細には、この発明は、スイッチング素子とこれに逆並列に接続されたダイオードとを有する上アーム及び下アームを直列に接続した１つ又は複数のアーム直列回路を備える半導体装置に関する。
スイッチング素子とこれに逆並列に接続されたダイオード（逆並列ダイオード）とを有する上アーム及び下アームを直列に接続したアーム直列回路を備える半導体装置が開発されている。このような半導体装置として、インバータ、コンバータ等が存在する（例えば、特許文献１）。
特許文献１では、コモンモード電流を抑制することによって伝導ノイズ及び放射ノイズを小さくすることができる電力変換装置のインバータモジュールを提供することが目的とされている（要約、［００１０］）。この目的を達成するため、特許文献１では、スイッチング素子と逆並列ダイオードとを１アームとして上下に２アーム５、６を直列に接続した１相分（又は多相分）のスイッチングアーム直列回路を１つのパッケージに含み、このパッケージの外側に冷却用の銅ベース１が配置されてなる電力変換装置のインバータモジュール２５ａにおいて、スイッチングアーム直列回路の下アーム６が実装される銅パターン４の面積を、上アーム５が実装される銅パターン３の面積より小さくする（要約）。
特開２００７−１８１３５１号公報
上記のように、特許文献１では、下アーム６が実装される銅パターン４の面積を、上アーム５が実装される銅パターン３の面積より小さくすることでコモンモード電流を抑制することによって伝導ノイズ及び放射ノイズを小さくするが、伝導ノイズ及び放射ノイズを低減する方法には更なる改善の余地がある。
この発明は、このような課題を考慮してなされたものであり、伝導ノイズ及び伝導ノイズをさらに低減することが可能な半導体装置を提供することを目的とする。
この発明に係る半導体装置は、スイッチング素子とこれに逆並列に接続されたダイオードとを有する上アーム及び下アームを直列に接続した１つ又は複数のアーム直列回路を備えるものであって、グラウンド上に絶縁基板が配置され、前記絶縁基板上に前記アーム直列回路の正極端子、負極端子、上アーム用制御端子及び下アーム用制御端子が形成され、前記負極端子と前記下アーム用制御端子が隣り合って配置され、前記絶縁基板上に設けられた凸状の絶縁部材を介して前記アーム直列回路の出力端子が配置され、前記上アーム及び前記下アームの前記スイッチング素子は、第１の面に形成された正極電極と、前記第１の面とは反対側の第２の面に形成された負極電極及び制御電極とを備え、前記上アームの前記スイッチング素子では、前記正極電極が配線を介さずに前記アーム直列回路の正極端子に接合され、前記負極電極が負極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が制御用配線を介して前記アーム直列回路の前記上アーム用制御端子に接続され、前記下アームの前記スイッチング素子では、前記負極電極が配線を介さずに前記アーム直列回路の負極端子に接合され、前記正極電極が正極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が配線を介さずに前記アーム直列回路の前記下アーム用制御端子に接合されることを特徴とする。
この発明によれば、コモンモード電流に起因する伝導ノイズ及び放射ノイズを低減することが可能になると共に、下アームのスイッチング素子の制御電極をアーム直列回路の下アーム用制御端子に接続することが容易となる。
すなわち、この発明によれば、絶縁基板上の凸状の絶縁部材を介してアーム直列回路の出力端子が配置されるため、絶縁部材の高さ分だけ出力端子を絶縁基板及びグラウンドから離間させることが可能となる。従って、出力端子とグラウンドとの間の浮遊容量を低減することができる。これにより、電圧変動が比較的激しい出力端子とグラウンドとの間のインピーダンスを大きくすることが可能となり、電圧変動によって出力端子とグラウンドとの間に流れる電流を小さくすることができる。従って、電源側又は出力側へ流れるコモンモード電流を小さくすることが可能となる。その結果、コモンモード電流に起因する伝導ノイズ及び放射ノイズを低減することができる。
また、この発明によれば、下アームのスイッチング素子の制御電極が配線を介さずにアーム直列回路の下アーム用制御端子に接合される。従って、制御電極が負極電極と同じ側（第２の面）に形成され、負極電極がアーム直列回路の負極端子に配線（ワイヤボンディングやバスバー等）を介さずに接合されている場合でも、制御電極を下アーム用制御端子に接続することが容易となる。
前記下アーム用制御端子は、前記下アームの前記スイッチング素子の前記制御電極に対応して突出する凸部を備え、前記アーム直列回路の積層方向に見たとき、前記下アーム用制御端子のうち前記凸部のみが前記下アームの前記スイッチング素子と重なってもよい。これにより、下アームのスイッチング素子において、例えば、対向する２方向から制御電極が負極電極に挟まれた位置に形成されている場合や３方向から制御電極が負極電極に囲まれた位置に形成されている場合であっても、制御電極を下アーム用制御端子に容易に接続することが可能となる。
この発明に係る半導体装置は、スイッチング素子とこれに逆並列に接続されたダイオードとを有する上アーム及び下アームを直列に接続した１つ又は複数のアーム直列回路を備えるものであって、グラウンド上に絶縁基板が配置され、前記絶縁基板上に前記アーム直列回路の正極端子、負極端子、上アーム用制御端子及び下アーム用制御端子が形成され、前記正極端子と前記上アーム用制御端子が隣り合って配置され、前記絶縁基板上に設けられた凸状の絶縁部材を介して前記アーム直列回路の出力端子が配置され、前記上アーム及び前記下アームの前記スイッチング素子は、第１の面に形成された正極電極及び制御電極と、前記第１の面とは反対側の第２の面に形成された負極電極とを備え、前記上アームの前記スイッチング素子では、前記正極電極が配線を介さずに前記アーム直列回路の正極端子に接合され、前記負極電極が負極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が配線を介さずに前記アーム直列回路の前記上アーム用制御端子に接合され、前記下アームの前記スイッチング素子では、前記負極電極が配線を介さずに前記アーム直列回路の負極端子に接合され、前記正極電極が正極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が制御用配線を介して前記アーム直列回路の前記下アーム用制御端子に接続されることを特徴とする。
この発明によれば、コモンモード電流に起因する伝導ノイズ及び放射ノイズを低減することが可能になると共に、上アームのスイッチング素子の制御電極をアーム直列回路の上アーム用制御端子に接続することが容易となる。
すなわち、この発明によれば、絶縁基板上の凸状の絶縁部材を介してアーム直列回路の出力端子が配置されるため、絶縁部材の高さ分だけ出力端子を絶縁基板及びグラウンドから離間させることが可能となる。従って、出力端子とグラウンドとの間の浮遊容量を低減することができる。これにより、電圧変動が比較的激しい出力端子とグラウンドとの間のインピーダンスを大きくすることが可能となり、電圧変動によって出力端子とグラウンドとの間に流れる電流を小さくすることができる。従って、電源側又は出力側へ流れるコモンモード電流を小さくすることが可能となる。その結果、コモンモード電流に起因する伝導ノイズ及び放射ノイズを低減することができる。
また、この発明によれば、上アームのスイッチング素子の制御電極が配線を介さずにアーム直列回路の上アーム用制御端子に接合される。従って、制御電極が正極電極と同じ側（第１の面）に形成され、正極電極がアーム直列回路の正極端子に配線を介さずに接合されている場合でも、制御電極を上アーム用制御端子に接続することが容易となる。
前記上アーム用制御端子は、前記上アームの前記スイッチング素子の前記制御電極に対応して突出する凸部を備え、前記アーム直列回路の積層方向に見たとき、前記上アーム用制御端子のうち前記凸部のみが前記上アームの前記スイッチング素子と重なってもよい。これにより、上アームのスイッチング素子において、例えば、対向する２方向から制御電極が正極電極に挟まれた位置に形成されている場合や３方向から制御電極が正極電極に囲まれた位置に形成されている場合であっても、制御電極を上アーム用制御端子に容易に接続することが可能となる。
前記アーム直列回路の積層方向に見たとき、前記上アームの前記スイッチング素子の前記負極電極の位置及び前記下アームの前記スイッチング素子の前記正極電極の位置が、前記出力端子の位置に対してずれていてもよい。これにより、前記積層方向に見たとき、上アームのスイッチング素子の負極電極（上アーム側負極電極）の位置及び下アームのスイッチング素子の正極電極（下アーム側正極電極）の位置が、出力端子の位置に対して重なっている場合と比べて、上アーム側負極電極と出力端子との間に負極側配線を引き易くなると共に、下アーム側正極電極と出力端子との間に正極側配線を引き易くなる。
前記アーム直列回路の積層方向に見たとき、前記アーム直列回路の前記出力端子は前記正極端子と前記負極端子の中央に配置されていてもよい。これにより、上アーム及び下アームのスイッチング素子と出力端子との間の配線長を等しくし易くなり、配線によるインダクタンス成分に差が生じるのを抑制することが可能となる。その結果、伝導ノイズ及び放射ノイズの発生を抑制することが可能となる。
この発明に係る半導体装置は、スイッチング素子とこれに逆並列に接続されたダイオードとを有する上アーム及び下アームを直列に接続した１つ又は複数のアーム直列回路を備えるものであって、グラウンド上に絶縁基板が配置され、前記絶縁基板上に前記アーム直列回路の正極端子、負極端子、上アーム用制御端子及び下アーム用制御端子が配置され、前記絶縁基板上に設けられた凸状の絶縁部材を介して前記アーム直列回路の出力端子が前記絶縁基板の上方に配置されることを特徴とする。
この発明によれば、コモンモード電流に起因する伝導ノイズ及び放射ノイズを低減することが可能になると共に、下アームのスイッチング素子の制御電極をアーム直列回路の下アーム用制御端子に接続することが容易となる。
この発明の一実施形態に係る半導体装置としてのインバータを搭載した駆動システムの回路図である。 前記インバータに含まれる１つのアーム直列回路及びその周辺の簡略的な外観構成図である。 図２のＩＩＩ−ＩＩＩ線における断面図である。 図４Ａは、スイッチング素子の第１の面を簡略的に示す外観構成図であり、図４Ｂは、スイッチング素子の第２の面を簡略的に示す外観構成図である。 １つの前記アーム直列回路に着目して複数の地点での浮遊容量を示す回路図である。 第１変形例に係る半導体装置としてのインバータを搭載した回路の回路図である。 図７Ａは、第２変形例に係るスイッチング素子の第１の面を簡略的に示す外観構成図であり、図７Ｂは、第２変形例に係るスイッチング素子の第２の面を簡略的に示す外観構成図である。 図７Ａ及び図７Ｂのスイッチング素子を用いた１つのアーム直列回路及びその周辺の簡略的な外観構成図である。 図８のＩＸ−ＩＸ線における断面図である。 第３変形例に係るスイッチング素子の第２の面を簡略的に示す外観構成図である。 第３変形例に係るスイッチング素子を透視させた状態での下側第２板状部と下ゲートラインの周辺（ゲート取出し箇所）を示す平面図である。 図１１のＸＩＩ−ＸＩＩ線の断面図である。 図１１のＸＩＩＩ−ＸＩＩＩ線の断面図である。 第４変形例に係るスイッチング素子の第２の面を簡略的に示す外観構成図である。 第４変形例に係るスイッチング素子を透視させた状態での下側第２板状部と下ゲートラインの周辺（ゲート取出し箇所）を示す平面図である。 図１５のＸＶＩ−ＸＶＩ線の断面図である。 図１５のＸＶＩＩ−ＸＶＩＩ線の断面図である。
Ｉ．一実施形態
Ａ．構成の説明
１．駆動システム１０の構成
（１−１）全体構成
図１は、この発明の一実施形態に係る半導体装置としてのインバータ１６を搭載した駆動システム１０の回路構成図である。
図１に示すように、駆動システム１０は、インバータ１６に加え、モータ１２と、直流電源１４（以下「電源１４」ともいう。）と、コンデンサ１８と、電子制御装置２０（以下「ＥＣＵ２０」という。）とを有する。
（１−２）モータ１２
モータ１２は、３相交流ブラシレス式であり、ＥＣＵ２０に制御されるインバータ１６を介して電源１４から電力が供給される。そして、当該電力に応じた駆動力を生成する。モータ１２は、例えば、車両の走行モータ又は電動パワーステアリング装置のアシスト力生成用のモータに用いることができる。或いは、後述するような別の用途に用いることも可能である。
（１−３）直流電源１４
直流電源１４は、駆動システム１０の用途に応じて適宜選択されるものであり、一次電池又は二次電池のいずれともすることができる。例えば、モータ１２が比較的高出力を要する用途で用いられる場合（例えば、車両の走行用モータとして用いられる場合）、電源１４は、リチウムイオン２次電池、ニッケル水素２次電池又はキャパシタ等の蓄電装置（エネルギストレージ）とすることができる。また、モータ１２が比較的低出力を要する用途で用いられる場合（例えば、車両の電動パワーステアリング装置として用いられる場合）、電源１４は、鉛蓄電池等の蓄電装置とすることができる。
（１−４）インバータ１６
インバータ１６は、３相ブリッジ型の構成とされて、直流／交流変換を行い、電源１４からの直流を３相の交流に変換してモータ１２に供給する。
図１に示すように、インバータ１６は、３相のアーム直列回路３０ｕ、３０ｖ、３０ｗを有する。Ｕ相のアーム直列回路３０ｕは、スイッチング素子３４ｕ（以下「上ＳＷ素子３４ｕ」という。）及び逆並列ダイオード３６ｕ（以下「上ダイオード３６ｕ」）を有する上アーム３２ｕと、スイッチング素子４０ｕ（以下「下ＳＷ素子４０ｕ」という。）及び逆並列ダイオード４２ｕ（以下「下ダイオード４２ｕ」という。）とを有する下アーム３８ｕとで構成される。
同様に、Ｖ相のアーム直列回路３０ｖは、上スイッチング素子３４ｖ（以下「上ＳＷ素子３４ｖ」という。）及び逆並列ダイオード３６ｖ（以下「上ダイオード３６ｖ」という。）を有する上アーム３２ｖと、下スイッチング素子４０ｖ（以下「下ＳＷ素子４０ｖ」という。）及び逆並列ダイオード４２ｖ（以下「下ダイオード４２ｖ」という。）を有する下アーム３８ｖとで構成される。Ｗ相のアーム直列回路３０ｗは、上スイッチング素子３４ｗ（以下「上ＳＷ素子３４ｗ」という。）と逆並列ダイオード３６ｗ（以下「上ダイオード３６ｗ」という。）を有する上アーム３２ｗと、下スイッチング素子４０ｗ（以下「下ＳＷ素子４０ｗ」という。）と逆並列ダイオード４２ｗ（以下「下ダイオード４２ｗ」という。）を有する下アーム３８ｗとで構成される。
上ＳＷ素子３４ｕ、３４ｖ、３４ｗと下ＳＷ素子４０ｕ、４０ｖ、４０ｗは、例えば、１つ又は複数のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のスイッチング素子から構成することができる。本実施形態では、上ＳＷ素子３４ｕ、３４ｖ、３４ｗ及び下ＳＷ素子４０ｕ、４０ｖ、４０ｗはそれぞれ４つのスイッチング素子５０ａ〜５０ｄ、５４ａ〜５４ｄから構成される（詳細は後述する。）。同様に、上ダイオード３６ｕ、３６ｖ、３６ｗ及び下ダイオード４２ｕ、４２ｖ、４２ｗはそれぞれ１つ又は複数のダイオードから構成することができ、本実施形態ではそれぞれ２つのダイオード５２ａ、５２ｂ、５６ａ、５６ｂから構成される（詳細は後述する。）。
なお、以下では、各アーム直列回路３０ｕ、３０ｖ、３０ｗをアーム直列回路３０と総称し、各上アーム３２ｕ、３２ｖ、３２ｗを上アーム３２と総称し、各下アーム３８ｕ、３８ｖ、３８ｗを下アーム３８と総称し、各上ＳＷ素子３４ｕ、３４ｖ、３４ｗを上ＳＷ素子３４と総称し、各下ＳＷ素子４０ｕ、４０ｖ、４０ｗを下ＳＷ素子４０と総称し、各上ダイオード３６ｕ、３６ｖ、３６ｗを上ダイオード３６と総称し、各下ダイオード４２ｕ、４２ｖ、４２ｗを下ダイオード４２と総称する。
各アーム直列回路３０において、上アーム３２ｕ、３２ｖ、３２ｗと下アーム３８ｕ、３８ｖ、３８ｗの中点４４ｕ、４４ｖ、４４ｗは、モータ１２の巻線４６ｕ、４６ｖ、４６ｗに連結されている。以下では、中点４４ｕ、４４ｖ、４４ｗを中点４４と総称し、巻線４６ｕ、４６ｖ、４６ｗを巻線４６と総称する。
各上ＳＷ素子３４及び各下ＳＷ素子４０は、ＥＣＵ２０からの駆動信号ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬにより駆動される。
（１−５）ＥＣＵ２０
ＥＣＵ２０は、図示しない各種センサからの出力値に基づき、モータ１２の出力を制御する。ＥＣＵ２０は、ハードウェアの構成として、入出力部、演算部及び記憶部（いずれも図示せず）を有する。
２．インバータ１６の詳細
（２−１）全体構成
図２は、１つのアーム直列回路３０及びその周辺の簡略的な外観構成図である。図３は、図２のＩＩＩ−ＩＩＩ線における断面図である。本実施形態では、図２及び図３に示すアーム直列回路３０を３組並列に配置することによりインバータ１６を構成する（図１参照）。なお、図２中の「Ｐ」は正極側を示し、「Ｎ」は負極側を示し、「Ｄ」はダイオードを示す。
図２及び図３に示すように、アーム直列回路３０は、上アーム３２側のスイッチング素子５０ａ〜５０ｄ（以下「上ＳＷ素子５０ａ〜５０ｄ」といい、「上ＳＷ素子５０」と総称する。）と、上アーム３２側のダイオード５２ａ、５２ｂ（以下「上ダイオード５２ａ、５２ｂ」といい、「上ダイオード５２」と総称する。）と、下アーム３８側のスイッチング素子５４ａ〜５４ｄ（以下「下ＳＷ素子５４ａ〜５４ｄ」といい、「下ＳＷ素子５４」と総称する。）と、下アーム３８側のダイオード５６ａ、５６ｂ（以下「下ダイオード５６ａ、５６ｂ」といい、「下ダイオード５６」と総称する。）とを有する。
上記の通り、上ＳＷ素子５０ａ〜５０ｄは、図１の回路図中の１つの上ＳＷ素子３４を構成する。このため、上ＳＷ素子３４を上スイッチング素子部３４ともいう。また、上ダイオード５２ａ、５２ｂは、図１の回路図中の１つの上ダイオード３６を構成する。このため、上ダイオード３６を上ダイオード部３６ともいう。さらに、下ＳＷ素子５４ａ〜５４ｄは、図１の回路図中の１つの下ＳＷ素子４０を構成する。このため、下ＳＷ素子４０を下スイッチング素子部４０ともいう。さらにまた、下ダイオード５６ａ、５６ｂは、図１の回路図中の１つの下ダイオード４２を構成する。このため、下ダイオード４２を下ダイオード部４２ともいう。
このように図１の回路中の１つの構成要素（上スイッチング素子部３４、上ダイオード部３６、下スイッチング素子部４０及び下ダイオード部４２）に対応して図２では複数の構成要素（上ＳＷ素子５０ａ〜５０ｄ、上ダイオード５２ａ、５２ｂ、下ＳＷ素子５４ａ〜５４ｄ及び下ダイオード５６ａ、５６ｂ）を用いることで、大電流を流すことが可能となる。なお、上ＳＷ素子５０ａ〜５０ｄ、上ダイオード５２ａ、５２ｂ、下ＳＷ素子５４ａ〜５４ｄ及び下ダイオード５６ａ、５６ｂの数は、これに限定されず、仕様に応じて１つ以上であればよい。
本実施形態において、上ＳＷ素子５０と下ＳＷ素子５４には、同一の仕様のスイッチング素子（例えば、ＭＯＳＦＥＴ又はＩＧＢＴ）が用いられる。また、図４Ａ及び図４Ｂに示すように、本実施形態の上ＳＷ素子５０と下ＳＷ素子５４は、第１の面６０（ドレイン面）に複数の正極電極６２が形成され、第１の面６０と反対側の第２の面６４（ソース面）に複数の負極電極６６及びゲート電極６８（制御電極）が形成される。なお、図４Ａ中の「Ｐ」は正極側を示し、図４Ｂ中の「Ｎ」は負極側を示す。正極電極６２及び負極電極６６が複数設けられているのは、大電流を流す等のためであり、仕様に応じて正極電極６２及び負極電極６６は１、２又は４以上とすることも可能である。
以下では、上ＳＷ素子５０と下ＳＷ素子５４の構成要素を区別するため、上ＳＷ素子５０の正極電極６２、負極電極６６、ゲート電極６８を、上正極電極６２ｕｐ、上負極電極６６ｕｐ、上ゲート電極６８ｕｐと呼び、下ＳＷ素子５４の正極電極６２、負極電極６６、ゲート電極６８を、下正極電極６２ｌｏｗ、下負極電極６６ｌｏｗ、下ゲート電極６８ｌｏｗと呼ぶ。なお、図２では、正極電極６２、負極電極６６、ゲート電極６８の図示を省略している。
図２及び図３に示すように、アーム直列回路３０の周囲には、インバータ１６の正極端子７０、負極端子７２、上ゲートライン７４（上アーム用制御端子）、下ゲートライン７６（下アーム用制御端子）及び出力端子７８が配置されている。正極端子７０、負極端子７２、上ゲートライン７４及び下ゲートライン７６はいずれも絶縁基板８０上に形成されている。絶縁基板８０は、ヒートシンク８２上に形成された板状の部材であり、例えば、セラミック製である。ヒートシンク８２は、インバータ１６を冷却するものであり、グラウンドＧＮＤに接続されている。
正極端子７０は、上ＳＷ素子５０が設けられる上側第１板状部８４と、ワイヤボンディング８８を介して上側第１板状部８４に接続される上側第２板状部８６とを有する。上側第２板状部８６は、電源１４の正極側に接続される（図１参照）。負極端子７２は、下ＳＷ素子５４が設けられる下側第１板状部９０と、ワイヤボンディング９４を介して下側第１板状部９０に接続される下側第２板状部９２とを有する。下側第２板状部９２は、電源１４の負極側に接続される（図１参照）。
図２に示すように、上側第１板状部８４、下側第１板状部９０、上ゲートライン７４及び下ゲートライン７６は、長さ（図２中、Ｘ方向）が等しい板状に形成されている。また、アーム直列回路３０の積層方向（図２中、Ｚ方向）から見たとき、幅方向（図２中、Ｙ方向）に向かって、上ゲートライン７４、上側第１板状部８４、出力端子７８、下側第１板状部９０及び下ゲートライン７６の順に配置されている。
上側第１板状部８４、上側第２板状部８６、下側第１板状部９０及び下側第２板状部９２は、ＤＢＣ（Direct Bonding Copper）として絶縁基板８０に直接形成されている。また、絶縁基板８０のうちヒートシンク８２側の面には、図示しない銅製のベタパターンがＤＢＣとして形成されている。
さらに、前記ベタパターンとヒートシンク８２の間には、半田、銅板及びサーマルグリス（いずれも図示せず）が配置されている。すなわち、前記ベタパターンは、前記半田を介して前記銅板に接合され、前記銅板は前記サーマルグリスを介してヒートシンク８２に接合されている。
（２−２）上アーム３２
各上ＳＷ素子５０の正極電極６２（上正極電極６２ｕｐ）は、インバータ１６の正極端子７０（上側第１板状部８４）に半田（図示せず）を介して接合されている（図３）。当該接合はろう付け等の接合方法であってもよい。上正極電極６２ｕｐと正極端子７０の接合にワイヤボンディングやバスバー等の配線（配線部材）は用いられない。
各上ＳＷ素子５０の負極電極６６（上負極電極６６ｕｐ）は、インバータ１６の出力端子７８にワイヤボンディング９６（負極側配線）を介して接続されている。なお、図２において、各上ＳＷ素子５０において３箇所のワイヤボンディング９６が形成されているのは、各上ＳＷ素子５０には３箇所の負極電極６６が形成されているためである（図４Ｂ参照）。
各上ＳＷ素子５０のゲート電極６８（上ゲート電極６８ｕｐ）は、ＥＣＵ２０と接続される上ゲートライン７４にワイヤボンディング９８（制御用配線）を介して接続されている。従って、各上ゲート電極６８ｕｐには、同一の駆動信号が供給され、上ＳＷ素子５０は同一のオンオフ動作を行う。なお、１つ又は２つの上ゲート電極６８ｕｐ毎に上ゲートライン７４を設ける等の構成も可能である。
（２−３）下アーム３８
各下ＳＷ素子５４の負極電極６６（下負極電極６６ｌｏｗ）は、インバータ１６の負極端子７２（下側第１板状部９０）に半田（図示せず）を介して接合されている（図３）。当該接合はろう付け等の接合方法であってもよい。下負極電極６６ｌｏｗと負極端子７２の接合にワイヤボンディングやバスバー等の配線（配線部材）は用いられない。
各下ＳＷ素子５４の正極電極６２（下正極電極６２ｌｏｗ）は、インバータ１６の出力端子７８にワイヤボンディング１００（正極側配線）を介して接続されている。
各下ＳＷ素子５４のゲート電極６８（下ゲート電極６８ｌｏｗ）は、ＥＣＵ２０と接続される下ゲートライン７６に半田（図示せず）を介して接合されている。当該接合はろう付け等の接合方法であってもよい。下ゲート電極６８ｌｏｗと下ゲートライン７６の接合にワイヤボンディングやバスバー等の配線は用いられない。すなわち、本実施形態では、図４Ｂに示すように、下負極電極６６ｌｏｗとゲート電極６８とが同一の面（第２の面６４）に形成され、図２及び図３に示すように、且つ負極端子７２と下ゲートライン７６とが隣り合って配置されている。このため、下負極電極６６ｌｏｗを負極端子７２に配線なしで接合すると共に、下ゲート電極６８ｌｏｗを下ゲートライン７６に配線なしで接合することが可能となっている。また、各下ゲート電極６８ｌｏｗは同一の下ゲートライン７６に接合されているため、各下ゲート電極６８ｌｏｗにはＥＣＵ２０から同一の駆動信号が供給され、下ＳＷ素子５４は同一のオンオフ動作を行う。なお、１つ又は２つの下ゲート電極６８ｌｏｗ毎に下ゲートライン７６を設ける等の構成も可能である。
（２−４）出力端子７８
図２に示すように、出力端子７８は、絶縁基板８０上に形成された絶縁柱１０２（凸状の絶縁部材）により絶縁基板８０から離間して設けられる。絶縁柱１０２は、シリコン酸化層等の絶縁部材から形成される。絶縁柱１０２を構成する素材は、絶縁基板８０と同じであっても異なっていてもよい。また、アーム直列回路３０の積層方向（図２中、Ｚ方向）に見て、絶縁柱１０２は、正極端子７０の上側第１板状部８４と負極端子７２の下側第１板状部９０の両端側に配置されている。これにより、出力端子７８は、積層方向（図２中、Ｚ方向）に見て、正極端子７０の上側第１板状部８４と負極端子７２の下側第１板状部９０の間に位置するように配置されている。
Ｂ．浮遊容量
図５は、１つのアーム直列回路３０に着目して複数の地点Ｐ１〜Ｐ３での浮遊容量Ｃ１〜Ｃ３を示す回路図である。以下では、主として、図３及び図５を参照しながら、地点Ｐ１〜Ｐ３における浮遊容量Ｃ１〜Ｃ３について説明する。
アーム直列回路３０を動作させると、地点Ｐ１〜Ｐ３とグラウンドＧＮＤ（ヒートシンク８２）間において、浮遊容量Ｃ１〜Ｃ３が発生する可能性がある。これらの浮遊容量Ｃ１〜Ｃ３が存在するため、上ＳＷ素子５０及び下ＳＷ素子５４のスイッチング時にノイズがグラウンドＧＮＤ（ヒートシンク８２）を介してコモン（電源１４側又は他の機器側）に伝わり、伝導ノイズ及び放射ノイズが発生する可能性がある（伝導ノイズ及び放射ノイズの発生の仕組みについては、特許文献１の段落［０００８］、［０００９］参照）。
一般に、キャパシタのインピーダンスＸｃは、次の式（１）により求められる。
Ｘｃ＝１／（ｊωＣ） ・・・（１）
上記において、ｊは虚数単位、ωは角周波数［Ｈｚ］、Ｃは静電容量［Ｆ］である。
上記式（１）によれば、アーム直列回路３０の場合、上ＳＷ素子５０及び下ＳＷ素子５４のスイッチング周波数［Ｈｚ］が高くなるほど浮遊容量Ｃ１〜Ｃ３に電流が流れ易くなるが、容量値Ｃを小さくすることで浮遊容量Ｃ１〜Ｃ３に電流を流れ難くすることができる。特に、スイッチングにより電位変動が起こる地点Ｐ２（中点４４を構成する出力端子７８）とグラウンドＧＮＤ（ヒートシンク８２）との間の浮遊容量Ｃ２からコモン側へ流れるコモンモード電流Ｉｃｏｍの影響が大きいため、浮遊容量Ｃ２のインピーダンスを大きくすることが重要である。
また、一般に、平行平板（極板）間の静電容量Ｃ［Ｆ］は、次の式（２）により表される。
Ｃ＝ε０・εｓ・（Ｓ／ｄ） ・・・（２）
上記式（２）において、ε０は、真空の誘電率［Ｆ／ｍ］、εｓは、比誘電率、Ｓは、極板の面積［ｍ２］、ｄは、平行平板（極板）間の間隙［ｍ］を示す。上記式（２）によれば、平行平板（極板）の間隙ｄが大きくなるほど、静電容量Ｃは小さくなる。
出力端子７８を絶縁基板８０上に形成する場合と比べ、本実施形態では、出力端子７８が絶縁柱１０２を介して絶縁基板８０及びグラウンドＧＮＤ（ヒートシンク８２）から遠ざかる。このため、出力端子７８とグラウンドＧＮＤ（ヒートシンク８２）との間隙（上記間隙ｄに対応）は大きくなる。このため、上記式（２）より、浮遊容量Ｃ２は相対的に小さくなる。また、浮遊容量Ｃ２が相対的に小さくなると、上記式（１）より、インピーダンスＸｃが相対的に大きくなる。その結果、コモンモード電流Ｉｃｏｍを小さくすることが可能となり、コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを抑制することができる。
Ｃ．本実施形態の効果
以上のように、本実施形態によれば、コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを低減することが可能になると共に、下ＳＷ素子４０のゲート電極６８（下ゲート電極６８ｌｏｗ）をアーム直列回路３０の下ゲートライン７６に接続することが容易となる。
すなわち、本実施形態によれば、絶縁基板８０上の絶縁柱１０２を介してアーム直列回路３０の出力端子７８が配置されるため、絶縁柱１０２の高さ分だけ出力端子７８を絶縁基板８０及びヒートシンク８２（グラウンドＧＮＤ）から離間させることが可能となる。従って、出力端子７８とグラウンドＧＮＤとの間の浮遊容量Ｃ２を低減することができる。これにより、電圧変動が比較的激しい出力端子７８とグラウンドＧＮＤとの間のインピーダンスを大きくすることが可能となり、電圧変動によって出力端子７８とグラウンドＧＮＤとの間に流れる電流を小さくすることができる。従って、電源側又は出力側へ流れるコモンモード電流Ｉｃｏｍを小さくすることが可能となる。その結果、コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを低減することができる。
また、本実施形態によれば、下ＳＷ素子４０のゲート電極６８（下ゲート電極６８ｌｏｗ）が配線を介さずに下ゲートライン７６に接合される。従って、下ゲート電極６８ｌｏｗが下負極電極６６ｌｏｗと同じ側（第２の面６４）に形成され、下負極電極６６ｌｏｗが負極端子７２に配線を介さずに接合されている場合でも、下ゲート電極６８ｌｏｗを下ゲートライン７６に接続することが容易となる。
本実施形態では、アーム直列回路３０の積層方向（図２及び図３のＺ方向）に見たとき、上ＳＷ素子３４の負極電極６６（上負極電極６６ｕｐ）の位置及び下ＳＷ素子４０の正極電極６２（下正極電極６２ｌｏｗ）の位置が、出力端子７８の位置に対してずれている。
これにより、前記積層方向に見たとき、上負極電極６６ｕｐの位置及び下正極電極６２ｌｏｗの位置が、出力端子７８の位置に対してずれていない場合（積層方向に見たとき、上負極電極６６ｕｐ又は下正極電極６２ｌｏｗの大部分が出力端子７８により隠れてしまう場合）と比べて、上負極電極６６ｕｐと出力端子７８との間にワイヤボンディング９６を引き易くなると共に、下正極電極６２ｌｏｗと出力端子７８との間にワイヤボンディング１００を引き易くなる。
本実施形態では、アーム直列回路３０の積層方向（図２及び図３のＺ方向）に見たとき、アーム直列回路３０の出力端子７８は正極端子７０と負極端子７２の中央に配置されている。これにより、上ＳＷ素子３４及び下ＳＷ素子４０と出力端子７８との間の配線長を等しくし易くなり、ワイヤボンディング９６、１００によるインダクタンス成分に差が生じるのを抑制することが可能となる。その結果、伝導ノイズ及び放射ノイズの発生を抑制することが可能となる。
ＩＩ．変形例
なお、この発明は、上記実施形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。例えば、以下の構成を採用することができる。
Ａ．インバータ１６及び駆動システム１０
上記実施形態では、３相ブリッジ式のインバータ１６を用いたが、スイッチング素子と逆並列ダイオードとを有する上アーム及び下アームを直列に接続した単相又は多相のアーム直列回路を備えるインバータであれば、これに限らない。例えば、図６に示すように、単相ブリッジ式のインバータ１６ａに適用することもできる。図６のインバータ１６ａは、直流電源１４からの直流を交流に変換して巻線４６ａ（負荷）及び抵抗１１０に供給する。
インバータ１６ａは、２つのアーム直列回路３０ａ、３０ｂを有する。アーム直列回路３０ａは、スイッチング素子３４ａ（以下「上ＳＷ素子３４ａ」という。）及び逆並列ダイオード３６ａ（以下「上ダイオード３６ａ」という。）を有する上アーム３２ａと、スイッチング素子４０ａ（以下「下ＳＷ素子４０ａ」という。）及び逆並列ダイオード４２ａ（以下「下ダイオード４２ａ」という。）とを有する下アーム３８ａとで構成される。同様に、アーム直列回路３０ｂは、スイッチング素子３４ｂ（以下「上ＳＷ素子３４ｂ」という。）及び逆並列ダイオード３６ｂ（以下「上ダイオード３６ｂ」という。）を有する上アーム３２ｂと、スイッチング素子４０ｂ（以下「下ＳＷ素子４０ｂ」という。）及び逆並列ダイオード４２ｂ（以下「下ダイオード４２ｂ」という。）とを有する下アーム３８ｂとで構成される。
インバータ１６ａにおいても、上アーム３２ａ、３２ｂと下アーム３８ａ、３８ｂの中点４４ａ、４４ｂの位置に対応する出力端子を絶縁柱によりグラウンドＧＮＤ（ヒートシンク）から離間させることにより、中点４４ａ、４４ｂにおける浮遊容量Ｃ２を低減し、伝導ノイズ及び放射ノイズを抑制することが可能となる。
上記実施形態及び図６の変形例では、インバータ１６、１６ａに本発明を適用した事例について説明したが、スイッチング素子と逆並列ダイオードとを有する上アーム及び下アームを直列に接続した単相又は多相のアーム直列回路を備える半導体装置であれば、これに限らない。例えば、昇降圧式且つチョッパ型のＤＣ／ＤＣコンバータ（例えば、特開２００９−１５３３４３号公報の図１及び図９参照）に適用することもできる。
上記実施形態では、図１の回路図中の１つの上ＳＷ素子３４及び下ＳＷ素子４０に対応するものとして、それぞれ４つの上アーム素子５０ａ〜５０ｄ及び下アーム素子５４ａ〜５４ｄを示したが（図２）、これらの数は、仕様に合わせて１つ以上あればよい。同様に、図１の回路図中の１つの上ダイオード３６及び下ダイオード４２に対応するものとして、それぞれ２つの上ダイオード５２ａ、５２ｂ及び下ダイオード５６ａ、５６ｂを示したが（図２）、これらの数は、仕様に合わせて１つ以上あればよい。
上記実施形態では、駆動システム１０のモータ１２は、例えば、車両の駆動用又は電動パワーステアリング用のものとしたが、上アーム３２と下アーム３８の中点４４において浮遊容量Ｃ２が発生する構成であれば、これに限らない。例えば、洗濯機、掃除機、エアコンディショナ、冷蔵庫、電磁調理器、交流（ＡＣ）サーボ、鉄道車両及びエレベータにおけるモータに用いるものであってもよい。
上記実施形態では、駆動システム１０は、モータ１２を駆動するものであったが、上アーム３２と下アーム３８の中点４４において浮遊容量Ｃ２が発生する構成であれば、これに限らない。例えば、駆動システム１０は、無停電電源装置、太陽光発電又は風力発電用のパワーコンディショナにおけるインバータ（例えば、特開２０１１−１０３４９７号公報の図４参照）に用いることも可能である。
Ｂ．ゲート電極６８とゲートライン７４、７６の接合構造
上記実施形態では、上ＳＷ素子５０及び下ＳＷ素子５４では、ゲート電極６８を負極電極６６と同じ面（第２の面６４）に形成したが（図４Ｂ）、ゲート電極６８の位置はこれに限らない。例えば、図７Ａ及び図７Ｂに示すように、ゲート電極６８を正極電極６２と同じ面（第１の面６０）に形成し、負極電極６６と同じ面（第２の面６４）にはゲート電極６８を形成しない構成も可能である。
図８は、図７Ａ及び図７Ｂの上ＳＷ素子５０及び下ＳＷ素子５４を用いた１つのアーム直列回路３０ａ及びその周辺の簡略的な外観構成図である。図９は、図８のＩＸ−ＩＸ線における断面図である。図８及び図９に示すように、アーム直列回路３０ａでは、上ＳＷ素子５０のゲート電極６８（上ゲート電極６８ｕｐ）を半田（図示せず）を介して上ゲートライン７４に接合する。この際、ワイヤボンディングやバスバー等の配線（配線部材）は用いない。代わりに、下ＳＷ素子５４のゲート電極６８（下ゲート電極６８ｌｏｗ）をワイヤボンディング１０４（制御用配線）を用いて下ゲートライン７６に接続する。
図８及び図９の構成によれば、上記実施形態と同様の作用及び効果を奏することができる。すなわち、コモンモード電流Ｉｃｏｍに起因する伝導ノイズ及び放射ノイズを低減することが可能になると共に、上ＳＷ素子５０のゲート電極６８（上ゲート電極６８ｕｐ）をアーム直列回路３０ａの上ゲートライン７４に接続することが容易となる。
或いは、スイッチング素子（上ＳＷ素子５０及び下ＳＷ素子５４）は、図１０に示すように、第２の面６４において、負極電極６６によりゲート電極６８を三方から囲むように形成した構成とすることもできる。この場合、第１の面６０は、図４Ａと同様である。
図１１は、下ＳＷ素子５４を透視させた状態での下側第１板状部９０と下ゲートライン７６の周辺（ゲート取出し箇所）を示す平面図である（図２も参照）。図１２は、図１１のＸＩＩ―ＸＩＩ線の断面図であり、図１３は、図１１のＸＩＩＩ−ＸＩＩＩ線の断面図である。図１０に示すスイッチング素子を下ＳＷ素子５４として用いる場合、図１１〜図１３に示すように、下ゲートライン７６には、ゲート電極６８に対応して突出する凸部１２０を形成することができる。図１２に示すように、凸部１２０は、半田１２２を介してゲート電極６８に接合され、負極端子７２の下側第１板状部９０は、半田１２２を介して負極電極６６に接合される。
図１１〜図１３に示す下ゲートライン７６では、アーム直列回路３０の積層方向（図１２中、Ｚ方向）に見たとき、凸部１２０のみが下ＳＷ素子５４と重なり、その他の部分は下ＳＷ素子５４と重ならない（図１１参照）。このように、凸部１２０を設けることにより、第２の面６４において、ゲート電極６８が負極電極６６により三方から囲まれている場合であっても、ゲート電極６８を下ゲートライン７６に容易に接合することが可能となる。
或いは、図１０と同様の構成を、正極電極６２とゲート電極６８との組合せで実現することもできる。すなわち、図１０の負極電極６６を正極電極６２に置き換えてもよい（図８も参照）。この場合、図１１〜図１３と同様、上ゲートライン７４に凸部１２０を設け、半田１２２を介して凸部１２０をゲート電極６８に接合すると共に、半田１２２を介して正極端子７０の上側第１板状部８４を正極電極６２に接合する。これにより、第１の面６０において、ゲート電極６８が正極電極６２により三方から囲まれている場合であっても、ゲート電極６８を上ゲートライン７４に容易に接合することが可能となる。
なお、凸部１２０を設ける構成は、ゲート電極６８を正極電極６２又は負極電極６６により三方から囲む場合のみならず、二方向（例えば、図１０の左右両側）のみから挟む場合にも適用可能である。或いは、ゲート電極６８を第１の面６０又は第２の面６４の隅部に設ける場合（例えば、図１０の右上又は左上の隅部）に設ける場合にも適用可能である。
或いは、スイッチング素子（上ＳＷ素子５０及び下ＳＷ素子５４）は、図１４に示すように、第２の面６４において、負極電極６６によりゲート電極６８を三方から囲むと共に、第２の面６４の外縁にガードリング１３０を形成した構成とすることもできる。この場合、第１の面６０は、図４Ａと同様である。ガードリング１３０は、負極電極６６及びゲート電極６８からの漏れ電流を防止する環状のパターンである。
図１５は、下ＳＷ素子５４を透視させた状態での下側第１板状部９０と下ゲートライン７６の周辺（ゲート取出し箇所）を示す（図２も参照）。図１６は、図１５のＸＶＩ―ＸＶＩ線の断面図であり、図１７は、図１５のＸＶＩＩ−ＸＶＩＩ線の断面図である。図１４に示すスイッチング素子を下ＳＷ素子５４として用いる場合、図１５及び図１６に示すように、下ゲートライン７６には、ゲート電極６８に対応して突出する凸部１２０が形成されると共に、ガードリング１３０に対応させて溝部１３２を設ける。図１５に示すように、凸部１２０は、半田１２２を介してゲート電極６８に接合され、負極端子７２の下側第１板状部９０は、半田１２２を介して負極電極６６に接合される。また、溝部１３２は、ガードリング１３０の直下に形成される。
図１５及び図１６に示す下ゲートライン７６の凸部１２０は、図１１〜図１３と同様の作用及び効果を奏することができる。また、溝部１３２が設けられていることにより、溝部１３２の位置に半田１２２を配置することが困難となる、又は溝部１３２の位置の半田１２２の高さがその他の部位よりも低くなる。このため、ガードリング１３０に半田１２２が付き難くなる。加えて、下ＳＷ素子５４を配置する際、ガードリング１３０が下ゲートライン７６に接触し難くなる。例えば、下ＳＷ素子５４が斜めに傾いた状態（図１６中、下ＳＷ素子５４の左側が下にある状態）で下ＳＷ素子５４を図１６中、上から配置すると、溝部１３２がない場合には下ＳＷ素子５４の外縁に設けられたガードリング１３０と下ゲートライン７６とが接触し易くなるが、溝部１３２の存在により当該接触を避けることが可能となる。これらにより、ガードリング１３０の損傷を抑制することができる。ガードリング１３０に傷が入ると、漏れ電流が増加するため、ガードリング１３０の損傷を抑制することにより、漏れ電流の増加を回避することが可能となる。
Ｃ．出力端子７８及び絶縁柱１０２
上記実施形態では、出力端子７８をグラウンドＧＮＤから離間させるための凸状の絶縁部材として、角柱状の絶縁柱１０２を用いたが、出力端子７８を絶縁基板８０及びグラウンドＧＮＤ（ヒートシンク８２）から離間させることができる凸状の絶縁部材であれば、これに限らない。例えば、絶縁柱１０２の代わりの絶縁部材を円柱状、錐台状又は樽状とすることもできる。
上記実施形態では、２本の絶縁柱１０２を用いて出力端子７８をグラウンドＧＮＤ（ヒートシンク８２）から離間させたが、出力端子７８を絶縁基板８０及びグラウンドＧＮＤ（ヒートシンク８２）から離間させることができるものであれば、１本又は３本以上であってもよい。
Ｄ．その他
上記実施形態では、下ゲート電極６８ｌｏｗを下ゲートライン７６に直接接合する構成と絶縁柱１０２を用いる構成とを組み合わせて用いたが、いずれか一方のみを用いる構成も可能である。
１０…駆動システム １２…モータ
１４…直流電源
１６、１６ａ…インバータ（半導体装置）
３０、３０ａ、３０ｂ、３０ｕ、３０ｖ、３０ｗ…アーム直列回路
３２、３２ａ、３２ｂ、３２ｕ、３２ｖ、３２ｗ…上アーム
３４、３４ａ、３４ｂ、３４ｕ、３４ｖ、３４ｗ、５０、５０ａ〜５０ｄ…上スイッチング素子
３６、３６ａ、３６ｂ、３６ｕ、３６ｖ、３６ｗ、４２、４２ａ、４２ｂ、４２ｕ、４２ｖ、４２ｗ、５２ａ、５２ｂ、５６ａ、５６ｂ…逆並列ダイオード
３８、３８ａ、３８ｂ、３８ｕ、３８ｖ、３８ｗ…下アーム
４０、４０ａ、４０ｂ、４０ｕ、４０ｖ、４０ｗ、５４、５４ａ〜５４ｄ…下スイッチング素子
６０…第１の面 ６２…正極電極
６４…第２の面 ６６…負極電極
６８…ゲート電極（制御電極） ７０…正極端子
７２…負極端子
７４…上ゲートライン（上アーム用制御端子）
７６…下ゲートライン（下アーム用制御端子）
７８…出力端子 ８０…絶縁基板
８２…ヒートシンク（グラウンド）
９６…ワイヤボンディング（負極側配線）
９８…ワイヤボンディング（制御用配線）
１００…ワイヤボンディング（正極側配線）
１０２…絶縁柱（凸状の絶縁部材） １２０…凸部

Claims (6)

  1. スイッチング素子とこれに逆並列に接続されたダイオードとを有する上アーム及び下アームを直列に接続した１つ又は複数のアーム直列回路を備える半導体装置であって、
    グラウンド上に絶縁基板が配置され、
    前記絶縁基板上に前記アーム直列回路の正極端子、負極端子、上アーム用制御端子及び下アーム用制御端子が形成され、前記負極端子と前記下アーム用制御端子が隣り合って配置され、
    前記絶縁基板上に設けられた凸状の絶縁部材を介して前記アーム直列回路の出力端子が配置され、
    前記上アーム及び前記下アームの前記スイッチング素子は、第１の面に形成された正極電極と、前記第１の面とは反対側の第２の面に形成された負極電極及び制御電極とを備え、
    前記上アームの前記スイッチング素子では、前記正極電極が配線を介さずに前記アーム直列回路の正極端子に接合され、前記負極電極が負極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が制御用配線を介して前記アーム直列回路の前記上アーム用制御端子に接続され、
    前記下アームの前記スイッチング素子では、前記負極電極が配線を介さずに前記アーム直列回路の負極端子に接合され、前記正極電極が正極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が配線を介さずに前記アーム直列回路の前記下アーム用制御端子に接合され、
    前記アーム直列回路の積層方向に見たとき、前記上アームの前記スイッチング素子の前記負極電極の位置及び前記下アームの前記スイッチング素子の前記正極電極の位置が、前記出力端子の位置に対してずれている
    ことを特徴とする半導体装置。
  2. スイッチング素子とこれに逆並列に接続されたダイオードとを有する上アーム及び下アームを直列に接続した１つ又は複数のアーム直列回路を備える半導体装置であって、
    グラウンド上に絶縁基板が配置され、
    前記絶縁基板上に前記アーム直列回路の正極端子、負極端子、上アーム用制御端子及び下アーム用制御端子が形成され、前記負極端子と前記下アーム用制御端子が隣り合って配置され、
    前記絶縁基板上に設けられた凸状の絶縁部材を介して前記アーム直列回路の出力端子が配置され、
    前記上アーム及び前記下アームの前記スイッチング素子は、第１の面に形成された正極電極と、前記第１の面とは反対側の第２の面に形成された負極電極及び制御電極とを備え、
    前記上アームの前記スイッチング素子では、前記正極電極が配線を介さずに前記アーム直列回路の正極端子に接合され、前記負極電極が負極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が制御用配線を介して前記アーム直列回路の前記上アーム用制御端子に接続され、
    前記下アームの前記スイッチング素子では、前記負極電極が配線を介さずに前記アーム直列回路の負極端子に接合され、前記正極電極が正極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が配線を介さずに前記アーム直列回路の前記下アーム用制御端子に接合され、
    前記アーム直列回路の積層方向に見たとき、前記アーム直列回路の前記出力端子は前記正極端子と前記負極端子の中央に配置されている
    ことを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    前記下アーム用制御端子は、前記下アームの前記スイッチング素子の前記制御電極に対応して突出する凸部を備え、
    前記アーム直列回路の積層方向に見たとき、前記下アーム用制御端子のうち前記凸部のみが前記下アームの前記スイッチング素子と重なる
    ことを特徴とする半導体装置。
  4. スイッチング素子とこれに逆並列に接続されたダイオードとを有する上アーム及び下アームを直列に接続した１つ又は複数のアーム直列回路を備える半導体装置であって、
    グラウンド上に絶縁基板が配置され、
    前記絶縁基板上に前記アーム直列回路の正極端子、負極端子、上アーム用制御端子及び下アーム用制御端子が形成され、前記正極端子と前記上アーム用制御端子が隣り合って配置され、
    前記絶縁基板上に設けられた凸状の絶縁部材を介して前記アーム直列回路の出力端子が配置され、
    前記上アーム及び前記下アームの前記スイッチング素子は、第１の面に形成された正極電極及び制御電極と、前記第１の面とは反対側の第２の面に形成された負極電極とを備え、
    前記上アームの前記スイッチング素子では、前記正極電極が配線を介さずに前記アーム直列回路の正極端子に接合され、前記負極電極が負極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が配線を介さずに前記アーム直列回路の前記上アーム用制御端子に接合され、
    前記下アームの前記スイッチング素子では、前記負極電極が配線を介さずに前記アーム直列回路の負極端子に接合され、前記正極電極が正極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が制御用配線を介して前記アーム直列回路の前記下アーム用制御端子に接続され、
    前記アーム直列回路の積層方向に見たとき、前記上アームの前記スイッチング素子の前記負極電極の位置及び前記下アームの前記スイッチング素子の前記正極電極の位置が、前記出力端子の位置に対してずれている
    ことを特徴とする半導体装置。
  5. スイッチング素子とこれに逆並列に接続されたダイオードとを有する上アーム及び下アームを直列に接続した１つ又は複数のアーム直列回路を備える半導体装置であって、
    グラウンド上に絶縁基板が配置され、
    前記絶縁基板上に前記アーム直列回路の正極端子、負極端子、上アーム用制御端子及び下アーム用制御端子が形成され、前記正極端子と前記上アーム用制御端子が隣り合って配置され、
    前記絶縁基板上に設けられた凸状の絶縁部材を介して前記アーム直列回路の出力端子が配置され、
    前記上アーム及び前記下アームの前記スイッチング素子は、第１の面に形成された正極電極及び制御電極と、前記第１の面とは反対側の第２の面に形成された負極電極とを備え、
    前記上アームの前記スイッチング素子では、前記正極電極が配線を介さずに前記アーム直列回路の正極端子に接合され、前記負極電極が負極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が配線を介さずに前記アーム直列回路の前記上アーム用制御端子に接合され、
    前記下アームの前記スイッチング素子では、前記負極電極が配線を介さずに前記アーム直列回路の負極端子に接合され、前記正極電極が正極側配線を介して前記アーム直列回路の出力端子に接続され、前記制御電極が制御用配線を介して前記アーム直列回路の前記下アーム用制御端子に接続され、
    前記アーム直列回路の積層方向に見たとき、前記アーム直列回路の前記出力端子は前記正極端子と前記負極端子の中央に配置されている
    ことを特徴とする半導体装置。
  6. 請求項４又は５記載の半導体装置において、
    前記上アーム用制御端子は、前記上アームの前記スイッチング素子の前記制御電極に対応して突出する凸部を備え、
    前記アーム直列回路の積層方向に見たとき、前記上アーム用制御端子のうち前記凸部のみが前記上アームの前記スイッチング素子と重なる
    ことを特徴とする半導体装置。
JP2011139000A 2011-06-23 2011-06-23 半導体装置 Expired - Fee Related JP5323895B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011139000A JP5323895B2 (ja) 2011-06-23 2011-06-23 半導体装置
US13/452,932 US9117789B2 (en) 2011-06-23 2012-04-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011139000A JP5323895B2 (ja) 2011-06-23 2011-06-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2013008757A JP2013008757A (ja) 2013-01-10
JP5323895B2 true JP5323895B2 (ja) 2013-10-23

Family

ID=47361679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011139000A Expired - Fee Related JP5323895B2 (ja) 2011-06-23 2011-06-23 半導体装置

Country Status (2)

Country Link
US (1) US9117789B2 (ja)
JP (1) JP5323895B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064682B2 (ja) * 2013-03-01 2017-01-25 住友電気工業株式会社 半導体装置
US9398723B2 (en) * 2013-08-29 2016-07-19 Eaton Corporation Apparatus and methods using heat pipes for linking electronic assemblies that unequally produce heat
JP6053668B2 (ja) * 2013-12-20 2016-12-27 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP6595269B2 (ja) * 2015-09-07 2019-10-23 日立オートモティブシステムズ株式会社 電動駆動装置及び電動パワーステアリング装置
DE112015007167A5 (de) * 2015-12-02 2018-08-16 Hochschule Für Technik Und Wirtschaft Berlin Anordnung für ein leistungselektronisches Bauelement
JP6676497B2 (ja) * 2016-08-01 2020-04-08 マレリ株式会社 パワーモジュール
JP7070149B2 (ja) * 2018-06-26 2022-05-18 株式会社デンソー スイッチング回路
US20240014193A1 (en) * 2020-12-03 2024-01-11 Rohm Co., Ltd. Semiconductor device
WO2023127317A1 (ja) * 2021-12-27 2023-07-06 富士電機株式会社 半導体モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460973B2 (ja) * 1999-12-27 2003-10-27 三菱電機株式会社 電力変換装置
DE102005050534B4 (de) * 2005-10-21 2008-08-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP4687414B2 (ja) * 2005-11-17 2011-05-25 富士電機システムズ株式会社 パワー半導体モジュール
JP4872345B2 (ja) 2005-12-28 2012-02-08 富士電機株式会社 電力変換装置のインバータモジュール
JP4436843B2 (ja) * 2007-02-07 2010-03-24 株式会社日立製作所 電力変換装置
JP5119741B2 (ja) * 2007-05-24 2013-01-16 富士電機株式会社 スイッチングモジュール
JP5407198B2 (ja) * 2008-07-02 2014-02-05 富士電機株式会社 電力変換装置のパワーモジュール
JP5460653B2 (ja) * 2011-07-14 2014-04-02 本田技研工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP2013008757A (ja) 2013-01-10
US9117789B2 (en) 2015-08-25
US20120327609A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5323895B2 (ja) 半導体装置
JP5460653B2 (ja) 半導体装置
JP7116287B2 (ja) 電力変換装置
US8519561B2 (en) Power module and vehicle-mounted inverter using the same
JP6717270B2 (ja) 半導体モジュール
JP5488638B2 (ja) 電力変換装置
WO2012165341A1 (ja) 電力変換装置
JP6429720B2 (ja) 電力変換装置及び鉄道車両
WO2012132689A1 (ja) インバータ装置
JP6429721B2 (ja) 電力変換装置及び鉄道車両
JP2010119300A (ja) 電力変換装置
JP6288769B2 (ja) 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体
JP5851267B2 (ja) インバータ及び車両制御装置
JP7103279B2 (ja) 半導体装置
JP2017055610A (ja) パワー半導体装置
JP6830162B2 (ja) インバータモジュール
JP5557891B2 (ja) 三相電力変換装置
JP2013038848A (ja) 半導体装置
JP6498370B2 (ja) 電力変換装置
US11128235B2 (en) Power conversion device
JP2013182964A (ja) 半導体装置
CN110622307B (zh) 半导体模块以及电力变换装置
JP6047599B2 (ja) 半導体モジュール及びこれを備えた電力変換装置
JP2005192328A (ja) 半導体装置
JP2019160969A (ja) 電力変換装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees