JP5316380B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5316380B2 JP5316380B2 JP2009264654A JP2009264654A JP5316380B2 JP 5316380 B2 JP5316380 B2 JP 5316380B2 JP 2009264654 A JP2009264654 A JP 2009264654A JP 2009264654 A JP2009264654 A JP 2009264654A JP 5316380 B2 JP5316380 B2 JP 5316380B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- switch
- line
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
例えば、本実施形態では、メモリセルMCとして不揮発性トランジスタNVTと選択トランジスタSTとが直列に接続されているタイプのものを例示して説明したが、不揮発性トランジスタ単独でメモリセルとするタイプのものについても同様に適用することができる。
(付記1)電気的にデータを書き換えることが可能な不揮発性半導体記憶装置であって、
メモリセルのソース端子が接続されるソース線を選択して書換え電圧を供給する第1スイッチと、
前記ソース線に供給される前記書換え電圧を検出する電圧検出線と、
前記第1スイッチにより選択される前記ソース線を前記電圧検出線に接続する第2スイッチと、を備えることを特徴とする不揮発性半導体記憶装置。
(付記2)前記第2スイッチは、前記第1スイッチごとに備えられることを特徴とする付記1に記載の不揮発性半導体記憶装置。
(付記3)前記電圧検出線は、複数の前記第2スイッチに共通に接続されることを特徴とする付記1または2に記載の不揮発性半導体記憶装置。
(付記4)前記電圧検出線を複数備え、前記第2スイッチは各々の前記電圧検出線に均等に接続されることを特徴とする付記3に記載の不揮発性半導体記憶装置。
(付記5)前記電圧検出線により検出される電圧に応じて前記書換え電圧を調整するフィードバック部を備えることを特徴とする付記1乃至4の少なくとも何れか1に記載の不揮発性半導体記憶装置。
(付記6)前記第1スイッチの切り換え時、前記書換え電圧を前記電圧検出線に印加する安定化部を備えることを特徴とする付記5に記載の不揮発性半導体記憶装置。
(付記7)前記第2スイッチは、前記メモリセルに対して、前記第1スイッチと同じ側に配置されてなることを特徴とする付記1乃至6の少なくとも何れか1に記載の不揮発性半導体記憶装置。
(付記8)前記第2スイッチは、前記メモリセルに対して、前記第1スイッチの反対側に配置されてなることを特徴とする付記1乃至6の少なくとも何れか1に記載の不揮発性半導体記憶装置。
12 アドレスラッチ回路
13 制御回路
14 高電圧発生回路(CG用)
15 高電圧発生回路(ソース用)
16 書き込み回路
ALY メモリセルアレイ
CP 比較回路
GBL グローバルビット線
LBL ローカルビット線
MC メモリセル
MCU メモリセルアレイユニット
PCTL プログラム信号
SEC1乃至SECn セクタ
SL ソース線
SSEL セクタセレクタ
SW1 ソーススイッチ
SW2 検出スイッチ
VPMON 電圧検出線
VPROG プログラム元電圧線
XD_CG コントロールゲート用デコーダ・ドライバ回路
XDEC デコーダ
XD_SG 選択ゲート用デコーダ・ドライバ回路
YSEL Yセレクタ
ADJ 調整信号
MS マスク信号
VCG コントロールゲート用のバイアス電圧
VDIV 分圧電圧
VPROG0 プログラム元電圧
Claims (5)
- 電気的にデータを書き換えることが可能な不揮発性半導体記憶装置であって、
メモリセルのソース端子が接続されるソース線を選択して書換え電圧を供給する第1スイッチと、
前記ソース線に供給される前記書換え電圧を検出する電圧検出線と、
前記第1スイッチにより選択される前記ソース線を前記電圧検出線に接続する第2スイッチと、を備えることを特徴とする不揮発性半導体記憶装置。 - 前記第2スイッチは、前記第1スイッチごとに備えられることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記電圧検出線は、複数の前記第2スイッチに共通に接続されることを特徴とする請求項1または2に記載の不揮発性半導体記憶装置。
- 前記第2スイッチは、前記メモリセルに対して、前記第1スイッチと同じ側に配置されてなることを特徴とする請求項1乃至3の少なくとも何れか1項に記載の不揮発性半導体記憶装置。
- 前記第2スイッチは、前記メモリセルに対して、前記第1スイッチの反対側に配置されてなることを特徴とする請求項1乃至3の少なくとも何れか1項に記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009264654A JP5316380B2 (ja) | 2009-11-20 | 2009-11-20 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009264654A JP5316380B2 (ja) | 2009-11-20 | 2009-11-20 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011108341A JP2011108341A (ja) | 2011-06-02 |
JP5316380B2 true JP5316380B2 (ja) | 2013-10-16 |
Family
ID=44231630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009264654A Expired - Fee Related JP5316380B2 (ja) | 2009-11-20 | 2009-11-20 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5316380B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6433871B2 (ja) * | 2015-09-10 | 2018-12-05 | 東芝メモリ株式会社 | 半導体記憶装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3859448B2 (ja) * | 2001-01-22 | 2006-12-20 | シャープ株式会社 | 不揮発性半導体メモリ装置およびその消去方法 |
JP2007334925A (ja) * | 2006-06-12 | 2007-12-27 | Nec Electronics Corp | 不揮発性半導体記憶装置 |
JP2009087433A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2009
- 2009-11-20 JP JP2009264654A patent/JP5316380B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011108341A (ja) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI509616B (zh) | 具有兩個獨立控制電壓幫浦的記憶體架構 | |
US6944077B2 (en) | Reading circuit and semiconductor memory device including the same | |
US7742358B2 (en) | Power supply circuit and semiconductor memory | |
US8605521B2 (en) | Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell | |
JP3987715B2 (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリのプログラム電圧制御方法 | |
US20110222355A1 (en) | Control voltage generation circuit and nonvolatile storage device having the same | |
JP4305960B2 (ja) | 強誘電体メモリ装置 | |
EP1776705A1 (en) | Memory bit line segment isolation | |
US8274842B1 (en) | Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits | |
KR100423894B1 (ko) | 저전압 반도체 메모리 장치 | |
KR100725649B1 (ko) | 플래시 메모리 판독 모드용 워드라인 드라이버 | |
KR100866623B1 (ko) | 저전압에서 동작할 수 있는 비휘발성 메모리 장치의 센스앰프 회로 및 이를 포함하는 비휘발성 메모리 장치 | |
US8228711B2 (en) | Bi-directional resistive memory devices and related memory systems and methods of writing data | |
US8681567B2 (en) | Voltage regulator for biasing a NAND memory device | |
JP4109465B2 (ja) | 強誘電体ランダムアクセスメモリ装置のデータ感知方法 | |
US11056155B1 (en) | Nonvolatile memory devices, systems and methods with switching charge pump architectures | |
KR100708914B1 (ko) | 칩 전체를 통한 플래시 메모리 워드라인 트래킹 | |
US8493768B2 (en) | Memory cell and memory device using the same | |
JP3998908B2 (ja) | 不揮発性メモリ装置 | |
JP5316380B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008205584A (ja) | 負電圧レベルシフタ回路、及び、不揮発性半導体記憶装置 | |
US7327615B2 (en) | Electric potential switching circuit, flash memory with electric potential switching circuit, and method of switching electric potential | |
KR100594411B1 (ko) | 비휘발성 반도체 기억 장치 및 전압·전류 특성 조정 방법 | |
JP4937219B2 (ja) | 不揮発性半導体記憶装置 | |
TWI620180B (zh) | 半導體記憶裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5316380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |