JP5309951B2 - 回転速度検出方法 - Google Patents

Description

本発明は、ロータリーエンコーダを使用した回転速度検出方法に関する。

フォークリフトのコントローラの速度検出やモータ速度制御には、ロータリーエンコーダが速度検出手段として多く採用される。図５はモータ１の速度（回転数）をロータリーエンコーダ２で検出し、速度演算部３でモータ速度を演算し、速度制御部４でモータ速度を制御するブロック図である。

ロータリーエンコーダの具体的な構成は、ベアリング回転部に着磁された磁極による速度検出器（略称センサベアリング）と呼ばれるものがあるが、光学式のエンコーダもある。

ロータリーエンコーダは、インクリメンタル方式では回転軸が一定量回転するごとに、９０°位相差をもつＡ相とＢ相の２相のパルスを発生し、Ａ相とＢ相の発生タイミングの違いで回転方向の検出も可能とする。

図６、図７および図８は、ロータリーエンコーダによるＡ相とＢ相の出力パルス波形を示し、Ａ相とＢ相パルス信号のエッジ毎の周期から速度検出、または複数エッジ分の時間、例えば図６では４エッジ分の時間（Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４）から速度を演算し、次のタイミングでは４エッジ分の時間（Ｔ２＋Ｔ３＋Ｔ４＋Ｔ５）から速度を演算する。また、図７では８エッジ分の時間から、図８では１６エッジ分の時間から速度を演算する。

これら１エッジ分の時間による速度検出と複数エッジ分の時間による速度検出は、回転体の低速運転時と高速運転時に応じて切り替えることで、速度演算の処理速度と検出精度の両方の課題を解消しようとする方法がある（例えば、特許文献１参照）。
特開２００２−１７１７８７号公報

ロータリーエンコーダによる速度検出方法において、回転体の速度の違いには上記の複数エッジの切り替えによる演算で対応できる。しかし、Ａ，Ｂ相パルスの一方または両方にデューティー不均衡や位相誤差がある場合は速度検出値が変動する問題がある。

図９は、精度の悪いロータリーエンコーダのＡ相の２箇所の実測（同一速度）波形例を示す。このように、精度の悪いロータリーエンコーダでは出力パルスに、デューティーの不均衡、１周期時間の不均衡がある。このため、精度の悪いロータリーエンコーダを使用する際、例えば４エッジ分のパルス１周期分（図６参照）の時間から速度を演算すると、図１０に示すようなパルス幅のばらつきにより、演算された速度（回転数）に誤差を生じる。

特に、下記表に示すように、高速回転時ではその影響が大きい。

さらに、図１１に示すように、高速回転時に速度検出にばらつきが生じて速度制御等がうまくいかなくなる場合がある。また、モータの無負荷電圧のばらつきで、トルクの制御が困難になる場合がある。

本発明の目的は、Ａ，Ｂ相パルスの幅、位相のばらつきによる検出速度の変動を低減し、さらに低速域から高速域までの広い速度範囲で応答性を高め、安定かつ滑らかな速度検出ができる回転速度検出方法を提供することにある。

本発明は、前記の課題を解決するため、速度演算に使用するパルス周期を速度領域に応じて複数段階に切り替え、さらに切替回転数にヒステリシスを持たせるようにしたもので、以下の方法を特徴とする。

ロータリーエンコーダが発生する互いに９０°の位相差をもつＡ，Ｂ相パルスから速度検出手段が回転体の速度を検出し、検出された回転体の速度領域に応じて検出値を切替える方法であって、
前記速度検出手段は、前記Ａ，Ｂ相パルスのエッジを検出する毎のＡ，Ｂ相のパルス周期の４周期パルス、２周期パルス、１周期パルスおよび１／４周期パルスからなる４種類の速度演算を予め行い、且つ最高速度Ｕから最低速度Ｚまでの領域に速度Ｖ，Ｗ，Ｘ，Ｙを閾値として予め設定すると共に、検出された速度と予め求められた前記４種類の速度領域と比較し、検出速度のうち現在速度に適合した速度領域の速度演算値を選択することを特徴とする。

以上のとおり、本発明によれば、速度演算に使用するパルス周期を速度領域に応じて複数段階に切り替え、さらに切替回転数にヒステリシスを持たせるようにしたため、Ａ，Ｂ相パルスの幅、位相のばらつきによる検出速度の変動を低減し、さらに低速域から高速域までの広い速度範囲で応答性を高め、安定かつ滑らかな速度検出ができる

図１は、本発明の実施形態を示す速度演算処理フローである。この速度演算処理機能は、図５における速度演算部３にパルス信号処理回路と演算ソフトウェアを有する速度検出手段として組み込むものであり、ロータリーエンコーダ２からＡ，Ｂ相パルスを取り込み、このＡ，Ｂ相パルスから複数種のパルス周期（エッジ数）による速度演算を行っておき、パルス周期から演算しておいた複数の検出速度のうち現在速度に適合した検出速度に切り替え、さらに速度演算に供するパルス周期の切り替えにヒステリシスを持たせる。

図１において、エンコーダから入力されるＡ，Ｂ相パルスのエッジを検出する毎に（Ｓ１）、速度別に４種類のパルス周期での速度を求めておく（Ｓ２）。この演算形態は図２に示すように、エッジ検出毎に、Ａ，Ｂ相パルスの４周期パルス、２周期、１周期および１／４周期による速度演算をしておく。図示では、Ｔ１６のエッジを検出した時点で、Ｔ１〜Ｔ１６の合計時間を「４」で割り算して４周期パルスでの１周期当たりの速度演算を行い、Ｔ８〜Ｔ１６の合計時間を「２」で割り算して２周期パルスでの１周期当たりの速度演算を行い、Ｔ１２〜Ｔ１６の合計時間を１周期当たりの速度演算とし、Ｔ１６の時間を４倍して１／４周期パルスでの１周期当たりの速度演算を行う。同様に、Ｔ１７のエッジを検出した時点で、時間Ｔ２〜Ｔ１７についてそれぞれ４周期パルス、２周期パルス、１周期パルスおよび１／４周期パルスでの１周期当たりの速度演算を行う。

これら複数の異なるパルス周期分の時間から１周期当たりの速度を求めることで、回転体が高速領域にあるときは、例えば前記表のＡに示すように、４パルス周期分の時間から求めた速度を選択することでＡ，Ｂ相パルス幅、位相の変動分による検出精度への影響を低減し、この検出速度を使用した速度制御の精度を高める。前記の図１１には速度検出を改善することで速度制御電圧を安定化できたことを示す。また、回転体が低速領域にあるときは例えば１／４パルス周期分の時間から求めた速度を選択することで速度検出の遅れを低減し、この検出速度を使用した速度制御の応答性を高める。

次に、図１に波線ブロックで示すＳ３〜Ｓ２４は、Ｓ２で求めた４種類の速度検出値のうち、現在の速度領域に応じて１つの速度検出値をヒステリシスを持たせて選択処理する。この選択形態例を図３に示し、最高速度Ｕから最低速度Ｚまでの領域に速度Ｖ、Ｗ、Ｘ、Ｙを閾値として予め設定しておき、回転数が最低速度Ｚと速度Ｙの間にあるときは１／４パルス周期での演算速度を選択し、速度Ｙを越えたときは１パルス周期での演算速度を選択し、速度Ｙを越えた領域から再び速度Ｚ以下になるときに１／４パルス周期での演算速度を選択する。つまり、速度Ｚと速度Ｙの差がヒステリシス幅になる。同様に、速度Ｗを越えたときは２パルス周期での演算速度を選択し、この状態で速度Ｘ以下になったときに１パルス周期での演算速度を選択するヒステリシス処理を行う。また、速度Ｕを越えたときは４パルス周期での演算速度を選択し、この状態で速度Ｖ以下になったときに２パルス周期での演算速度を選択するヒステリシス処理を行う。

なお、図１に示すＳ３〜Ｓ２４のうち、フラグ１，２，３は、初期速度０で論理「０」に初期化しておき、現在の速度選択状態に応じてセット／リセットすることで、ヒステリシス処理に利用するものである。

以上のように、速度演算に供するパルス周期の切り替えにヒステリシスを持たせることにより、切替回転数付近で検出速度でチャタリングが起きるのを防止し、滑らかな速度検出（速度制御）ができる。図４は回転方向を反転したときの検出速度の変化を示し、正転時と反転時の０速度での速度検出が滑らかになっている。このことは、モータ等の速度制御，磁束制御等の安定化にも効果的となる。

本発明の実施形態を示す速度演算処理フロー。 ４種類の速度演算形態の例。 速度に応じた選択形態の例。 回転方向を反転したときの検出速度の変化の例。 ロータリーエンコーダによる速度検出／制御の構成例。 Ａ、Ｂ相のパルス信号と４エッジ分による速度検出。 Ａ、Ｂ相のパルス信号と８エッジ分による速度検出。 Ａ、Ｂ相のパルス信号と１６エッジ分による速度検出。 Ａ相パルス信号の２箇所の波形例。 パルス幅のばらつきによる検出速度の振れ。 高速回転時の速度検出のばらつきの例。

符号の説明

１ モータ
２ ロータリーエンコーダ
３ 速度演算部
４ 速度制御部

Claims (1)

1. ロータリーエンコーダが発生する互いに９０°の位相差をもつＡ，Ｂ相パルスから速度検出手段が回転体の速度を検出し、検出された回転体の速度領域に応じて検出値を切替える方法であって、
   前記速度検出手段は、前記Ａ，Ｂ相パルスのエッジを検出する毎のＡ，Ｂ相のパルス周期の４周期パルス、２周期パルス、１周期パルスおよび１／４周期パルスからなる４種類の速度演算を予め行い、且つ最高速度Ｕから最低速度Ｚまでの領域に速度Ｖ，Ｗ，Ｘ，Ｙを閾値として予め設定すると共に、検出された速度と予め求められた前記４種類の速度領域と比較し、検出速度のうち現在速度に適合した速度領域の速度演算値を選択することを特徴とする回転速度検出方法。