JP5299303B2 - 識別記号付パワーモジュール用基板およびその製造方法 - Google Patents
識別記号付パワーモジュール用基板およびその製造方法 Download PDFInfo
- Publication number
- JP5299303B2 JP5299303B2 JP2010023726A JP2010023726A JP5299303B2 JP 5299303 B2 JP5299303 B2 JP 5299303B2 JP 2010023726 A JP2010023726 A JP 2010023726A JP 2010023726 A JP2010023726 A JP 2010023726A JP 5299303 B2 JP5299303 B2 JP 5299303B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- ceramic substrate
- identification symbol
- substrate
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
接合妨害部は、前記実施形態ではろう箔のセラミックス基板に接する面に設けたが、ろう箔の金属板に接する面、あるいはセラミックス基板または金属板の表面に設けてもよい。また、前記実施形態では回路層用の金属板とセラミックス基板との間に接合妨害部を設けたが、放熱層用金属板とセラミックス基板との間に接合妨害部(すなわち識別信号)を設けてもよい。
11,12 接合部
13 識別記号
20 セラミックス基板
30,31 金属板
32 回路パターン
40,41 ろう箔
40a,40b 接合妨害部
100 パワーモジュール
101 電子部品
102 ヒートシンク
102a 流路
103 はんだ材
104 ボンディングワイヤ
Claims (5)
- 互いに接合されたセラミックス基板と金属板とを備え、
前記セラミックス基板と前記金属板との間に、前記セラミックス基板と前記金属板とが互いに接合されている接合部と、前記セラミックス基板と前記金属板とが互いに接合されていない部分により形成された識別記号とが設けられていることを特徴とする識別記号付パワーモジュール用基板。 - 前記識別記号は、前記金属板の表面に形成された凹部であることを特徴とする請求項1に記載の識別記号付パワーモジュール用基板。
- ろう付用のろう箔、セラミックス基板および金属板の少なくともいずれかの表面に接合妨害部を設けておき、
前記セラミックス基板と前記金属板との間に前記ろう箔を配置するように、前記セラミックス基板、前記金属板および前記ろう箔を積層し、
この積層方向に加圧しながら加熱して、前記セラミックス基板と前記金属板とをろう付し、
前記セラミックス基板と前記金属板との間に、前記セラミックス基板と前記金属板とが互いに接合されている接合部と、前記接合妨害部によって前記セラミックス基板と前記金属板とが互いに接合されていない部分とを設け、この接合されていない部分による識別記号を形成することを特徴とする識別記号付パワーモジュール用基板の製造方法。 - 前記接合妨害部は、前記ろう箔、前記セラミックス基板または前記金属板の前記表面に塗料により形成された塗膜であることを特徴とする請求項3に記載の識別記号付パワーモジュール用基板の製造方法。
- 前記接合妨害部は、前記金属板の前記表面に形成された凹部であることを特徴とする請求項3に記載の識別記号付パワーモジュール用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010023726A JP5299303B2 (ja) | 2010-02-05 | 2010-02-05 | 識別記号付パワーモジュール用基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010023726A JP5299303B2 (ja) | 2010-02-05 | 2010-02-05 | 識別記号付パワーモジュール用基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011165726A JP2011165726A (ja) | 2011-08-25 |
JP5299303B2 true JP5299303B2 (ja) | 2013-09-25 |
Family
ID=44596093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010023726A Active JP5299303B2 (ja) | 2010-02-05 | 2010-02-05 | 識別記号付パワーモジュール用基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5299303B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247256A (ja) | 2012-05-28 | 2013-12-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
EP3361504A1 (en) * | 2017-02-14 | 2018-08-15 | Infineon Technologies AG | Power electronic substrate with marker, manufacturing of a power electronic substrate and detection of a marker |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095828A (ja) * | 2002-08-30 | 2004-03-25 | Dainippon Printing Co Ltd | 多層配線基板および製品管理方法 |
JP2005019749A (ja) * | 2003-06-26 | 2005-01-20 | Kyocera Corp | 配線基板および多数個取り配線基板 |
JP2005210028A (ja) * | 2004-01-26 | 2005-08-04 | Kyocera Corp | 多数個取り配線基板 |
JP2008198905A (ja) * | 2007-02-15 | 2008-08-28 | Hitachi Metals Ltd | セラミックス基板及びセラミックス回路基板の製造方法並びに集合基板と半導体モジュール |
-
2010
- 2010-02-05 JP JP2010023726A patent/JP5299303B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011165726A (ja) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102162780B1 (ko) | 파워 모듈용 기판의 제조 방법 | |
EP2372758A2 (en) | Cooling device | |
JP2012531728A (ja) | 電子装置 | |
JP6492645B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TW201727851A (zh) | 具有散熱片的電源模組用基板及電源模組 | |
JP2010010561A (ja) | パワーモジュール用基板及びその製造方法 | |
JP2010050164A (ja) | パワーモジュール用基板の製造方法 | |
JP4926033B2 (ja) | 回路基板及びこれを用いたパッケージ並びに電子装置 | |
JP5884291B2 (ja) | ヒートシンク付パワーモジュール用基板ユニット | |
JP2008021867A (ja) | 発光装置 | |
JP5299303B2 (ja) | 識別記号付パワーモジュール用基板およびその製造方法 | |
JP5914968B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
JP6681660B2 (ja) | ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
JP4311303B2 (ja) | パワーモジュール用基板の製造方法 | |
JP5299304B2 (ja) | パワーモジュール用基板の製造方法およびパワーモジュール用基板の製造中間体 | |
JP6638284B2 (ja) | 放熱板付パワーモジュール用基板及びパワーモジュール | |
JP6503796B2 (ja) | ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
JP5482257B2 (ja) | 識別記号付パワーモジュール用基板およびその製造方法 | |
JP6607105B2 (ja) | 回路基板及び半導体モジュール、回路基板の製造方法 | |
JP6565735B2 (ja) | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 | |
JP5146296B2 (ja) | パワーモジュール用基板の製造方法 | |
JP6908859B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH11135715A (ja) | 積層型実装体 | |
JP5887939B2 (ja) | ヒートシンク付きパワーモジュール用基板の製造方法及び製造装置 | |
WO2019208577A1 (ja) | 放熱基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5299303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |