JP5482257B2 - 識別記号付パワーモジュール用基板およびその製造方法 - Google Patents

識別記号付パワーモジュール用基板およびその製造方法 Download PDF

Info

Publication number
JP5482257B2
JP5482257B2 JP2010023728A JP2010023728A JP5482257B2 JP 5482257 B2 JP5482257 B2 JP 5482257B2 JP 2010023728 A JP2010023728 A JP 2010023728A JP 2010023728 A JP2010023728 A JP 2010023728A JP 5482257 B2 JP5482257 B2 JP 5482257B2
Authority
JP
Japan
Prior art keywords
metal layer
identification symbol
power module
module substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010023728A
Other languages
English (en)
Other versions
JP2011165728A (ja
Inventor
慎介 青木
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2010023728A priority Critical patent/JP5482257B2/ja
Publication of JP2011165728A publication Critical patent/JP2011165728A/ja
Application granted granted Critical
Publication of JP5482257B2 publication Critical patent/JP5482257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、識別記号付パワーモジュール用基板およびその製造方法に関する。
一般に、半導体素子の中でも電力供給のためのパワーモジュールは発熱量が比較的高い。このため、パワーモジュール用基板としては、ＡｌＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣ等からなるセラミックス基板上に、アルミニウム板等の金属板をＡｌ−Ｓｉ系等のろう材により接合させたものが用いられている。この金属板は、後工程のエッチング処理によって所望パターンに成形されて回路層や放熱層となる。そして、エッチング後は、回路層の表面にはんだ材により電子部品（半導体チップ等のパワー素子）が搭載され、また放熱層にヒートシンクが接合され、パワーモジュールとなる。
このようなパワーモジュールにおいて、シリアルナンバーや基板の表面状態等を示す識別記号を付与し、製造履歴の確認や追跡調査等を行うことが求められている。識別記号は、たとえば特許文献１に示されるように、製品の表面に印字や刻印を施したり、マイクロチップを貼り付けたりすることにより付与できる。また、特許文献２に示されるように、アルミナ基板にガラスを積層し、レーザを照射することによりガラスを変色させ、基板上にバーコードを形成することも提案されている。
特開２００５−１３１６４６号公報 特開平７−２４９０９０号公報
しかしながら、パワーモジュール用基板はサイズが小さく、識別記号を付与するスペースを確保することができない。また、セラミックス基板を探傷検査したときの表面状態を示す識別記号を形成する場合、検査後のセラミックス基板に金属板が接合されてしまうと、識別記号が金属板によって覆われてしまい、接合後に表面状態を特定できなくなるという問題がある。
本発明は、このような事情に鑑みてなされたもので、識別記号の形成用スペースを必要とせず、金属板の接合後であっても確認可能な識別記号を有するパワーモジュール用基板を提供することを目的とする。
本発明は、セラミックス基板と、このセラミックス基板に接合され、ろう付により互いに接合された第１金属層および第２金属層からなる金属板とを備え、前記第１金属層と前記第２金属層との間に、これら前記第１金属層と前記第２金属層とが互いに接合されている接合部と、前記第１金属層と前記第２金属層とが互いに接合されていない部分により形成された識別記号とが設けられている識別記号付パワーモジュール用基板である。
この識別記号付パワーモジュール用基板によれば、セラミックス板に接合される金属板を２層構造とし、第１金属層と第２金属層とが接合されていない部分によって識別記号が形成されているので、形成用スペースがなくても識別記号を備えるパワーモジュール用基板を実現できる。なお、このような識別記号は、反射特性の違いを利用してたとえば超音波検査により識別可能である。
この識別記号付パワーモジュール用基板において、前記識別記号は、前記第１金属層および前記第２金属層のいずれかの表面に形成された凹部、あるいは前記第１金属板と前記第２金属板との間に介在する異物であることが好ましい。これらの場合、金属板とは反射特性の異なる空隙や異物により識別記号が形成される。
また本発明は、セラミックス基板に、第１金属層および第２金属層が接合されてなる金属板をろう付してパワーモジュール用基板を製造する方法であって、前記第１金属層と、前記第２金属層と、これら第１金属層および第２金属層を接合するろう付用のろう箔との少なくともいずれかの表面に接合妨害部を設けておき、前記接合妨害部が前記第１金属層と前記第２金属層との間に位置するように、前記第１金属層、前記第２金属層、および前記ろう箔を前記セラミックス基板に積層し、この積層方向に加圧しながら加熱して、前記第１金属層、前記第２金属層、および前記セラミックス基板を接合し、前記金属板の内部に、第１金属層と第２金属層とが互いに接合されている接合部と、前記接合妨害部によって第１金属層と第２金属層とが互いに接合されていない部分とを設け、この接合されていない部分による識別記号を形成する。
この製造方法によれば、ろう箔、第１金属層または第２金属層の表面に接合妨害部を形成した上でこれらをろう付するだけで、超音波検査等により識別可能な識別記号を、金属板の内部に形成することができる。すなわち、識別記号に対応する文字や記号等の接合妨害部を形成することにより、この接合妨害部の形状に沿って未接合部分を形成できるので、超音波検査等により識別可能な識別記号を形成できる。
この製造方法において、前記接合妨害部は、前塗料により形成された塗膜、あるいは第１金属層および第２金属層の少なくともいずれかの前記表面に形成された凹部であることが好ましい。接合妨害部が塗膜である場合は、この塗膜部分が接合されず超音波検査等により認識可能な空隙となる。また、接合妨害部が凹部である場合は、超音波検査等により認識可能な空隙が形成される。
本発明に係る識別記号付パワーモジュール用基板およびその製造方法によれば、識別記号の形成用スペースを必要とせず、金属板の接合後であっても確認可能な識別記号を有するパワーモジュール用基板を提供することができる。
本発明の識別記号付パワーモジュール用基板を示す斜視図である。 パワーモジュール用基板を用いたパワーモジュールを示す断面図である。 本発明に係る識別記号付パワーモジュール用基板の製造方法の実施形態を示す斜視図である。 本発明に係る識別記号付パワーモジュール用基板の製造方法の他の実施形態を示す斜視図である。
以下、本発明に係る識別記号付パワーモジュール用基板およびその製造方法の実施形態について説明する。本発明に係る識別記号付パワーモジュール用基板（以下、「パワーモジュール用基板」）１０は、図１に示すように、セラミックス基板２０と、このセラミックス基板２０に接合され、ろう付により互いに接合された第１金属層３１および第２金属層３２からなる放熱層用の金属板３０と、セラミックス基板２０に接合された回路層用の金属板４０とを備える。
このパワーモジュール用基板１０において、第１金属層３１と第２金属層３２との間に、これら第１金属層３１と第２金属層３２とが互いに接合されている接合部３３と、第１金属層３１と第２金属層３２とが互いに接合されていない部分により形成された識別記号３４とが設けられている。
セラミックス用基板２０は、例えばＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化珪素）等の窒化物系セラミックス、若しくはＡｌ２Ｏ３（アルミナ）等の酸化物系セラミックスを母材として矩形状に形成されている。放熱層用の第１金属層３１および第２金属層３２（金属板３０）は、純アルミニウムにより形成される。回路層用の金属板４０は、純アルミニウム若しくはアルミニウム合金により形成される。セラミックス基板２０、第１金属層３１および第２金属層３２（金属板３０）、および金属板４０の相互間は、Ａｌ−Ｓｉ系、Ａｌ−Ｇｅ系、Ａｌ−Ｃｕ系、Ａｌ−Ｍｇ系またはＡｌ−Ｍｎ系等のろう材により、ろう付されている。
このパワーモジュール用基板１０を用いたパワーモジュール１００は、図２に示すように、パワーモジュール用基板１０に半導体チップ等の電子部品１０１およびヒートシンク１０２を取り付けて製造される。パワーモジュール１００において、電子部品１０１は、金属板４０から形成された回路パターン４１の上に、Ｓｎ−Ａｇ−Ｃｕ系、Ｚｎ−Ａｌ系若しくはＰｂ−Ｓｎ系等のはんだ材１０３によって接合される。電子部品１０１と回路パターン４１の端子部との間は、アルミニウムからなるボンディングワイヤ１０４により接続される。
ヒートシンク１０２は、アルミニウム合金の押し出し成形によって形成され、その長さ方向に沿って冷却水を流通させるための多数の流路１０２ａが形成されている。ヒートシンク１０２は、ろう付、はんだ付、ボルト等によってパワーモジュール用基板１０に接合される。
パワーモジュール用基板１０は、製造番号やロット番号等が識別記号３４として設けられていることにより、製造情報等の確認が可能である。この識別記号３４は第１金属層３１と第２金属層３２との間、すなわち金属板３０の内部に形成されているから、表面に余白のない小型の基板であっても識別記号３４を備えることができる。この識別記号３４はパワーモジュール用基板１０の表面には表れないので、たとえば超音波検査等により識別可能である。
以上説明したように、本実施形態のパワーモジュール用基板１０によれば、形成用スペースを必要としないので、小さいサイズの基板であっても識別記号３４を備えることができる。また、空隙により形成された識別記号３４は接合後であっても確認可能であるので、工程管理を容易かつ確実に行うことができる。
次に、本発明に係る識別記号付パワーモジュール用基板１０の製造方法の実施形態について説明する。パワーモジュール用基板１０は、図３に示すようにセラミックス基板２０、金属板３０を構成する第１金属層３１と第２金属層３２、および金属板４０を積層して接合した積層体を、図１に示すように所望の大きさに分割することにより製造される。セラミックス基板２０と各金属板３０，４０との間、および第１金属層３１と第２金属層３２との間は、ろう箔５０，５１を用いたろう付により接合される。
接合の際は、第１金属層３１と、第２金属層３２と、これら第１金属層３１および第２金属層３２を接合するろう付用のろう箔５１との少なくともいずれか（本実施形態ではろう箔５１）の表面に、接合妨害部５１ａを設けておく。本実施形態における接合妨害部５１ａは、ろう箔５１の表面に塗料により形成された塗膜であり、たとえばバーコードや文字等を示す形状に形成されている。接合妨害部５１ａを形成する塗料としては、たとえば、マークテック株式会社製、エコインクＩＳ−０２Ｂ（商品名）等を用いることができる。
このろう箔５１を第１金属層３１と第２金属層３２との間に配置するとともに、セラミックス基板２０と金属板４０との間およびセラミックス基板２０と第１金属層３１との間にろう箔５０を配置するように、これら部材を積層する。そして、この積層方向に加圧しながら加熱することにより、セラミックス基板２０、第１金属層３１、第２金属層３２、および金属板４０を接合する。
すると、セラミックス基板２０と第１金属層３１および金属板４０との各間は、ろう箔５０により全面が接合される。これに対して、第１金属層３１と第２金属層３２との間では、第１金属層３１と第２金属層３２とが互いに接合されている接合部３３と、接合妨害部５１ａが接合を妨げることにより形成された識別記号３４とが形成される。すなわち、接合妨害部５１ａの塗膜の部分は第１金属層３１と第２金属層３２とが接合されず、空隙や異物として識別記号３４が形成される。この識別記号３４は、表面には露出しないが、第１金属層３１および第２金属層３２とは反射特性が異なるため、超音波検査等により識別可能である。
以上説明したように、本実施形態の製造方法によれば、所望の形状に塗料を塗布したろう箔５１を用いて第１金属層３１と第２金属層３２とをろう付するだけで、表面に露出しない識別記号３４を有するパワーモジュール用基板１０を製造することができる。
なお、本発明は前記実施形態の構成のものに限定されるものではなく、細部構成においては、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
接合妨害部は、前記実施形態ではろう箔に設けたが、第１金属層または第２金属層のいずれかの表面に設けてもよい。また、前記実施形態では塗料により接合妨害部を形成したが、各金属層とは反射特性の異なる異物により形成してもよく、この異物がろう付後にも識別記号として残存していてもよい。また、第１金属層の表面や第２金属層３２の表面に形成された刻印等の凹部（接合妨害部３２ａ、図４参照）として接合妨害部を形成してもよい。いずれの場合も、セラミックス基板と金属板との接合面に接合妨害部を設けることにより、表面に露出しない識別記号を備えるパワーモジュール用基板を実現できる。
１０ 識別記号付パワーモジュール用基板
２０ セラミックス基板
３０，４０ 金属板
３１ 第１金属層
３２ 第２金属層
３３ 接合部
３４ 識別記号
５０，５１ ろう箔
５１ａ，３２ａ 接合妨害部
１００ パワーモジュール
１０１ 電子部品
１０２ ヒートシンク
１０２ａ 流路
１０３ はんだ材
１０４ ボンディングワイヤ

Claims (6)

  1. セラミックス基板と、
    このセラミックス基板に接合され、ろう付により互いに接合された第１金属層および第２金属層からなる金属板とを備え、
    前記第１金属層と前記第２金属層との間に、これら前記第１金属層と前記第２金属層とが互いに接合されている接合部と、前記第１金属層と前記第２金属層とが互いに接合されていない部分により形成された識別記号とが設けられていることを特徴とする識別記号付パワーモジュール用基板。
  2. 前記識別記号は、前記第１金属層および前記第２金属層のいずれかの表面に形成された凹部であることを特徴とする請求項１に記載の識別記号付パワーモジュール用基板。
  3. 前記識別記号は、前記第１金属板と前記第２金属板との間に介在する異物であることを特徴とする請求項１に記載の識別記号付パワーモジュール用基板。
  4. セラミックス基板に、第１金属層および第２金属層が接合されてなる金属板をろう付してパワーモジュール用基板を製造する方法であって、
    前記第１金属層と、前記第２金属層と、これら第１金属層および第２金属層を接合するろう付用のろう箔との少なくともいずれかの表面に接合妨害部を設けておき、
    前記接合妨害部が前記第１金属層と前記第２金属層との間に位置するように、前記第１金属層、前記第２金属層、および前記ろう箔を前記セラミックス基板に積層し、
    この積層方向に加圧しながら加熱して、前記第１金属層、前記第２金属層、および前記セラミックス基板を接合し、
    前記金属板の内部に、前記第１金属層と前記第２金属層とが互いに接合されている接合部と、前記接合妨害部によって前記第１金属層と前記第２金属層とが互いに接合されていない部分とを設け、この接合されていない部分による識別記号を形成することを特徴とする識別記号付パワーモジュール用基板の製造方法。
  5. 前記接合妨害部は、塗料により形成された塗膜であることを特徴とする請求項４に記載の識別記号付パワーモジュール用基板の製造方法。
  6. 前記接合妨害部は、第１金属層および第２金属層の少なくともいずれかの前記表面に形成された凹部であることを特徴とする請求項４に記載の識別記号付パワーモジュール用基板の製造方法。
JP2010023728A 2010-02-05 2010-02-05 識別記号付パワーモジュール用基板およびその製造方法 Active JP5482257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010023728A JP5482257B2 (ja) 2010-02-05 2010-02-05 識別記号付パワーモジュール用基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010023728A JP5482257B2 (ja) 2010-02-05 2010-02-05 識別記号付パワーモジュール用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011165728A JP2011165728A (ja) 2011-08-25
JP5482257B2 true JP5482257B2 (ja) 2014-05-07

Family

ID=44596095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010023728A Active JP5482257B2 (ja) 2010-02-05 2010-02-05 識別記号付パワーモジュール用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP5482257B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134234B2 (ja) * 1991-11-29 2001-02-13 株式会社トーキン メタライズ基板及びその製造方法
JP2002246706A (ja) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 回路基板とそのトリミング方法
JP2004095828A (ja) * 2002-08-30 2004-03-25 Dainippon Printing Co Ltd 多層配線基板および製品管理方法
JP2005210028A (ja) * 2004-01-26 2005-08-04 Kyocera Corp 多数個取り配線基板

Also Published As

Publication number Publication date
JP2011165728A (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
JP5892281B2 (ja) ヒートシンク付きパワーモジュール用基板及びパワーモジュール
US8391011B2 (en) Cooling device
JP4998404B2 (ja) パワーモジュール用基板及びその製造方法並びにパワーモジュール
WO2014136683A1 (ja) パワーモジュール用基板の製造方法
WO1985002515A1 (en) Printed-circuit board for mounting electronic element and method of manufacture thereof
TW201727851A (zh) 具有散熱片的電源模組用基板及電源模組
JP6492645B2 (ja) 半導体装置および半導体装置の製造方法
JP6468028B2 (ja) 放熱板付パワーモジュール用基板
JP6638284B2 (ja) 放熱板付パワーモジュール用基板及びパワーモジュール
JP5884291B2 (ja) ヒートシンク付パワーモジュール用基板ユニット
JP2010050164A (ja) パワーモジュール用基板の製造方法
JP5914968B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP6503796B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP6681660B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP5299303B2 (ja) 識別記号付パワーモジュール用基板およびその製造方法
JP6607105B2 (ja) 回路基板及び半導体モジュール、回路基板の製造方法
JP5482257B2 (ja) 識別記号付パワーモジュール用基板およびその製造方法
JP5299304B2 (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板の製造中間体
JP2011029319A (ja) パワーモジュール用基板の製造方法および製造中間体
JP5146296B2 (ja) パワーモジュール用基板の製造方法
JP6565735B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
JP5056811B2 (ja) パワーモジュール用基板の製造方法、製造装置、および製造中間体
JP2004336046A (ja) 特定用途向けヒートシンク素子
JP6908859B2 (ja) 半導体装置および半導体装置の製造方法
JP5131205B2 (ja) パワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20120927

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130712

A131 Notification of reasons for refusal

Effective date: 20130723

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5482257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150