JP5299007B2

JP5299007B2 - 発光装置

Info

Publication number: JP5299007B2
Application number: JP2009072026A
Authority: JP
Inventors: 悟下田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2009-03-24
Filing date: 2009-03-24
Publication date: 2013-09-25
Anticipated expiration: 2029-03-24
Also published as: JP2010224262A

Description

本発明は、発光装置に関する。

近年、自発光素子である有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）素子を用いた有機エレクトロルミネッセンスディスプレイが次世代の発光装置として実用化が大きく期待されている。

有機ＥＬ素子は、アノードとカソードとの間に例えば電子注入層、有機化合物層、正孔注入層が介在した積層構造を為している。アノードとカソードの間に順バイアス電圧が印加されると、電子注入層から有機化合物層に電子が注入され、正孔注入層から有機化合物層に正孔が注入され、有機化合物層内で電子と正孔が再結合を引き起こして有機化合物層が発光する。

高輝度、高コントラスト、高精細といった観点から、アクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイが開発されている。アクティブマトリクス駆動方式としては、アモルファスシリコン等を用いた薄膜トランジスタによる駆動が検討されている。
具体的には、有機ＥＬ素子に接続された薄膜トランジスタのゲート電極に印加する電圧を制御することによって有機ＥＬ素子の発光輝度を制御する電圧指定方式と、薄膜トランジスタに流れる電流レベルを直接信号線に指定して有機ＥＬ素子の発光輝度を制御する電流指定方式とがある。

ところで、薄膜トランジスタの電圧−電流特性は温度依存性があるため、電圧指定方式においては、低温環境下では、常温環境下に比して薄膜トランジスタを流れる電流が低下し、有機ＥＬ素子の発光輝度が低減してしまうという問題がある。

これに対し液晶表示装置においては、温度変化に起因下表示不良を解消するために、表示エリアの外周部に温度センサを形成し、所定温度以上になると冷却することで表示性能を維持する発明が提案されている（例えば、特許文献１参照）。

特開平８−２９２６５号公報

しかし、有機ＥＬ素子のような自発光素子では、有機ＥＬ素子に供給される電気エネルギーが光変換する際に一部熱に変換される損失を引き起こし、有機ＥＬ素子を画素として複数配列された表示領域では、熱がこもりやすい中央部と外部に放熱しやすい外周部とで温度差が生じ、各画素に設けられた薄膜トランジスタ毎に温度による特性変化を補償することができなかった。

本発明の課題は、画素毎に温度による発光輝度の変化を防止することである。

以上の課題を解決するため、本発明の態様によれば、複数の行及び複数の列に沿ってマトリクス状に配列された複数の画素を有する発光装置において、前記各画素は、走査線により走査され、温度に応じた読取信号を読取線に出力する温度センサと、発光素子と、前記走査線により走査され、前記発光素子を制御する画素回路と、を有し、前記走査線は各行に対応して複数設けられ、前記各走査線を順次走査する走査線ドライバーと、前記走査線ドライバーが走査している前記走査線の位置を示すカウント値を出力する走査線カウンターと、前記読取線の一端に接続され、前記走査線カウンターから出力される前記カウント値に基づいて前記温度演算部と前記走査線ドライバーが走査している画素との間の前記読取線の配線長を取得し、前記読取信号に対して前記配線長に対応する配線抵抗による電圧降下分を補償して、前記各画素における温度を算出する温度演算部と、を備えることを特徴とする発光装置。

好ましくは、前記温度センサは、温度依存性のある可変抵抗と、前記走査線に接続され、前記可変抵抗を介して読み出される読取信号を出力する読取信号出力スイッチ素子と、を備える。
好ましくは、前記画素回路は、前記走査線及び信号線に接続された第１のスイッチ素子と、前記信号線からの表示信号に基づいて前記発光素子に電流を流す第２のスイッチ素子と、を備える。
好ましくは、前記温度演算部により算出された前記各画素の温度の値に基づいて温度補償用パラメータを生成する制御部と、前記温度補償用パラメータを記憶するメモリーと、をさらに備え、前記制御部は、前記温度補償用パラメータにしたがって輝度階調データの階調を温度補償する補償データを生成する。
好ましくは、前記発光素子は有機ＥＬ素子である。
好ましくは、前記各画素はヒータを備える。

本発明によれば、画素毎に温度の違いによる発光輝度のばらつきを抑制することができる。

本発明の第１実施形態に係るＥＬディスプレイパネル１０Ａの構成を示すブロック図である。ＥＬディスプレイパネル１０Ａの１つの画素ＰＸを示す平面図である。図２のIII−III矢視断面図である。図２のIV−IV矢視断面図である。図２のV−V矢視断面図である。ＥＬディスプレイパネル１０Ａの信号処理を示すタイミングチャートである。本実施形態の第１の変形例に係るＥＬディスプレイパネル１０Ｂの構成を示すブロック図である。本実施形態の第２の変形例に係るＥＬディスプレイパネル１０Ｃの構成を示すブロック図である。本発明の第２実施形態に係るＥＬディスプレイパネル１０Ｄの構成を示すブロック図である。ＥＬディスプレイパネル１０Ｄの１つの画素ＰＸを示す平面図である。

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

〔第１実施形態〕
図１は、本発明の第１実施形態に係るＥＬディスプレイパネル１０Ａの構成を示すブロック図である。なお、図１では、１つの画素ＰＸの回路図が示されているが、このＥＬディスプレイパネル１０Ａにおいては、サブピクセルとしての赤、青及び緑の３つの画素ＰＸの組によって１ドットの表示画素が構成されている。このような表示画素が表示領域全域にマトリクス状に複数配列されている。

このＥＬディスプレイパネル１０Ａにおいては、画素ＰＸに各種の信号を出力するために、各列毎に設けられた複数の信号線５１、各行毎に設けられた複数の走査線５２、各列毎に設けられた複数の供給線５３、各列毎に設けられた複数の読取線５４、制御部６１、メモリー６２、階調データ入力部６３、Ｄ／Ａ変換部６４、電圧出力部６５、走査線ドライバー６６、電圧源６７、温度演算部６８が設けられている。信号線５１と走査線５２とは互いに直交する方向に延在している。複数の信号線５１は電圧出力部６５に接続されている。複数の走査線５２は走査線ドライバー６６に接続されている。走査線ドライバー６６は制御部６１の制御により所定のタイミングで各走査線５２の電圧をオンレベル（ＶｇＨ）またはオフレベル（ＶｇＬ）に変化させる。供給線５３は電圧源６７に接続されている。読取線５４は温度演算部６８に接続されている。

メモリー６２には、有機ＥＬ素子４０の温度毎に、印加電圧と発光との関係を示すデータ（温度特性データ）が記録されている。

各画素ＰＸは、画素回路ＰＣ、有機ＥＬ素子４０及び温度検出回路ＴＣを有する。
画素回路ＰＣは、２つのｎチャネル型トランジスタ２１，２２と、キャパシタ２７と、を有する。２つのｎチャネル型トランジスタ２１，２２及びキャパシタ２７は、走査線５２、信号線５１及び供給線５３の入力信号に応じて有機ＥＬ素子４０に電圧を印加する。
温度検出回路ＴＣは、２つのｎチャネル型トランジスタ２３、２４を備える。トランジスタ２１〜２４は全て同一材料で一括製造された同一構成のトランジスタであり、温度変調による電圧−電流特性が同等である。

図２はＥＬディスプレイパネル１０Ａの１つの画素ＰＸを示す平面図であり、図３は図２のIII−III矢視断面図であり、図４は図２のIV−IV矢視断面図であり、図５は図２のV−V矢視断面図である。図２〜図５に示すように、透明な絶縁基板２の上にトランジスタ２１，２２，２３，２４のゲート電極２１Ｇ，２２Ｇ，２３Ｇ，２４Ｇが設けられるとともに、キャパシタ２７の一方の電極２７ａ、走査線５２が設けられ、これらが共通のゲート絶縁膜３１によって被覆されている。なお、図２に示すように、キャパシタ２７の一方の電極２７ａとゲート電極２１Ｇとは一体に形成されている。また、走査線５２とゲート電極２２Ｇ，２４Ｇとは一体に形成されている。

ゲート絶縁膜３１の上には、図２〜図５に示すように、キャパシタ２７の他方の電極２７ｂ、トランジスタ２１，２２，２３，２４の半導体膜２１ａ，２２ａ，２３ａ，２４ａ、チャネル保護膜２１ｂ，２２ｂ，２３ｂ，２４ｂ、不純物半導体膜２１ｃ，２１ｄ，２２ｃ，２２ｄ，２３ｃ，２３ｄ，２４ｃ，２４ｄ、ソース電極２１Ｓ，２２Ｓ，２３Ｓ，２４Ｓ及びドレイン電極２１Ｄ，２２Ｄ，２３Ｄ，２４Ｄ、信号線５１、供給線５３及び読取線５４が設けられている。

なお、図２に示すように、信号線５１とドレイン電極２２Ｄとは一体に形成されており、ドレイン電極２１Ｄと供給線５３とは一体に形成されており、ソース電極２１Ｓと電極２７ｂとは一体に形成されており、ソース電極２３Ｓとドレイン電極２４Ｄとは一体に形成されており、ソース電極２４Ｓと読取線５４とは一体に形成されている。

また、ソース電極２２Ｓはゲート絶縁膜３１に形成されたコンタクトホール２８ａによりゲート電極２１Ｇ及び電極２７ａと導通されており、供給線５３はコンタクトホール２８ｂによりゲート電極２３Ｇと導通されており、ドレイン電極２３Ｄはゲート絶縁膜３１に形成されたコンタクトホール２８ｃによりゲート電極２３Ｇと導通されている。

また、ゲート絶縁膜３１の上には、画素ＰＸごとに設けられた画素電極４１がマトリクス状に配列されている。これら画素電極４１は、気相成長法によってゲート絶縁膜３１上に成膜された導電性膜（例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ））をフォトリソグラフィー法及びエッチング法を用いてパターニングすることによって形成されたものであり、有機ＥＬ素子４０のアノードとして機能する。画素電極４１はトランジスタ２１のソース電極２１Ｓ及びキャパシタ２７の電極２７ｂの一部と重なるように形成され、ソース電極２１Ｓ及び電極２７ｂと導通している。

キャパシタ２７の他方の電極２７ｂ、トランジスタ２１，２２，２３，２４の半導体膜２１ａ，２２ａ，２３ａ，２４ａ、チャネル保護膜２１ｂ，２２ｂ，２３ｂ，２４ｂ、不純物半導体膜２１ｃ，２１ｄ，２２ｃ，２２ｄ，２３ｃ，２３ｄ，２４ｃ，２４ｄ、ソース電極２１Ｓ，２２Ｓ，２３Ｓ，２４Ｓ及びドレイン電極２１Ｄ，２２Ｄ，２３Ｄ，２４Ｄ、信号線５１、供給線５３及び読取線５４は共通の保護絶縁膜３２によって被覆されている。また、保護絶縁膜３２の画素電極４１の部分には画素電極４１を露出させる開口部３３が形成されている。開口部３３が形成されることにより保護絶縁膜３２は画素電極４１の間を縫うように網目状に形成されるとともに画素電極４１の一部外縁部に重なり、画素電極４１を囲繞している。開口部３３内に後述する有機ＥＬ層４２が形成される。
なお、絶縁基板２から保護絶縁膜３２までの積層構造がトランジスタアレイパネル５０である。

保護絶縁膜３２上には、開口部８により網目状となる隔壁６が形成されている。隔壁６は、例えばポリイミド等の感光性樹脂を硬化して形成されたものであり、トランジスタ２１，２２，２３，２４の各電極、信号線５１、走査線５２、供給線５３、読取線５４よりも十分に厚い。隔壁６の開口部８は、保護絶縁膜３２の開口部３３よりも大きい。

画素電極４１上には正孔注入層４３、発光層４４が順に積層されて有機ＥＬ層４２（担体輸送層）が形成されている。正孔注入層４３は、導電性高分子であるＰＥＤＯＴ及びドーパントであるＰＳＳからなり、発光層４４は、ポリフェニレンビニレン系発光材料やポリフルオレン系発光材料等の共役ポリマーからなる。サブピクセルが赤の場合には発光層４４が赤色に発光し、サブピクセルが緑の場合には発光層４４が緑色に発光し、サブピクセルが青の場合には発光層４４が青色に発光するように、それぞれの材料が設定されている。

正孔注入層４３及び発光層４４は、湿式塗布法（例えば、インクジェット法）によって成膜される。この場合、正孔注入層４３となるＰＥＤＯＴ及びＰＳＳを含有する有機化合物含有液を画素電極４１に塗布して成膜し、その後、発光層４４となる共役ポリマー発光材料を含有する有機化合物含有液を塗布して成膜する。なお、厚膜の隔壁６が設けられるので、隣り合う画素電極４１に塗布された有機化合物含有液が隔壁６を越えて混ざり合うことを防止することができる。

なお、発光層４４の上にさらに電子輸送層を設けても良い。また、有機ＥＬ層４２は画素電極４１の上に形成された発光層、電子輸送層からなる二層構造であっても良いし、担体輸送層と発光層との組合せは任意に設定できる。また、これらの層構造において適切な層間に担体輸送を制限するインタレイヤ層が介在した積層構造であっても良いし、その他の積層構造であってもよい。

発光層４４、保護絶縁膜３２及び隔壁６の上部には、有機ＥＬ素子４０のカソードの一部となる電子注入層４５が成膜されている。電子注入層４５は、画素電極４１よりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム等のアルカリ金属またはアルカリ土類金属、または希土類金属の少なくとも一種を含む単体又は合金より１〜１０ｎｍの厚さに形成されている。あるいは、電子注入層４５は、上記各種材料の層が積層された積層構造となっていても良い。

電子注入層４５の上部には、例えばアルミニウム、クロム、銀やパラジウム銀系の合金等の導電性材料を気相成長法によって５０ｎｍ以上成膜されたカソードの一部となる対向電極４６が形成されている。
画素電極４１、有機ＥＬ層４２、電子注入層４５、対向電極４６の順に積層されたものが有機ＥＬ素子４０である。

なお、図示しないが、対向電極４６の上には、封止層が堆積されており、封止層は表示部３全体を被覆するように形成されている。つまり、封止層は、複数の有機ＥＬ素子１０全体を被覆するように形成されている。封止層は、絶縁性を有し、例えば、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂、熱可塑性樹脂又は光硬化性樹脂等からなり、これらの樹脂にシリカ充填材等を加えたものでもよい。封止層は有機ＥＬ素子４０が外気に露出されることを防ぐ役割を果たす。

ここで、温度検出回路ＴＣについて、さらに詳細に説明する。温度検出回路ＴＣにおいて、トランジスタ２３、２４は温度センサとして機能する。
すなわち、ゲート電極２３Ｇには、供給線５３により常に接地電位より高いハイレベル（Ｖｄ）の信号が入力されトランジスタ２３は常にオン状態であるため、トランジスタ２３は抵抗体として機能する。走査線５２からゲート電極２４Ｇにオンレベル（ＶｇＨ）の信号が入力されると、供給線５３からドレイン電極２３Ｄ、半導体膜２３ａ、ソース電極２３Ｓ、ドレイン電極２４Ｄ、半導体膜２４ａ、ソース電極２４Ｓを経て読取線５４に電流が流れる。このとき、トランジスタ２３、２４による電圧降下はトランジスタ２３、２４のオン抵抗値に比例するので、供給線５３の定電圧（Ｖｄ）と読取線５４の電圧（Ｖｒｅａｄ）との差から、つまりは電圧Ｖｒｅａｄからトランジスタ２３、２４のオン抵抗値がわかる。ここでトランジスタ２３、２４のオン抵抗値はトランジスタ２３、２４の温度に影響しているので、温度に応じたトランジスタ２３、２４のオン抵抗値に基づく電圧降下にしたがった電圧Ｖｒｅａｄから温度を求めることができる。なお、トランジスタ２３、２４のオン抵抗は、温度が高いほど低くなるので、アナログ電圧Ｖｒｅａｄは、温度が高いほど定電圧Ｖｄに近づく。温度演算部６８は、読取線５４から読み込んだアナログ電圧Ｖｒｅａｄをデジタルデータ電圧Ｖｔに変調して制御部６１に出力する。メモリー６２には、デジタルデータ電圧Ｖｔと温度との相関関係を示す温度特性データがあらかじめ記録してあるので、制御部６１はメモリー６２内の温度特性データと、各画素ＰＸから読み込まれた電圧Ｖｒｅａｄに基づいて温度演算部６８から出力されたデジタルデータ電圧Ｖｔとを基に各画素ＰＸの温度を検出することができる。

次に、ＥＬディスプレイパネル１０Ａにおける信号の処理について説明する。まず、階調データ入力部６３より入力された輝度階調データに従って、信号線５１に出力するためのデジタル信号が制御部６１からＤ／Ａ変換部６４に出力される。Ｄ／Ａ変換部６４では入力されたデジタル輝度階調信号がアナログ輝度階調信号に変換された表示信号Ｖdataを生成し、電圧出力部６５は、表示信号Ｖdataを複数の信号線５１に出力する。

次に、図６のタイミングチャートに示すように、走査線ドライバー６６により１本の走査線５２にオンレベル（ＶｇＨ）の信号を入力すると、当該走査線５２と接続されているトランジスタ２２がオン状態となる。すると、信号線５１の信号レベルに応じてキャパシタ２７が充電されるとともに、トランジスタ２１は、信号線５１のアナログ輝度階調信号レベルに応じた電流値の電流を流す。このため、電流値にしたがった輝度で有機ＥＬ素子４０が発光する。

またこのように、走査線ドライバー６６により１本の走査線５２にオンレベル（ＶｇＨ）の信号を入力すると、当該走査線５２と接続されているトランジスタ２４もオン状態となる。このとき、温度演算部６８は、トランジスタ２３、２４のオン抵抗値に応じた電圧Ｖｒｅａｄを基にデジタルデータ電圧Ｖｔを算出し、データを制御部６１に出力する。

データが入力された制御部６１は、トランジスタ２３、２４の抵抗値の温度特性データを参照して画素ＰＸの温度を算出する。さらに制御部６１は、メモリー６２に記憶された各画素ＰＸ毎の温度に応じた有機ＥＬ素子４０の電流−輝度特性データを参照し、各画素ＰＸ毎に温度補償用パラメータを作成し、メモリー６２に記憶する。次のフレーム期間に階調データ入力部６３より、ある画素ＰＸの輝度階調データが入力されたとき、メモリー６２に記憶された前のフレーム期間での当該画素ＰＸの温度補償用パラメータを用いて輝度階調データの輝度階調を温度補償する補償データを作成し、補償データをＤ／Ａ変換部６４に出力する。トランジスタ２１、２２は、トランジスタ２３、２４と同様に温度が高いほどオン抵抗が低くなり電流を流しやすくなるので、ある画素ＰＸの画素回路ＰＣに隣接する温度検出回路ＴＣでの温度が高いほど、メモリー６２に記憶された当該画素ＰＸの温度補償用パラメータは、当該画素ＰＸの輝度階調データの階調を低く設定させている。同様に、トランジスタ２１、２２は、トランジスタ２３、２４と同様に温度が低いほどオン抵抗が高くなり電流を流しにくくなるので、ある画素ＰＸの画素回路ＰＣに隣接する温度検出回路ＴＣでの温度が低いほど、メモリー６２に記憶された当該画素ＰＸの温度補償用パラメータは、当該画素ＰＸの輝度階調データの階調を高く設定させている。これにより電圧出力部６５が温度補償された表示信号Ｖdataを出力して、各画素ＰＸの有機ＥＬ素子４０が当該画素ＰＸでの温度にかかわらず所望の輝度階調で発光することができる。

このように、本実施形態に係るＥＬディスプレイパネル１０Ａによれば、画素ＰＸ毎に温度センサが設けられているので、画素ＰＸ毎に補償データを作成することができる。このため、有機ＥＬ素子４０の発光輝度が画素毎に温度により変化することを防止することができる。

＜変形例１＞
図７は本実施形態の第１の変形例に係るＥＬディスプレイパネル１０Ｂの構成を示すブロック図である。本変形例においては、読取線５４が基準電位Ｖｓｓに接続されているとともに、読取線５４に電流計５５が設けられている。Ｖｄ−Ｖｓｓが一定であるため、電流計５５により計測される電流値はトランジスタ２３，２４のオン抵抗値と反比例する。このため、温度演算部６８はトランジスタ２３，２４のオン抵抗値にしたがって電流計５５により計測される電流値に基づいてデジタルデータ電圧Ｖｔを生成する。

＜変形例２＞
図８は本実施形態の第２の変形例に係るＥＬディスプレイパネル１０Ｃの構成を示すブロック図である。本変形例においては、読取線５４の配線抵抗による電圧降下を補正するために、走査線カウンター６９を設けている。走査線カウンター６９は電圧をＶｇＨとした走査線５２の位置を示す値を温度演算部６８に出力する。走査線５２の位置が温度演算部６８から遠ざかるに連れて読取線５４の配線抵抗が大きくなるため、走査線の選択位置を示す走査線カウンター６９の値を参照することで、当該画素との配線長が求めることが可能となり、温度演算部６８は配線抵抗による電圧低下の影響を補正することができる。つまり、走査線５２は複数設けられた各行毎に設けられているため、第ｋ行の走査線５２（ｋは自然数）は第（ｋ＋１）行の走査線５２より温度演算部６８に近い。このため、第ｋ行の温度検出回路ＴＣは第（ｋ＋１）行の温度検出回路ＴＣより温度演算部６８までの読取線５４の長さが短いため、第ｋ行の読取線５４の配線抵抗は第（ｋ＋１）行の読取線５４の配線抵抗より短い。温度演算部６８は、走査線カウンター６９の値にしたがって、入力される電圧Ｖｒｅａｄの行を特定し、行毎に異なる読取線５４の配線長に応じた配線抵抗による電圧降下のばらつきを補償してどの行においても電圧Ｖｒｅａｄから温度検出回路ＴＣのみの電圧降下分或いは温度検出回路ＴＣのみの抵抗を抽出することができる。

〔第２実施形態〕
図９は本発明の第２実施形態に係るＥＬディスプレイパネル１０Ｄの構成を示すブロック図であり、図１０はＥＬディスプレイパネル１０Ｄの１つの画素ＰＸを示す平面図である。本実施形態のＥＬディスプレイパネル１０Ｄには電源回路７０が設けられている。また、画素ＰＸには、画素回路ＰＣ、有機ＥＬ素子４０、温度検出回路ＴＣに加えて、ヒータＨ、及び配線７１、７２が設けられている。配線７１、７２は電源回路７０からヒータＨへ電力を供給する。ヒータＨは、例えばトランジスタ２１の不純物半導体膜２１ｃ，２１ｄと同一プロセスでパターニングされる不純物半導体膜により形成することができる。

本実施形態においては、温度演算部により算出された温度に基づいて制御部６１が電源回路７０を制御してヒータＨにより画素ＰＸを加熱することで、最適な動作温度とすることができる。

なお、以上の実施形態においては、有機ＥＬ素子４０を駆動する電源と温度検出回路ＴＣを駆動する電源を同一としたが、本発明はこれに限らず、別の電源としてもよい。
また、本発明は有機ＥＬ素子に限らず、他の発光素子を用いたアクティブマトリクス駆動方式の発光装置にも適用可能である。また、発光装置は表示装置に限られるものではなく、例えばプリンタヘッドのような発光装置であってもよい。
なお上記実施形態では、フレーム期間毎に各画素ＰＸの温度を測ることができるが、電圧源６７とトランジスタ２３との間の接続を、複数のフレーム期間単位で導通、非導通に適宜設定してもよい。例えば、複数のフレーム期間中、最初の１フレーム期間のみ導通とするようにして電圧Ｖｒｅａｄを測定し、残りのフレーム期間を非導通に設定する。この場合、非導通のフレーム期間中は、導通されたフレーム期間で測定された電圧Ｖｒｅａｄにしたがった温度補償用パラメータを用いればよい。

１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ発光装置
２１，２２，２３，２４ｎチャネル型トランジスタ
４０有機ＥＬ素子（発光素子）
５１信号線
５２走査線
５３供給線
５４読取線
６１制御部
Ｈヒータ
ＰＸ画素
ＴＣ温度検出回路（温度センサ）

Claims

複数の行及び複数の列に沿ってマトリクス状に配列された複数の画素を有する発光装置において、
前記各画素は、走査線により走査され、温度に応じた読取信号を読取線に出力する温度センサと、発光素子と、前記走査線により走査され、前記発光素子を制御する画素回路と、を有し、
前記走査線は各行に対応して複数設けられ、
前記各走査線を順次走査する走査線ドライバーと、
前記走査線ドライバーが走査している前記走査線の位置を示すカウント値を出力する走査線カウンターと、
前記読取線の一端に接続され、前記走査線カウンターから出力される前記カウント値に基づいて前記温度演算部と前記走査線ドライバーが走査している画素との間の前記読取線の配線長を取得し、前記読取信号に対して前記配線長に対応する配線抵抗による電圧降下分を補償して、前記各画素における温度を算出する温度演算部と、
を備えることを特徴とする発光装置。
前記温度センサは、温度依存性のある可変抵抗と、前記走査線に接続され、前記可変抵抗を介して読み出される読取信号を出力する読取信号出力スイッチ素子と、を備えることを特徴とする請求項１記載の発光装置。
前記画素回路は、前記走査線及び信号線に接続された第１のスイッチ素子と、前記信号線からの表示信号に基づいて前記発光素子に電流を流す第２のスイッチ素子と、を備えることを特徴とする請求項１又は２に記載の発光装置。
前記温度演算部により算出された前記各画素の温度の値に基づいて温度補償用パラメータを生成する制御部と、前記温度補償用パラメータを記憶するメモリーと、をさらに備え、
前記制御部は、前記温度補償用パラメータにしたがって輝度階調データの階調を温度補償する補償データを生成することを特徴とする請求項１〜３のいずれか一項に記載の発光装置。