JP5284271B2 - 短絡回路保護回路 - Google Patents

Description

広義には、本書はオフセット電圧を減少させた短絡回路保護を開示するものである。

多くの回路、特に増幅器、において、短絡しているか又は制御不能となっている場合に出力装置の過熱を防止するために出力駆動を制限するために短絡回路保護が必要である。理想的には、短絡回路保護は、回路の通常の動作又はそのパラメータの性能に影響を与えるべきではない。回路の短絡回路保護が開始する直前に、それは、典型的に、入力においてオフセット電圧を見られるものとさせる。

図１は、短絡回路保護を使用する回路における負荷電流−オフセット電圧を例示しているグラフである。実線は従来の短絡回路保護回路において見られる関係を表している。点線は理想的な場合を表しており、負荷電流がスレッシュホールド値（Ｉ_Ｔ）に達するまでオフセットは見られない。Ｉ_Ｔにおいて、理想的な保護回路は急激にターンオンし、そのことはオフセット電圧の瞬間的な変化として見られる。

図２は、短絡回路保護を実現するための従来の回路２００を例示している。回路２００において、Ｑ_ＯＵＴは出力電流を駆動する。出力電流が増加すると、Ｒ_{ＳＥＮＳＥ}を横断しての電圧降下も増加する。出力電流が或る量（Ｉ_１、図１参照）へ増加すると、Ｒ_{ＳＥＮＳＥ}を横断しての電圧降下はＱ_{ＳＥＮＳＥ}をしてターンオンを開始させ且つ電流源２１０によって供給されているＱ_ＯＵＴのベース電流の幾らかを盗ませる。しかしながら、Ｑ_{ＳＥＮＳＥ}は急激にではなく徐々にターンオンする（即ち、デジタル的なオン／オフではない）。換言すると、回路２００は、Ｑ_{ＳＥＮＳＥ}が早期にターンオンし従ってそれは出力電流が短絡回路スレッシュホールド値（Ｉ_Ｔ、図１参照）に到達する点において完全にターンオンされることが可能であるように、動作する。Ｉ_１とＩ_Ｔとの間の中間フェーズ期間中、Ｑ_ＯＵＴは未だに所要の電流を供給することが可能であるが、Ｑ_{ＳＥＮＳＥ}は既にそのベース電流の幾らかを盗み始めており、且つ徐々に増加するオフセット電圧が入力段（不図示）によって見られる。この効果は、図１における実線によって示されている。このタイプのソフトな変化は、高精度適用例においては不所望なことである。

この概要は、以下の詳細な説明において更に説明されることを簡単化した形式で概念の選択を導入するために与えられている。この概要は特許請求の範囲に記載されている要旨の重要な特徴又は必須の特徴を識別することを意図したものではないし、特許請求の範囲に記載されている要旨の範囲を制限するために使用されることを意図したものでもない。

ここに記載されるものは、就中、短絡回路保護のための技術である。本技術は、出力電流に基づいている電流を検知すること、及び応答して電流検知信号を発生すること、に関与している。本技術は、更に、該電流検知信号をバッファすることに関与している。本技術は、更に、該出力電流がスレッシュホールド値を超える場合に該出力電流を制限することに関与している。

従って、実施例は入力において見られるオフセット電圧を減少させた短絡回路保護用の方法及び回路を提供している。除々に且つ幾つかの場合においては時期尚早にターンオンする従来の短絡回路保護と対照的に、本発明の実施例は短絡回路保護回路のシャープな活性化を達成するものである。このことは、増幅器等が、短絡回路保護回路の除々の活性化に起因するその能力の幾らかを浪費するのでなく、その出力装置の能力を最大限とさせることを可能とさせるものである。

短絡回路保護を使用する従来の回路及び理想的な場合における負荷電流−オフセット電圧を例示しているグラフ。 短絡回路保護を実現するための従来の回路を例示した概略図。 本発明の種々の実施例に従う短絡回路保護回路のブロック図。 本発明の種々の実施例に従う例示的な短絡回路保護回路の概略図。 本発明の種々の実施例に従う例示的なバッファ回路の概略図。 本発明の種々の実施例に従う代替的な短絡回路保護回路の概略図。 本発明の種々の実施例に従う別の代替的な短絡回路保護回路の概略図。 本発明の種々の実施例に従う短絡回路保護回路におけるオフセットを減少させるフローチャート。 本発明の１実施例に従う出力電流に基づいて電流検知信号を発生するフローチャート。

本発明の好適実施例について詳細に参照するが、その例は添付の図面に例示されている。本発明を好適実施例に関連して説明するが、それは本発明をこれらの実施例へ制限することを意図したものではないことを理解すべきである。そうではなく、本発明は、特許請求の範囲において定義されている本発明の精神及び範囲内に包含させることが可能な代替物、修正物、均等物をカバーすることが意図されている。更に、本発明の詳細な説明においては、本発明の完全なる理解を与えるために多数の特定の詳細が記載される。しかしながら、当業者に明らかなように、本発明はこれらの特定の詳細無しでも実施することが可能なものである。その他の場合においては、周知の方法、手順、構成要素、及び回路については、本発明の側面を不必要にぼかすことが無い様に、詳細に説明することはない。

簡単に説明すると、本発明の実施例は、短絡回路保護回路がターンオンする場合にオフセット電圧において急激な変化を作成する方法及び回路に向けられたものである。一般的に説明すると、このことは、徐々にターンオンしている間に全体的な回路の通常の動作に影響を与えることが無い様に電流検知回路をバッファすることによって達成される。

図３は、本発明の種々の実施例に従う短絡回路保護回路３００のブロック図を例示している。１実施例においては、短絡回路保護回路３００は増幅器の一部を形成している。しかしながら、実施例は単に増幅器のみに制限されるものではないことを理解すべきである。理解されるように、増幅器は、典型的に、入力段（不図示）と、短絡回路保護回路（例えば、短絡回路保護回路３００）と、出力段（例えば、出力段３４０）とを包含している。１実施例においては、短絡回路保護回路３００は出力電流を発生するための出力段３４０を包含している。短絡回路保護回路３００は、又、電流検知回路３２０を包含する場合がある。電流検知回路３２０は、直接的に又は間接的に（例えば、出力電流に比例する別の電流を介して）出力電流を検知すべく動作可能である。電流検知回路３２０は、又、検知した電流に基づいて電流検知信号を発生すべく動作可能である。

短絡回路保護回路３００は、又、電流検知回路３２０と結合されているバッファ回路３１０を包含している。バッファ回路３１０は、電流検知回路３２０によって発生された電流検知信号をバッファし且つ出力電流がスレッシュホールド値を超える場合に出力電流を制限させるべく動作可能である。このことは、電流検知信号をバッファすることが無く、従って出力電流を時期尚早に制限する従来の回路と対比される。

１実施例においては、短絡回路保護回路３００は、又、出力段３４０と電流検知回路３２０との間に結合されている電流複製回路３３０を包含することが可能である。電流複製回路３３０は、出力電流に比例する電流（以後、「比例電流」）を発生すべく動作可能である。１実施例においては、電流複製回路３３０はカレントミラーが関与する。しかしながら、電流複製回路３３０は多数のその他の態様で達成することが可能であることを理解すべきである。

１実施例においては、短絡保護回路３００は、又、バッファ回路３１０及び出力段３４０と結合されているバイアス回路３５０を包含することが可能である。バイアス回路３５０は、出力段３４０を制御し且つバッファ回路３１０から受取られる制御信号に基づいて出力段における出力電流を制限するために動作可能である。

図４は、本発明の種々の実施例に従う例示的な短絡回路保護回路４００を例示している。短絡回路保護回路４００は、バッファ回路４１０と、電流検知回路４２０と、電流複製回路４３０と、出力段４４０と、バイアス回路４５０とを包含することが可能である。出力段４４０は、出力電流を発生すべく動作可能である。１実施例においては、出力段４４０は、出力トランジスタＱ_ＯＵＴのような出力装置を包含している。

電流複製回路４３０は、出力電流に比例するレプリカ電流を発生すべく動作可能である。電流複製回路４３０を省略し且つ出力電流を直接的に測定することが可能であることを理解すべきである。１実施例においては、電流複製回路４３０は、カレントミラー（トランジスタＱ_２及びＱ_３）を包含することが可能である。電流複製回路４３０は、又、出力電流のコピーを該カレントミラーへ供給するための検知転送トランジスタＱ_ｘｆｅｒを包含することが可能である。従って、Ｑ_ｘｆｅｒは出力電流のコピーをＱ_３へ供給する。この電流は次いでＱ_２によってミラー動作される。理解すべきことであるが、出力電流に比例している限り、Ｑ_２によって発生される電流は出力電流とは大きさが異なるものとすることが可能である。

電流検知回路４２０は、該比例電流を検知し且つ該比例電流に基づいて電流検知信号（Ｉ_{Ｑｓｅｎｓｅ}）を発生すべく動作可能である。例えば、１実施例においては、Ｑ_２は該比例電流を電流検知回路４２０へ供給する。該比例電流は、次いで、Ｒ_{ｓｅｎｓｅ}によって電圧（Ｖ_{ｓｅｎｓｅ}）へ変換される。従って、出力電流が増加するに従い、Ｑ_２を介しての比例電流も増加し、そのことはＶ_{ｓｅｎｓｅ}を増加させる。出力電流が継続して増加すると、それは究極的にスレッシュホールド値に到達し、それはＶ_{ｓｅｎｓｅ}の対応する値を有している。Ｒ_{ｓｅｎｓｅ}は、出力電流がそのスレッシュホールド値にある場合にＶ_{ｓｅｎｓｅ}がＱ_{ｓｅｎｓｅ}をして完全に動作可能なものとさせるように、選択されている。

上述した如く、Ｑ_{ｓｅｎｓｅ}は急激にではなく徐々にターンオンする。１実施例においては、Ｑ_{ｓｅｎｓｅ}が徐々にターンオンすることの影響はバッファ回路４１０によって減少される。バッファ回路４１０は、Ｑ_{ｓｅｎｓｅ}が徐々にターンオンしている間にＱ_{ｓｅｎｓｅ}によって発生されるＩ_{Ｑｓｅｎｓｅ}をバッファすべく動作可能である。Ｑ_{ｓｅｎｓｅ}が完全に動作可能になると、バッファ回路４１０は出力電流を制限させるべき形態とさせることが可能である。１実施例においては、バッファ回路４１０は、出力段へ供給されるバイアス電流を減少させることによってこのことを達成する。

図５は、本発明の種々の実施例に従う例示的なバッファ回路４１０を例示している。バッファ回路４１０の１実施例においては、トランジスタＭ_Ｎ０、Ｍ_Ｎ１、Ｍ_Ｎ２がバッファ回路４１０へのバイアス電流を供給する。特に、Ｍ_Ｎ１はＱ_Ｐ２に対してＭ_Ｎ２におけるバイアス電流をミラー動作し、且つＭ_Ｎ０はＱ_Ｐ０、Ｑ_Ｐ１、Ｑ_Ｎ０、Ｑ_Ｎ１に対してＭ_Ｎ２におけるバイアス電流をミラー動作する。通常動作期間中、Ｉ_{Ｑｓｅｎｓｅ}はゼロである。しかしながら、上述した如く、短絡回路保護回路４００の出力電流がスレッシュホールド値に近づくに従い、Ｑ_{ｓｅｎｓｅ}はターンオンし始める。このことが発生すると、Ｑ_{ｓｅｎｓｅ}はバッファ回路４１０から電流Ｉ_{Ｑｓｅｎｓｅ}の「盗み」を開始する。このことは、Ｑ_Ｐ０及びＱ_Ｐ１を介してのコレクタ電流を増加させる。その結果、Ｑ_Ｐ１及びＱ_Ｎ１のコレクタにおける電圧が増加し、そのことはＱ_Ｐ２のベース・エミッタ電圧を減少させ、そのことはＱ_Ｐ２を介してのコレクタ電流を減少させる。Ｍ_Ｎ１は固定された電流を有しているので、Ｑ_Ｐ２における減少されたコレクタ電流はそのバイアスに不均衡を発生する。この不均衡はバッファ回路４１０の出力における電圧を減少させる。このバッファ回路４１０の出力電圧における変化は、より一層徐々に発生するＶ_{ｓｅｎｓｅ}における変化と対比して、非常に迅速に発生する。従って、Ｖ_{ｓｅｎｓｅ}及びＩ_{Ｑｓｅｎｓｅ}の除々の変化は、バッファ回路４１０の出力におけるシャープな変化へ変換されるようにバッファ回路４１０によってバッファされる。

図４を再度参照すると、短絡回路保護回路４００は、又、出力段４４０を制御するためのバイアス回路４５０を包含することが可能である。バイアス回路４５０は、又、バッファ回路４１０から受け取られる制御信号（例えば、出力電圧）に基づいて出力電流を制御すべく動作可能である。１実施例においては、バイアス回路４５０は、出力段に対して第１バイアス電流を発生するための電流源Ｉ_ｂｉａｓ及び出力段に対して第２バイアス電流を発生するための第１トランジスタＭ_１を包含している。バイアス回路４５０は、又、バッファ回路４１０からの制御信号を受け取るべく結合されている第２トランジスタＱ_１を包含することが可能である。従って、バッファ回路４１０の制御信号（出力）が減少すると、Ｑ_１、従ってＭ_１を介しての電流は減少し、そのことは、Ｑ_ｏｕｔのベース電流を減少させ、それにより出力電流を制限する。

同様の結果を達成するために、回路４００を修正することが可能である。例えば、図６は、本発明の種々の実施例に従う代替的な短絡回路保護回路６００を例示している。短絡回路保護回路６００において、Ｑ_{ｓｅｎｓｅ}は、内部的ではなく、Ｑ_１のベースにおいてバッファ回路４１０の出力からＩ_{Ｑｓｅｎｓｅ}を引き出す、即ち「盗む」。このことは、Ｑ_１を介しての電流を減少させる。更に、理解すべきことであるが、短絡保護回路６００は、バッファ回路４１０が全く無しで、達成させることが可能である。例えば、バッファ回路４１０を除去することが可能であり、且つＱ_１のベースは、以前にバッファ回路４１０の非反転入力と結合されていたバイアスへ直接的に接続させることが可能である。

図７は、本発明の種々の実施例に従う別の代替的な短絡回路保護回路７００を例示している。短絡回路保護回路７００においては、Ｑ_{ｓｅｎｓｅ}が、バッファ回路４１０の非反転入力へ接続されるバイアス信号からＩ_{Ｑｓｅｎｓｅ}を引き出す、即ち「盗む」。従って、Ｑ_{ｓｅｎｓｅ}がターンオンすると、それはバッファ回路４１０のバイアスを動揺させ、究極的にその出力電圧を減少させる。

図８は、本発明の種々の実施例に従い、短絡回路保護回路におけるオフセットを減少させるフローチャート８００を例示している。ブロック８１０は、出力電流に基づいて電流検知信号を発生することが関与している。理解されるように、このことは多数の態様で行うことが可能である。例えば、１実施例においては、出力電流を直接的に測定する。別の実施例においては、出力電流を比例電流を介して間接的に測定する。図９は、本発明の１実施例に従い、出力電流に基づいて電流検知信号を発生するフローチャート８１０を例示している。ブロック８１２は、出力電流に基づいて比例電流を発生することに関与している。このことは、例えば、カレントミラーの使用を介して達成することが可能である。ブロック８１４は、比例電流を対応する電圧へ変換することに関与している。このことは、例えば、対応する電圧を発生するために抵抗要素を介して比例電流を通過させることによって達成することが可能である。ブロック８１６は、該電圧に基づいて電流検知信号を発生することに関与している。このことは、例えば、該電圧をトランジスタの入力端子へ印加することによって達成することが可能である。

再度図８を参照すると、ブロック８２０は、該電流検知信号をバッファすることに関与している。１実施例においては、このことは、バッファ回路から該電流検知信号を「盗む」ことによって達成される。ブロック８３０は、出力電流がスレッシュホールド値を超える場合に出力電流を制限することが関与している。１実施例においては、このことは、バッファ回路の出力電圧を減少させることによって達成され、そのことは出力電流を対応して減少させる。

従って、実施例は、入力において見られるオフセット電圧を減少させた短絡回路保護用の方法及び回路を提供している。徐々に且つ幾つかの場合においては時期尚早にターンオンする従来の短絡回路保護と対比して、本発明の実施例は短絡回路保護回路のシャープな活性化を達成する。このことは、短絡回路保護回路の除々の活性化に起因してその能力の幾分かを浪費するのではなく、増幅器等がその出力装置の能力を最大とさせることを可能とさせる。

広義には、ここに記載されているものは、就中、短絡回路保護用の技術である。本技術は、出力電流に基づいている電流を検知すること、及び応答して電流検知信号を発生することが関与している。本技術は、更に、該電流検知信号をバッファすることが関与している。本技術は、更に、出力電流がスレッシュホールド値を超える場合に出力電流を制限することが関与している。

本開示した実施例の前の説明は、当業者が本発明を作り又は使用することを可能とするために与えられている。これらの実施例に対する種々の修正は当業者に容易に自明なものであり、且つここに定義されている一般的な原理は本発明の精神又は範囲を逸脱することなしにその他の実施例に対して適用させることが可能である。従って、本発明は、ここに示した実施例へ制限されることを意図したものではなく、ここに開示した原理及び新規な特徴と一貫性のある最大の範囲が与えられるべきものである。

Claims (15)

1. 短絡回路保護回路であって、
   比例電流を検知し且つ前記比例電流に基づいて電流検知信号を発生する電流検知回路であって、前記比例電流が出力段によって発生される出力電流に比例している、前記電流検知回路と、
   前記電流検知回路に結合されているバッファ回路であって、前記電流検知信号をバッファし且つ前記出力電流がスレッシュホールド値を超える場合に前記出力電流を制限させるべく動作可能な、前記バッファ回路と、
   を含み、
   前記電流検知回路が、
   前記比例電流を対応する電圧へ変換させる抵抗要素と、
   前記抵抗要素と前記バッファ回路とに結合されており、前記電圧に基づいて前記電流検知信号を発生するよう動作可能なトランジスタと、
   を含み、
   前記トランジスタが前記バッファ回路から電流を引き出す、
   短絡回路保護回路。
2. 請求項１に記載の短絡回路保護回路であって、
   前記出力段と前記電流検知回路とに結合されており、前記比例電流を発生するよう動作可能な電流複製回路を更に含む、短絡回路保護回路。
3. 請求項２に記載の短絡回路保護回路であって、
   前記電流複製回路がカレントミラーを含む、短絡回路保護回路。
4. 請求項３に記載の短絡回路保護回路であって、
   前記電流複製回路が、前記出力電流のコピーを前記カレントミラーへ供給する検知転送トランジスタを含む、短絡回路保護回路。
5. 請求項１に記載の短絡回路保護回路であって、
   前記バッファ回路と前記出力段とに結合されており、前記出力段を制御すべく動作可能であり且つ更に前記バッファ回路から受け取られる制御信号に基づいて前記出力電流を制限すべく動作可能なバイアス回路を更に含む、短絡回路保護回路。
6. 請求項５に記載の短絡回路保護回路であって、
   前記バイアス回路が、
   前記制御信号を受け取るべく結合されている第１トランジスタと、
   前記第１トランジスタに結合されており且つ入力段からの入力信号を受け取るべく動作可能であり、更に前記出力段に対するバイアス電流を発生するよう動作可能な第２トランジスタと、
   を含む、短絡回路保護回路。
7. 短絡回路保護回路におけるオフセットを減少させる方法であって、
   出力電流に基づいて電流検知信号を発生し、
   前記電流検知信号をバッファし、
   前記出力電流がスレッシュホールド値を超える場合に前記出力電流を制限する、
   ことを含み、
   前記電流検知信号を発生することが、
   前記出力電流に基づいて前記出力電流に比例している比例電流を発生し、
   前記比例電流を対応する電圧へ変換し、
   前記電圧に基づいて前記電流検知信号を発生する、
   ことを含み、
   前記電流検知信号が電流であり、前記バッファすることが、バッファ回路から前記電流検知信号を盗むことを含み、
   前記電流検知信号が特定の量を超える場合に、前記バッファ回路がバッファ出力電圧を減少させる、
   方法。
8. 短絡回路保護回路であって、
   出力段によって発生される出力電流を検知し且つ前記出力電流に基づいて電流検知信号を発生する電流検知回路と、
   前記電流検知回路に結合されており、前記電流検知信号をバッファし且つ前記出力電流がスレッシュホールド値を超える場合に前記出力電流を制限させるべく動作可能なバッファ回路と、
   を含み、
   前記電流検知回路が、
   前記出力電流を対応する電圧へ変換させる抵抗要素と、
   前記抵抗要素と前記バッファ回路とに結合されており、前記電圧に基づいて前記電流検知信号を発生するよう動作可能なトランジスタと、
   を含み、
   前記トランジスタが前記バッファ回路から電流を引き出す、
   短絡回路保護回路。
9. 請求項８に記載の短絡回路保護回路であって、
   前記バッファ回路と前記出力段とに結合されており、前記出力段を制御すべく動作可能であり且つ更に前記バッファ回路から受け取られる制御信号に基づいて前記出力電流を制限すべく動作可能なバイアス回路を更に含む、短絡回路保護回路。
10. 請求項９に記載の短絡回路保護回路であって、
    前記バイアス回路が、
    前記制御信号を受け取るべく結合されている第１トランジスタと、
    前記第１トランジスタに結合されており、入力段からの入力信号を受け取るべく動作可能であり、更に前記出力段に対してバイアス電流を発生するよう動作可能な第２トランジスタと、
    を含む、短絡回路保護回路。
11. 短絡回路保護回路であって、
    出力段に結合されており、前記出力段によって発生される出力電流に比例する比例電流を発生するよう動作可能な電流複製回路と、
    第１トランジスタを含み、前記比例電流を検知し且つ前記比例電流に基づいて電流検知信号を発生する電流検知回路と、
    前記電流検知回路に結合されているバイアス回路であって、前記第１トランジスタが前記バイアス回路の第２トランジスタのベースから電流検知電流を引き出し、更に、前記出力電流がスレッシュホールド値を超える場合に前記バイアス回路が前記出力電流を制限させるべく動作可能であり、且つ更に前記第１トランジスタが前記バイアス回路から前記電流検知電流を引き出すことに応答して前記バイアス回路が前記出力電流を制限させる、前記バイアス回路と、
    を含む、短絡回路保護回路。
12. 請求項１１に記載の短絡回路保護回路あって、
    前記電流検知回路が、
    前記比例電流を対応する電圧へ変換させる抵抗要素を含み、前記第１トランジスタが前記電圧に基づいて前記電流検知信号を発生させるべく動作可能である、短絡回路保護回路。
13. 請求項１１に記載の短絡回路保護回路であって、
    前記電流複製回路がカレントミラーを含む、短絡回路保護回路。
14. 請求項１３に記載の短絡回路保護回路であって、
    前記電流複製回路が、前記出力電流のコピーを前記カレントミラーへ供給する検知転送トランジスタを含む、短絡回路保護回路。
15. 請求項１１に記載の短絡回路保護回路であって、
    前記バイアス回路が、前記第２トランジスタと結合されており且つ入力段からの入力信号を受け取るべく動作可能であり、更に前記出力段に対してバイアス電流を発生するよう動作可能である第３トランジスタを含む、短絡回路保護回路。

Images