JP5265634B2

JP5265634B2 - 表示装置用駆動回路及びその駆動方法

Info

Publication number: JP5265634B2
Application number: JP2010193389A
Authority: JP
Inventors: 國熙張; 永男李
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2009-09-29
Filing date: 2010-08-31
Publication date: 2013-08-14
Anticipated expiration: 2030-08-31
Also published as: KR101341907B1; KR20110034934A; JP2011076077A; US20110074746A1; CN102034413B; CN102034413A

Description

本発明は、表示装置用駆動回路及びその駆動方法に係り、特に、複数のソースアウトプットイネーブル信号を生成し、これら信号のそれぞれを該当のデータ駆動部に直接供給することによって、ソースアウトプットイネーブル信号の歪みによる各データ駆動部における画像データ間の偏差を防止できる表示装置用駆動回路及びその駆動方法に関するものである。

駆動集積回路内には、パネル中のデータラインに画像データを供給するための複数のデータ駆動部が構成される。これらデータ駆動部は、駆動制御部から出力されるソースアウトプットイネーブル信号によって順次に駆動される。そのために、ソースアウトプットイネーブル信号は、信号遅延部で順次に遅延されながらデータ駆動部に順に供給される。しかし、ソースアウトプットイネーブル信号を直接受け取って最初に駆動されるデータ駆動部からの画像データと、ソースアウトプットイネーブル信号を複数の信号遅延部を介して受信して最後に駆動されるデータ駆動部からの画像データとの間には偏差が生じることがあり、この偏差により表示部における中央部画素と両端画素との間に大きな輝度ばらつきが生じ、画質が低下するという問題点があった。

本発明は上記問題点を解決するために案出されたもので、その目的は、駆動制御部が、外部からの制御信号を用いて、順次に出力される複数のソースアウトプットイネーブル信号を生成し、これらソースアウトプットイネーブル信号のそれぞれを該当のデータ駆動部に直接供給することによって、ソースアウトプットイネーブル信号の歪みによる各データ駆動部の画像データ間における偏差を防止できる表示装置用駆動回路及びその駆動方法を提供することにある。

上記目的を達成するための本発明に係る表示装置用駆動回路は、パネルの非表示部に形成されたデータリンクラインを通じて前記パネルの表示部に画像データを供給する複数のデータ駆動部と、
前記データ駆動部らからの画像データの出力タイミングを決定する複数のソースアウトプットイネーブル信号を順次に生成し、各ソースアウトプットイネーブル信号を各データ駆動部にそれぞれ直接供給して前記データ駆動部を順次に駆動させる駆動制御部と、を含むことを特徴とする。
ｎ個（ｎは、４以上の偶数）のデータ駆動部は、前記駆動制御部を中心に該駆動制御部の両側にｎ／２個ずつ配列され、
前記駆動制御部は、該駆動制御部の一側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部に最も近接しているデータ駆動部から、前記駆動制御部から最も離れているデータ駆動部まで順次に駆動されるように、一方のｎ／２個のソースアウトプット信号を、前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部に順次に供給するとともに、この駆動制御部の他側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部に最も近接しているデータ駆動部から、前記駆動制御部から最も離れているデータ駆動部まで順次に駆動されるように、他方のｎ／２個のソースアウトプット信号を、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部に順次に供給することを特徴とする。

前記駆動制御部は、
外部システムからの画像データを再整列して出力するデータ整列部と、
前記データ整列部からの画像データを順次にサンプリング及びホールドするサンプル／ホールド部と、
外部システムから制御信号を受信して、前記ソースアウトプットイネーブル信号を含む各種タイミング制御信号を出力する制御信号生成部と、を含むことを特徴とする。

前記データ駆動部のそれぞれは、
前記サンプル／ホールド部からのｍ個（ｍ＝ｋ＊ｎ；ｋは４以上の自然数）のサンプリングされた画像データのうち、ｍ／ｎ個のサンプリングされた画像データを同時に受け取り、前記制御信号生成部からのソースアウトプットイネーブル信号に応答してｍ／ｎ個の画像データを同時に出力するラッチ部と、
前記ラッチ部からのｍ／ｎ個の画像データをアナログ信号に変換するデジタル−アナログ変換部と、
前記デジタル−アナログ変換部からの画像データを信号緩衝して出力する信号緩衝部と、
を含むことを特徴とする。

前記制御信号生成部は、外部システムからの制御信号に応答してｎ／２個のソースアウトプットイネーブル信号を生成する複数の信号生成部を含むことを特徴とする。

ｎ個（ｎは４以上の偶数）のデータ駆動部は、前記駆動制御部を中心に該駆動制御部の両側にｎ／２個ずつ配列され、
前記駆動制御部は、前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も離れているデータ駆動部から、前記駆動制御部に最も近接している駆動制御部まで順次に駆動されるように、一方のｎ／２個のソースアウトプット信号を、前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部に順次に供給するとともに、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も離れているデータ駆動部から、前記駆動制御部に最も近接しているデータ駆動部まで順次に駆動されるように、他方のｎ／２個のソースアウトプット信号を、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部に順次に供給することを特徴とする。

上記目的を達成するための本発明に係る表示装置用駆動回路の駆動方法は、パネルの非表示部に形成されたデータリンクラインを通じて前記パネルの表示部に画像データを供給する複数のデータ駆動部を含む表示装置用駆動回路の駆動方法であって、
前記データ駆動部からの画像データの出力タイミングを決定する複数のソースアウトプットイネーブル信号を順次に生成する第１段階と、
各ソースアウトプットイネーブル信号を各データ駆動部にそれぞれ直接供給して前記データ駆動部を順次に駆動する第２段階と、を含むことを特徴とする。

前記ソースアウトプットイネーブル信号は駆動制御部から出力され、
ｎ個（ｎは４以上の偶数）のデータ駆動部は、前記駆動制御部を中心に該駆動制御部の両側にｎ／２個ずつ配列され、
前記駆動制御部は、該駆動制御部の一側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部に最も近接しているデータ駆動部から、前記駆動制御部から最も離れているデータ駆動部まで順次に駆動されるように、一方のｎ／２個のソースアウトプット信号を、前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部に順次に供給するとともに、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部に最も近接しているデータ駆動部から、前記駆動制御部から最も離れているデータ駆動部まで順次に駆動されるように、他方のｎ／２個のソースアウトプット信号を、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部に順次に供給することを特徴とする。

前記ソースアウトプットイネーブル信号は駆動制御部から出力され、
ｎ個（ｎは４以上の偶数）のデータ駆動部は、前記駆動制御部を中心に該駆動制御部の両側にｎ／２個ずつ配列され、
前記駆動制御部は、この駆動制御部の一側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も離れているデータ駆動部から、前記駆動制御部に最も近接している駆動制御部まで順次に駆動されるように、一方のｎ／２個のソースアウトプット信号を、前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部に順次に供給するとともに、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も離れているデータ駆動部から、前記駆動制御部に最も近接しているデータ駆動部まで順次に駆動されるように、他方のｎ／２個のソースアウトプット信号を、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部に順次に供給することを特徴とする。

本発明による表示装置用駆動回路及び駆動方法は、下記の効果を奏する。
本発明によると、駆動制御部が外部からの制御信号を用いて、順次に出力される複数のソースアウトプットイネーブル信号を生成し、これら信号のそれぞれを該当のデータ駆動部に直接供給するので、ソースアウトプットイネーブル信号の歪みによる各データ駆動部における画像データ間の偏差を防止することが可能になる。その結果、表示部の中央部画素と表示部の両端画素間において輝度ばらつきを防止し、画質を向上させることができる。

本発明の実施例による表示装置用駆動回路を示す図である。図１における駆動回路の詳細図である。本発明の第１実施例による駆動集積回路の詳細構成図である。図３における駆動制御部及びデータ駆動部の詳細図である。駆動制御部の詳細構成図である。本発明の第２実施例による駆動集積回路の詳細構成図である。

図１は、本発明の実施例による表示装置用駆動回路ＤＲＣを示す図である。

同図の表示装置は、大きく、画像を表示するための表示部Ｄ及びこの表示部Ｄ周囲の非表示部ＮＤを含むパネルＰＮと、パネルＰＮの表示部Ｄに画像を表示するのに必要な各種信号を生成する駆動集積回路Ｄ−ＩＣ及び駆動集積回路Ｄ−ＩＣが実装される表面実装型パッケージＴＣＰを含む駆動回路ＤＲＣと、を含む。

表面実装型パッケージＴＣＰは、テープキャリアパッケージ（Tape Carrier Package）とすることができる。

駆動回路ＤＲＣは、一側が印刷回路基板ＰＣＢに接続され、他側はパネルＰＮの非表示部ＮＤに接続される。パネルＰＮは、液晶を含むパネル、または有機発光ダイオードを含むパネルなどとすることができる。

印刷回路基板ＰＣＢは、示さぬ外部システムに接続され、外部システムからの画像データ及び各種制御信号は印刷回路基板ＰＣＢを介して駆動回路ＤＲＣに供給される。

パネルＰＮの表示部Ｄには、互いに交差する複数のゲートラインＧＬ及びデータラインＤＬと、これらのゲートラインＧＬからのゲート信号及びデータラインＤＬからの画像データによって画像を表示する画素と、が形成される。

このパネルＰＮの非表示部ＮＤには、駆動回路ＤＲＣからの画像データをデータラインＤＬに伝送するための複数のデータリンクライン、及び駆動回路ＤＲＣからのゲート信号をゲートラインＧＬに伝送するための複数のゲートリンクラインが形成される。

図１における駆動回路ＤＲＣについてより具体的に説明すると、下記の通りである。

図２は、図１における駆動回路ＤＲＣの詳細図である。

図２に示すように、表面実装型パッケージＴＣＰは、駆動集積回路Ｄ−ＩＣがＣＯＦ（Chip On Film）方式で実装される実装領域と、この駆動集積回路Ｄ−ＩＣの入力ピンＩＰを外部システムに接続させるための複数の入力パターンＩＵと、この駆動集積回路Ｄ−ＩＣの出力ピンＯＰをパネルＰＮに接続させるための複数の出力パターンＯＵと、を含む。図２における入力パターンＩＵと出力パターンＯＵとの区分のために、入力パターンＩＵに含まれた入力ラインＩＬを、出力パターンＯＵに含まれた出力ラインＯＬよりも太く表した。すなわち、区分表示上の便宜のために太さを異ならせて表しただけで、実際には入力パターンＩＵの入力ラインＩＬと出力パターンＯＵの出力ラインＯＬの太さは同一に設定することができる。

入力パターンＩＵは、駆動集積回路Ｄ−ＩＣの入力ピンＩＰを外部システムに連結させるためのもので、各入力パターンＩＵは、表面実装型パッケージＴＣＰの一端に位置している入力パッド部２０１に形成された入力パッドＩＰＤと、入力パッドＩＰＤと入力ピンＩＰとを連結する入力ラインＩＬと、を含む。

出力パターンＯＵは、駆動集積回路Ｄ−ＩＣの出力ピンＯＰをパネルＰＮ、すなわち、パネルＰＮのデータラインＤＬに連結させるためのもので、各出力パターンＯＵは、表面実装型パッケージＴＣＰの他端に位置している出力パッド部２０２に形成された出力パッドＯＰＤと、出力パッドＯＰＤと出力ピンＯＰとを連結する出力ラインＯＬと、を含む。

表面実装型パッケージＴＣＰの左端には、複数のＬＯＧ（Line On Glass）型伝送パターンＬＯＧＬが形成され、このＬＯＧ型伝送パターンＬＯＧＬは、駆動集積回路Ｄ−ＩＣを通過せずに、パネルＰＮの非表示部ＮＤに形成されたＬＯＧ型信号伝送ラインに直接接続される。このＬＯＧ型伝送パターンＬＯＧＬは、印刷回路基板ＰＣＢを通じて外部システムから供給される駆動電圧及びグラウンド電圧などをパネルＰＮに供給する役割を果たす。このＬＯＧ型伝送パターンＬＯＧＬは、入力パッド部２０１に形成された入力パッドＩＰＤと、出力パッド部２０２に形成された出力パッドＯＰＤと、この入力パッドＩＰＤと出力パッドＯＰＤとを連結する伝送ラインＩＬと、を含む。

図３は、本発明の第１実施例による駆動集積回路の詳細構成図である。

本発明による駆動集積回路は、図３に示すように、複数のデータ駆動部ＤＤＵ１〜ＤＤＵ１０及びこれらを制御するための駆動制御部ＤＣＵと、を含む。

駆動制御部ＤＣＵは、データ駆動部からの画像データの出力タイミングを決定する複数のソースアウトプットイネーブル信号ＳＯＥ１〜ＳＯＥ５を順次に生成し、各ソースアウトプットイネーブル信号ＳＯＥ１〜ＳＯＥ５を、各データ駆動部ＤＤＵ１〜ＤＤＵ１０にそれぞれ直接供給して、これらデータ駆動部ＤＤＵ１〜ＤＤＵ１０を順次に駆動する。

ｎ個（ｎは、４以上の偶数）のデータ駆動部ＤＤＵ１〜ＤＤＵ１０は、駆動制御部ＤＣＵを中心に該駆動制御部ＤＣＵの両側にｎ／２個ずそれぞれ配列される。例えば,n/2個のデータ駆動部ＤＤＵ１〜ＤＤＵ5は駆動制御部DCUの左側に位する.一方,他の 2/n犬のデータ駆動部ＤＤＵ6〜ＤＤＵ１０は駆動制御部DCUの右側に位する.

駆動制御部ＤＣＵは、この駆動制御部ＤＣＵの一側に配列されたｎ／２個のデータ駆動部ＤＤＵ１〜ＤＤＵ５のうち、駆動制御部ＤＣＵに最も近接しているデータ駆動部ＤＤＵ１から、駆動制御部ＤＣＵから最も離れているデータ駆動部ＤＤＵ５まで順次に駆動されるように、ｎ／２個のソースアウトプット信号ＳＯＥ１〜ＳＯＥ５を、駆動制御部ＤＣＵの一側に配列されたｎ／２個のデータ駆動部ＤＤＵ１〜ＤＤＵ５に順次に供給する。なお、駆動制御部ＤＣＵは、該駆動制御部ＤＣＵの他側に配列されたｎ／２個のデータ駆動部ＤＤＵ６〜ＤＤＵ１０のうち、駆動制御部ＤＣＵに最も近接しているデータ駆動部ＤＤＵ６から、駆動制御部ＤＣＵから最も離れているデータ駆動部ＤＤＵ１０まで順次に駆動されるように、ｎ／２個のソースアウトプット信号ＳＯＥ１〜ＳＯＥ５を、駆動制御部ＤＣＵの他側に配列されたｎ／２個のデータ駆動部ＤＤＵ６〜ＤＤＵ１０に順次に供給する。

例えば、ソースアウトプットイネーブル信号が、順次に出力される第１〜第５ソースアウトプットイネーブル信号ＳＯＥ１〜ＳＯＥ５を含み、これら５個のソースアウトプットイネーブル信号ＳＯＥ１〜ＳＯＥ５は、与えられた数字の順番で出力されるとする。すなわち、第１〜第５ソースアウトプットイネーブル信号ＳＯＥ１〜ＳＯＥ５のうち、最も小さい数字が与えられた第１ソースアウトプットイネーブル信号ＳＯＥ１が、最も早く出力される。この時、駆動制御部ＤＣＵは、図３に示す駆動制御部ＤＣＵの左側に位置している第１〜第５データ駆動部のうち、該駆動制御部ＤＣＵに最も近接している第１データ駆動部ＤＤＵ１、及び駆動制御部ＤＣＵの右側に位置している第６〜第１０データ駆動部ＤＤＵ６〜ＤＤＵ１０のうち、駆動制御部ＤＣＵに最も近接している第６データ駆動部ＤＤＵ６にそれぞれ同時に第１ソースアウトプットイネーブル信号ＳＯＥ１を供給する。続いて、駆動制御部ＤＣＵは、第２〜第５ソースアウトプットイネーブル信号ＳＯＥ２〜ＳＯＥ５を順に出力し、各ソースアウトプットイネーブル信号ＳＯＥ２〜ＳＯＥ５を、駆動制御部ＤＣＵの左右側に位置して互いに対応する一対のデータ駆動部に同時に供給する。したがって、駆動制御部ＤＣＵの左側に位置している５個のデータ駆動部ＤＤＵ１〜ＤＤＵ５は、内側に位置しているデータ駆動部から順次に駆動され、これと同時に、駆動制御部ＤＣＵの右側に位置している５個のデータ駆動部ＤＤＵ６〜ＤＤＵ１０も、内側に位置しているデータ駆動部から順次に駆動される。

このように、本発明では、駆動制御部ＤＣＵが、外部からの制御信号を用いて、順次に出力される複数のソースアウトプットイネーブル信号ＳＯＥ１〜ＳＯＥ５を生成し、これら信号のそれぞれを該当のデータ駆動部に直接供給することによって、ソースアウトプットイネーブル信号の歪みによる各データ駆動部における画像データ間の偏差を防止することができる。

図４は、図３における駆動制御部ＤＣＵ及びデータ駆動部の詳細図である。

駆動制御部ＤＣＵは、図４に示すように、データ整列部ＤＡ、サンプル／ホールド部ＳＨ及び制御信号生成部ＣＳＧを含む。

データ整列部ＤＡは、外部システムからの画像データを再整列して出力する。

サンプル／ホールド部ＳＨは、データ整列部ＤＡからの画像データを順次にサンプリング及びホールドする。そして、このサンプル／ホールド部ＳＨは、サンプリングされたｍ個の画像データをｍ／ｎ個ずつ分けて、ｎ個のデータ駆動部ＤＤＵ１〜ＤＤＵ１０に同時に分けて供給する。

制御信号生成部ＣＳＧは、外部システムから制御信号を受信して、第１〜第５ソースアウトプットイネーブル信号ＳＯＥ１〜ＳＯＥ５を含む各種タイミング制御信号を出力する。

各データ駆動部ＤＤＵ１〜ＤＤＵ１０は、ラッチ部ＬＴ、デジタル−アナログ変換部ＤＡＣ及び信号緩衝部ＢＦを含む。

各データ駆動部ＤＤＵ１〜ＤＤＵ１０におけるラッチ部ＬＴは、サンプル／ホールド部ＳＨからのｍ個（ｍ＝ｋ＊ｎ；ｋは４以上の自然数）のサンプリングされた画像データのうち、ｍ／ｎ個のサンプリングされた画像データを同時に受け取り、第１〜第５ソースアウトプットイネーブル信号ＳＯＥ１〜ＳＯＥ５のいずれか一つに応答して、ｍ／ｎ個のサンプリングされた画像データを同時に出力する。すなわち、サンプル／ホールド部ＳＨに保存されたｍ個のサンプリング画像データは、各データ駆動部ＤＤＵ１〜ＤＤＵ１０のラッチ部ＬＴに、同一に分けられて供給され、各ラッチ部ＬＴは、制御信号生成部ＣＳＧからの該当のソースアウトプットイネーブル信号に応答して、自分に供給されたサンプリングされた画像データを同時に出力する。

図５は、駆動制御部ＤＣＵの詳細構成図である。

駆動制御部ＤＣＵは、図５に示すように、複数の信号生成部ＳＧ１〜ＳＧ５を含む。各信号生成部ＳＧ１〜ＳＧ５は、外部システムからの制御信号ＣＳをそれぞれ受信して該当のソースアウトプットイネーブル信号を生成する。例えば、第１信号生成部ＳＧ１は、制御信号ＣＳを用いて第１ソースアウトプットイネーブル信号ＳＯＥ１を生成し、これを第１及び第６データ駆動部ＤＤＵ１，ＤＤＵ６に同時に供給し、第２信号生成部ＳＧ２は、制御信号ＣＳを用いて第２ソースアウトプットイネーブル信号ＳＯＥ２を生成し、これを第２及び第７データ駆動部ＤＤＵ２，ＤＤＵ７に同時に供給し、第３信号生成部ＳＧ３は、制御信号ＣＳを用いて第３ソースアウトプットイネーブル信号ＳＯＥ３を生成し、これを第３及び第８データ駆動部ＤＤＵ３，ＤＤＵ８に同時に供給し、第４信号生成部ＳＧ４は、制御信号ＣＳを用いて第４ソースアウトプットイネーブル信号ＳＯＥ４を生成し、これを第４及び第９データ駆動部ＤＤＵ４，ＤＤＵ９に同時に供給し、そして第５信号生成部ＳＧ５は、制御信号ＣＳを用いて第５ソースアウトプットイネーブル信号ＳＯＥ５を生成し、これを第５及び第１０データ駆動部ＤＤＵ５，ＤＤＵ１０に供給する。

図６は、本発明の第２実施例による駆動集積回路の詳細構成図である。

本発明の第２実施例による駆動集積回路は、図６に示すように、複数のデータ駆動部ＤＤＵ１〜ＤＤＵ１０、及びそれらの動作を制御するための駆動制御部ＤＣＵを含む。本発明の第２実施例による駆動集積回路は、データ駆動部ＤＤＵ１〜ＤＤＵ１０の駆動順序が異なる以外は、第１実施例による駆動集積回路ＤＲＣと略同様に構成される。すなわち、図６に示すように、駆動制御部ＤＣＵは、該駆動制御部ＤＣＵの一側に配列されたｎ／２個のデータ駆動部ＤＤＵ１〜ＤＤＵ５のうち、駆動制御部ＤＣＵから最も離れている第５データ駆動部ＤＤＵ５から、駆動制御部ＤＣＵに最も近接している第１データ駆動部ＤＤＵ１まで順次に駆動されるように、ｎ／２個のソースアウトプット信号ＳＯＥ１〜ＳＯＥ５を、駆動制御部ＤＣＵの一側に配列されたｎ／２個のデータ駆動部ＤＤＵ１〜ＤＤＵ５に順次に供給するとともに、駆動制御部ＤＣＵの他側に配列されたｎ／２個のデータ駆動部ＤＤＵ６〜ＤＤＵ１０のうち、駆動制御部ＤＣＵから最も離れている第１０データ駆動部ＤＤＵ１０から、駆動制御部ＤＣＵに最も近接している第６データ駆動部ＤＤＵ６まで順次に駆動されるように、ｎ／２個のソースアウトプット信号ＳＯＥ１〜ＳＯＥ５を、駆動制御部ＤＣＵの他側に配列されたｎ／２個のデータ駆動部ＤＤＵ６〜ＤＤＵ１０に順次に供給する。

例えば、駆動制御部ＤＣＵは、図６に示す駆動制御部ＤＣＵの左側に位置している第１〜第５データ駆動部ＤＤＵ１〜ＤＤＵ５のうち、駆動制御部ＤＣＵから最も遠く離れている第５データ駆動部ＤＤＵ５、及び駆動制御部ＤＣＵの右側に位置している第６〜第１０データ駆動部ＤＤＵ６〜ＤＤＵ１０のうち、駆動制御部ＤＣＵから最も遠く離れている第１０データ駆動部ＤＤＵ１０のそれぞれに同時に第１ソースアウトプットイネーブル信号ＳＯＥ１を供給する。続いて、駆動制御部ＤＣＵは、第２〜第５ソースアウトプットイネーブル信号ＳＯＥ２〜ＳＯＥ５を順に出力し、ソースアウトプットイネーブル信号ＳＯＥ２〜ＳＯＥ５のそれぞれを、駆動制御部ＤＣＵの左右側に位置して互いに対応する一対のデータ駆動部に同時に供給する。したがって、駆動制御部ＤＣＵの左側に位置している５個のデータ駆動部ＤＤＵ１〜ＤＤＵ５が、外側に位置しているデータ駆動部から順次に駆動され、これと同時に、駆動制御部ＤＣＵの右側に位置している５個のデータ駆動部ＤＤＵ６〜ＤＤＵ１０も同様、外側に位置しているデータ駆動部から順次に駆動される。

このように、本発明では、駆動制御部ＤＣＵが外部からの制御信号ＣＳを用いて、順次に出力される複数のソースアウトプットイネーブル信号ＳＯＥ１〜ＳＯＥ５を生成し、これら信号のそれぞれを該当のデータ駆動部に直接供給することによって、ソースアウトプットイネーブル信号の歪みによる各データ駆動部間の画像データ偏差を防止することができる。

一方、本発明における駆動集積回路Ｄ−ＩＣは、上記のデータ駆動部ＤＤＵの他にも、ゲート駆動集積回路、タイミングコントローラ及び直流−直流変換器の機能も含む。すなわち、この駆動集積回路Ｄ−ＩＣは、タイミングコントローラ及び直流−直流変換器の機能を果たすとともに、ゲートラインＧＬを駆動するゲート駆動集積回路の機能も果たす。

タイミングコントローラは、外部システムから供給される水平同期信号、垂直同期信号、及びクロック信号を用いてデータ制御信号及びゲート制御信号を生成し、これらを複数のデータ駆動部ＤＤＵ及び複数のゲート駆動集積回路に供給する。データ制御信号は、ドットクロック、ソースシフトクロック、ソースイネーブル信号、極性反転信号などを含む。ゲート制御信号は、ゲートスタートパルス、ゲートシフトクロック、ゲート出力イネーブル信号などを含む。

ゲート駆動集積回路は、タイミングコントローラからのゲート制御信号のうちゲートスタートパルスに応答してスキャンパルスを順次に発生するシフトレジスタと、スキャンパルスの電圧を、液晶セルの駆動に適した電圧レベルにシフトさせるレベルシフターと、を含む。ゲート駆動集積回路は、ゲート制御信号に応答してゲートラインＧＬに順次にゲートハイ電圧を供給する。

直流−直流変換部は、システムからの電源を昇圧または減圧して、タイミングコントローラ、データ駆動部ＤＤＵ、ゲート駆動集積回路に必要な各種駆動電圧、そしてガンマ電圧を生成するのに必要なガンマ基準電圧などを提供する。また、この直流-直流変換部は、スキャンパルスのハイ電圧に該当するゲートハイ電圧、及びスキャンパルスのロー電圧に該当するゲートロー電圧を提供する。

以上では具体的な実施例及び添付図面に挙げて本発明を説明してきたが、これに限定されず、本発明は、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、当該技術分野における通常の知識を有する者にとっては明らかである。

ＳＯＥソースアウトプットイネーブル信号
ＤＤＵデータ駆動部
ＤＣＵ駆動制御部
Ｄ−ＩＣ駆動集積回路

Claims

パネルの非表示部に形成されたデータリンクラインを通じて前記パネルの表示部に画像データを供給する複数のデータ駆動部と、
前記データ駆動部らからの画像データの出力タイミングを決定する複数のソースアウトプットイネーブル信号を順次に生成し、各ソースアウトプットイネーブル信号を各データ駆動部にそれぞれ直接供給して前記データ駆動部を順次に駆動させる駆動制御部と、
を含み、
ｎ個（ｎは、４以上の偶数）のデータ駆動部は、前記駆動制御部を中心に該駆動制御部の両側にｎ／２個ずつ配列され、
前記駆動制御部は、該駆動制御部の一側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部に最も近接しているデータ駆動部から、前記駆動制御部から最も離れているデータ駆動部まで順次に駆動されるように、一方のｎ／２個のソースアウトプット信号を、前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部に順次に供給するとともに、この駆動制御部の他側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部に最も近接しているデータ駆動部から、前記駆動制御部から最も離れているデータ駆動部まで順次に駆動されるように、他方のｎ／２個のソースアウトプット信号を、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部に順次に供給し、
前記駆動制御部は、
外部システムからの画像データを再整列して出力するデータ整列部と、
前記データ整列部からの画像データを順次にサンプリング及びホールドするサンプル／ホールド部と、
外部システムから制御信号を受信して、前記ソースアウトプットイネーブル信号を含む各種タイミング制御信号を出力する制御信号生成部と、
を含み、
前記制御信号生成部は、
外部システムからの制御信号に応答してｎ／２個のソースアウトプットイネーブル信号を生成するｎ／２個の信号生成部を含み、
それぞれの信号生成部は、独立にそれぞれのソースアウトプットイネーブル信号を生成し、
前記データ駆動部のそれぞれは、
前記サンプル／ホールド部からのｍ個（ｍ＝ｋ＊ｎ；ｋは４以上の自然数）のサンプリングされた画像データのうち、ｍ／ｎ個のサンプリングされた画像データを同時に受け取り、前記制御信号生成部からのソースアウトプットイネーブル信号に応答してｍ／ｎ個の画像データを同時に出力するラッチ部と、
前記ラッチ部からのｍ／ｎ個の画像データをアナログ信号に変換するデジタル−アナログ変換部と、
前記デジタル−アナログ変換部からの画像データを信号緩衝して出力する信号緩衝部と、
を具備することを特徴とする、表示装置用駆動回路。
パネルの非表示部に形成されたデータリンクラインを通じて前記パネルの表示部に画像データを供給する複数のデータ駆動部を含む表示装置用駆動回路の駆動方法であって、
前記データ駆動部からの画像データの出力タイミングを決定する複数のソースアウトプットイネーブル信号を順次に生成する第１段階と、
各ソースアウトプットイネーブル信号を各データ駆動部にそれぞれ直接供給して前記データ駆動部を順次に駆動する第２段階と、
を含み、
前記ソースアウトプットイネーブル信号は前記駆動回路に具備された駆動制御部から出力され、
ｎ個（ｎは、４以上の偶数）のデータ駆動部は、前記駆動制御部を中心に該駆動制御部の両側にｎ／２個ずつ配列され、
前記駆動制御部は、この駆動制御部の一側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も離れているデータ駆動部から、前記駆動制御部に最も近接している駆動制御部まで順次に駆動されるように、一方のｎ／２個のソースアウトプット信号を、前記駆動制御部の一側に配列されたｎ／２個のデータ駆動部に順次に供給するとともに、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部のうち、前記駆動制御部から最も離れているデータ駆動部から、前記駆動制御部に最も近接しているデータ駆動部まで順次に駆動されるように、他方のｎ／２個のソースアウトプット信号を、前記駆動制御部の他側に配列されたｎ／２個のデータ駆動部に順次に供給し、
前記駆動制御部は、
外部システムからの画像データを再整列して出力するデータ整列部と、
前記データ整列部からの画像データを順次にサンプリング及びホールドするサンプル／ホールド部と、
外部システムから制御信号を受信して、前記ソースアウトプットイネーブル信号を含む各種タイミング制御信号を出力する制御信号生成部と、
を含み、
前記制御信号生成部は、
外部システムからの制御信号に応答してｎ／２個のソースアウトプットイネーブル信号を生成するｎ／２個の信号生成部を含み、
それぞれの信号生成部は、独立にそれぞれのソースアウトプットイネーブル信号を生成し、
前記データ駆動部のそれぞれは、前記サンプル／ホールド部からのｍ個（ｍ＝ｋ＊ｎ；ｋは４以上の自然数）のサンプリングされた画像データのうち、ｍ／ｎ個のサンプリングされた画像データを同時に受け取り、前記制御信号生成部からのソースアウトプットイネーブル信号に応答してｍ／ｎ個の画像データを同時に出力するラッチ部を具備することを特徴とする、表示装置用駆動回路の駆動方法。