JP5262558B2 - インバータにおけるスイッチング制御方法 - Google Patents

Description

本発明はインバータにおけるスイッチング制御方法に関する。

例えば三相インバータは、高電位端と低電位端との間で相互に直列に接続された上側スイッチング素子及び下側スイッチング素子を有する組（以下、この組をレグと呼ぶ）の３つを備えている。３つのレグは相互に並列に接続される。上側スイッチング素子と下側スイッチング素子との間には出力端が設けられる。３つのレグに対応する３つの出力端が例えばモータに接続される。そして上側スイッチング素子及び下側スイッチング素子のスイッチング動作によって、三相インバータは高電位端と低電位端との間の直流電圧を三相交流電圧に変換して出力端へと出力する。

通常、モータからの回生電流を流すために、上側スイッチング素子及び下側スイッチング素子はそれぞれ低電位端側にアノードを、高電位端側にカソードを呈するダイオードを有している。上側スイッチング素子及び下側スイッチング素子がＭＯＳ電界効果トランジスタである場合は、自身に存在する寄生ダイオードが上記ダイオードとしての機能を果たす場合もある。

回生電流が当該ダイオードを順方向に流れているときに当該ダイオードに逆電圧が印加されると、ダイオードを逆方向に流れるリカバリ電流が生じ、損失を発生していた。

このようなリカバリ電流はＭＯＳ電界効果トランジスタに存在する寄生ダイオードのみならず、ＩＧＢＴに通常設けられる環流ダイオードであっても発生しうる。しかし、ＭＯＳ電界効果トランジスタに存在する寄生ダイオードはそのリカバリ速度が遅いため、リカバリ電流が大きくなって損失も大きくなる。

このようなリカバリ電流に基づく損失を低減するため、例えば下記特許文献１に記載の技術が提案されてきた。特許文献１に記載の技術では、環流ダイオードに対して逆方向の電圧を印加している。

特開平１０−３２７５８５号公報

しかしながら、特許文献１に記載の技術では、上側スイッチング素子又は下側スイッチング素子の一方が導通状態であるとき、他方にはインバータに入力される直流電圧が印加されるので、高耐圧のスイッチング素子が必要であった。

また耐圧を低減するために、上側スイッチング素子又は下側スイッチング素子として、相互に直列に接続された２つのスイッチング素子を採用することが考えられる。しかしながら、これら２つのスイッチング素子の導通／非導通を同時に切り替えることは困難である。よって、一方のスイッチング素子が導通し、他方のスイッチング素子が非導通であるときには、他方のスイッチング素子にインバータに入力される直流電圧が印加される。よって、結局は、当該直流電圧に耐えうる素子耐圧が必要であった。

そこで、本発明は、リカバリ電流を低減しつつも、スイッチング素子に印加される電圧を低減できるインバータを提供することを目的とする。

本発明に係るインバータの制御方法の第１の態様は、第１入力端（Ｐ１）及び第２入力端（Ｐ２）と、複数の出力端（Ｐ３〜Ｐ５）と、前記第１入力端と、前記複数の出力端の各々との間にそれぞれ設けられる複数の上側スイッチング部（Ｓ１，Ｓ３，Ｓ５）と、前記第２入力端と、前記複数の出力端の各々との間にそれぞれ設けられる複数の下側スイッチング部（Ｓ２，Ｓ４，Ｓ６）とを備えるインバータであって、前記複数の上側スイッチング部の各々及び前記複数の下側スイッチング部の各々の内の少なくとも何れか一つ（Ｓ１）は、各々が、前記第２入力端にアノードを、前記第１入力端にカソードを、それぞれ呈する寄生ダイオード（Ｄ１１，Ｄ１２）を有し、相互に直列に接続されて第１電流経路をなす複数のスイッチング素子（Ｑ１１，Ｑ１２）と、前記第１電流経路に対して並列に接続され、前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈する環流ダイオード（Ｄ１）を少なくとも一つ含む第２電流経路と、前記環流ダイオード（Ｄ１）と並列に接続された第２のスイッチング素子（Ｑ１）とを有し、前記第２電流経路における前記環流ダイオードの個数は、前記第１電流経路における前記スイッチング素子の個数以下であるインバータにおけるスイッチング制御方法であって、前記第２のスイッチング素子（Ｑ１）を導通させたうえで、前記複数のスイッチング素子の全てを導通から非導通へ切り替える。

本発明に係るインバータにおけるスイッチング制御方法第２の態様は、第１の態様に係るインバータのスイッチング制御方法であって、前記第２のスイッチング素子（Ｑ１）を導通させたうえで、前記複数のスイッチング素子（Ｑ１１，Ｑ１２）の全てを非導通から導通へ切り替える。

本発明に係るインバータにおけるスイッチング制御方法第３の態様は、第１又は第２の態様に係るインバータのスイッチング制御方法であって、前記複数のスイッチング素子（Ｑ１１，Ｑ１２）はＭＯＳ電界効果トランジスタである。

本発明に係るインバータにおけるスイッチング制御方法第４の態様は、第１乃至第３の何れか一つの態様に係るインバータのスイッチング制御方法であって、前記複数のスイッチング素子（Ｑ１１，Ｑ１２）とそれぞれ並列に接続される複数の分圧抵抗（Ｒ１１，Ｒ１２）を更に備える。

本発明に係るインバータにおけるスイッチング制御方法第５の態様は、第２の態様に係るインバータのスイッチング制御方法であって、前記第２のスイッチング素子（Ｑ１）は、前記複数のスイッチング素子（Ｑ１１，Ｑ１２）の全てが導通から非導通に切り替わる前後を含む第１所定期間、及び前記複数のスイッチング素子の全てが非導通から導通に切り替わる前後を含む第２所定期間のみ導通する。

本発明にかかるインバータの第１の態様によれば、例えば下側スイッチング部が複数のスイッチング素子と環流ダイオードとを備える場合について説明する。第１入力端に印加される電位よりも第２入力端に低い電位が印加されているときに第２入力端側から出力端へと電流が流れる環流モードにおいて、当該電流は寄生ダイオードを避けて環流ダイオードを流れる。これは、スイッチング素子に寄生して第１電流経路内で直列接続される寄生ダイオードの個数が、第１電流経路と並列に接続された第２電流経路内の環流ダイオードの個数よりも多いからである。言い換えると、第１電流経路における寄生ダイオードの順方向飽和電圧の和が、第２電流経路における環流ダイオードの順方向飽和電圧よりも高いからである。

また環流ダイオードはスイッチング素子とは別個に取り付けることができるので、寄生ダイオードに比べて逆回復特性に優れた環流ダイオードをインバータに設けることができる。よって、環流ダイオードに電流が流れている状態で当該環流ダイオードに逆方向電圧が印加されたときに生じる逆回復電流を低減できる。ひいては当該逆回復電流に起因する損失劣化を抑制できる。

しかも、第２のスイッチング素子に電流が流れている状態でのみ、複数のスイッチング素子の全ての導通／非導通を切り替えることで、複数のスイッチング素子の切り換えタイミングが相互に異なっていたとしても、複数のスイッチング素子に印加される電圧を低減できる。

さらに、複数のスイッチング素子の全てを導通状態から非導通状態へと切り替える場合に、複数のスイッチング素子の切り換えタイミングが相互に異なっていたとしても、これらの一組と並列に接続された第２のスイッチング素子に電流が流れるので、複数のスイッチング素子に印加される電圧は低い。

本発明にかかるインバータにおけるスイッチング制御方法の第２の態様によれば、複数のスイッチング素子を非導通から導通状態へと切り替える場合に、複数のスイッチング素子の切り換えタイミングが相互に異なっていたとしても、これらの一組と並列に接続された第２のスイッチング素子に電流が流れるので、複数のスイッチング素子に印加される電圧は低い。

本発明にかかるインバータにおけるスイッチング制御方法の第３の態様によれば、複数のスイッチング素子の導通損失を低減できる。

本発明にかかるインバータにおけるスイッチング制御方法の第４の態様によれば、複数のスイッチング素子の間でばらつきがあったとしても、複数のスイッチング素子の各々に印加される電圧の比を所望の値にできる。

本発明にかかるインバータにおけるスイッチング制御方法の第５の態様によれば、第２のスイッチング素子の導通時間を短くできるので、スイッチング素子の電流定格よりも小さい電流定格を有する第２のスイッチング素子を採用できる。よって、製造コストを低減できる。

第１の実施の形態．
図１は第１の実施の形態に係るインバータの概念的な構成の一例を示している。インバータは、入力端Ｐ１，Ｐ２と、上側スイッチング部Ｓ１，Ｓ３，Ｓ５と、下側スイッチング部Ｓ２，Ｓ４，Ｓ６と、複数の出力端Ｐ３〜Ｐ５とを備えている。

入力端Ｐ１には第１電位が与えられる。入力端Ｐ２には第１電位よりも低い第２電位が与えられる。言い換えると、入力端Ｐ１，Ｐ２の間には、入力端Ｐ１を高電位側とする直流電圧が印加される。

出力端Ｐ３〜Ｐ５には負荷、ここでは例えば三相モータＭ１が接続される。

上側スイッチング部Ｓ１，Ｓ３，Ｓ５は入力端Ｐ１と出力端Ｐ３〜Ｐ５の各々との間に設けられている。下側スイッチング部Ｓ２，Ｓ４，Ｓ６は入力端Ｐ２と出力端Ｐ３〜Ｐ５の各々との間に設けられている。

上側スイッチング部Ｓ１は複数のスイッチング素子の一例たるＭＯＳ電界効果トランジスタ（以下、ＭＯＳトランジスタと呼ぶ）Ｑ１１，Ｑ１２と、環流ダイオードＤ１とを備えている。

ＭＯＳトランジスタＱ１１，Ｑ１２は、それぞれ入力端Ｐ１側にドレイン電極を、入力端Ｐ２側にソース電極を向けて、相互に直列に接続されている。ＭＯＳトランジスタＱ１１，Ｑ１２は、それぞれ寄生ダイオードＤ１１，Ｄ１２を有している。寄生ダイオードＤ１１，Ｄ１２は入力端Ｐ２側にアノードを、入力端Ｐ１側にカソードをそれぞれ呈している。なお、ＭＯＳトランジスタＱ１１，Ｑ１２は第１電流経路をなしていると把握できる。

なお、「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタにおいては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。

例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。

従って「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。即ち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有する。

環流ダイオードＤ１は入力端Ｐ２側にアノードを、入力端Ｐ１側にカソードをそれぞれ呈し、第１電流経路に対して並列に接続されている。言い換えれば、ＭＯＳトランジスタＱ１１，Ｑ１２の一組に並列に接続されている。なお、環流ダイオードＤ１は第２電流経路を成していると把握できる。そして、第２電流経路における環流ダイオードＤ１の個数は、第１電流経路におけるＭＯＳトランジスタＱ１１，Ｑ１２の個数（換言すれば寄生ダイオードＤ１１，Ｄ１２の個数）よりも少ない。

上側スイッチング部Ｓ３は、複数のスイッチング素子の一例たるＭＯＳトランジスタＱ３１，Ｑ３２と、環流ダイオードＤ３とを備えている。上側スイッチング部Ｓ５は、複数のスイッチング素子の一例たるＭＯＳトランジスタＱ５１，Ｑ５２と、環流ダイオードＤ５とを備えている。これらは上側スイッチング部Ｓ１と同様の構成を有しているため、詳細な説明については省略する。

下側スイッチング部Ｓ２は複数のスイッチング素子の一例たるＭＯＳ電界効果トランジスタ（以下、ＭＯＳトランジスタと呼ぶ）Ｑ２１，Ｑ２２と、環流ダイオードＤ２とを備えている。

ＭＯＳトランジスタＱ２１，Ｑ２２は、それぞれ入力端Ｐ１側にドレイン電極を、入力端Ｐ２側にソース電極を向けて、相互に直列に接続されている。ＭＯＳトランジスタＱ２１，Ｑ２２は、それぞれ寄生ダイオードＤ２１，Ｄ２２を有している。寄生ダイオードＤ２１，Ｄ２２は入力端Ｐ２側にアノードを、入力端Ｐ１側にカソードをそれぞれ呈している。

環流ダイオードＤ２は入力端Ｐ２側にアノードを、入力端Ｐ１側にカソードをそれぞれ呈し、ＭＯＳトランジスタＱ２１，Ｑ２２の一組に並列に接続されている。環流ダイオードＤ２の数は寄生ダイオードＤ２１，Ｄ２２の数よりも小さい。

下側スイッチング部Ｓ４は、複数のスイッチング素子の一例たるＭＯＳトランジスタＱ４１，Ｑ４２と、環流ダイオードＤ４とを備えている。下側スイッチング部Ｓ６は、複数のスイッチング素子の一例たるＭＯＳトランジスタＱ６１，Ｑ６２と、環流ダイオードＤ６とを備えている。これらは下側スイッチング部Ｓ２と同様の構成を有しているため、詳細な説明については省略する。

このようなインバータにおいて、例えば外部のＣＰＵから、各ＭＯＳトランジスタのゲート電極にスイッチ信号が与えられて、これらの導通／非導通が制御される。より具体的には、ＭＯＳトランジスタＱ１１，Ｑ１２の一組と、ＭＯＳトランジスタＱ２１，Ｑ２２の一組とは互いに相補的に導通され、ＭＯＳトランジスタＱ３１，Ｑ３２の一組と、ＭＯＳトランジスタＱ４１，Ｑ４２の一組とは互いに相補的に導通され、ＭＯＳトランジスタＱ５１，Ｑ５２の一組と、ＭＯＳトランジスタＱ６１，Ｑ６２の一組とは互いに相補的に導通される。ただし、上側スイッチング部が有するＭＯＳトランジスタ及び下側スイッチング部が有するＭＯＳトランジスタのいずれもが非導通となる期間（いわゆるデッドタイム）が採用されてもよい。以下、デッドタイムが採用された場合について説明する。

以下、上側スイッチング部Ｓ１と下側スイッチング部Ｓ２とから成る部分（以下、第１レグと呼ぶ）を例に採って、上記制御について説明する。なお、後述する他の態様（他の実施の形態で説明する態様を含む。以下、同様）についても第１レグを例に採って説明するが、他のレグにおいても同様である。また、以下の説明において、三相モータＭ１を流れる電流において、出力端から三相モータＭ１へと流れる方向を正、三相モータＭ１から出力端へと流れる方向を負と表現する。

例えば三相モータＭ１が力行状態であって三相モータＭ１へと正の電流が流れている場合に、ＭＯＳトランジスタＱ１１，Ｑ１２の一組が導通する状態からＭＯＳトランジスタＱ２１，Ｑ２２の一組が導通する状態へ切り替える制御について説明する。図２は、かかる制御を実行したときの第１レグの時間的な変化の様子を示している。ＭＯＳトランジスタＱ１１，Ｑ１２の一組が導通状態、ＭＯＳトランジスタＱ２１，Ｑ２２の一組が非導通状態であるとき、入力端Ｐ１からＭＯＳトランジスタＱ１１，Ｑ１２を介して出力端Ｐ３へと電流が流れている。これが図２の左側の第１レグにおいて実線矢印で示されている。

次に、ＭＯＳトランジスタＱ１１，Ｑ１２の少なくとも何れか一方を非導通とする。当該非導通以降、ＭＯＳトランジスタＱ２１，Ｑ２２の両方を導通させるまでの期間は、デッドタイムに相当する。当該非導通によってインバータの動作は環流モードとなる。このとき、入力端Ｐ２から出力端Ｐ３へと電流（以下、環流電流と呼ぶ）が流れる。当該環流電流は寄生ダイオードＤ２１，Ｄ２２を避けて環流ダイオードＤ２を流れる。これが図２の真ん中の第１レグにおいて実線矢印で示されている。これは第１電流経路において既にＭＯＳトランジスタＱ２１，Ｑ２２が非導通であり、かつ第２電流経路における環流ダイオードＤ２の個数が第１電流経路における寄生ダイオードＤ２１，Ｄ２２の個数より少ないためである。後者を言い換えれば、環流ダイオードＤ２の順方向飽和電圧は、寄生ダイオードＤ２１，Ｄ２２の順方向飽和電圧の和よりも小さいからである。

また環流ダイオードＤ２はＭＯＳトランジスタＱ２１，Ｑ２２に寄生する寄生ダイオードＤ２１，Ｄ２２とは異なって、独立して取り付けることができる。よって、寄生ダイオードＤ２１，Ｄ２２の逆回復特性（逆回復電流値、逆回復電流期間）より優れた逆回復特性を有する環流ダイオードＤ２を採用できる。

そして、例えば再び図２の左側で示す状態に戻る場合には順方向電流が流れていた環流ダイオードＤ２に対して逆方向電圧が印加されて逆回復電流が流れるものの、寄生ダイオードＤ２１，Ｄ２２と比較すると逆回復電流を低減できる。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２を導通させる。ＭＯＳトランジスタＱ２１，Ｑ２２の両方が導通した時点で未だ環流電流が流れている場合は、当該環流電流はＭＯＳトランジスタＱ２１，Ｑ２２を流れる。これが図２の右側の第１レグにおいて実線矢印で示されている。これは、ＭＯＳトランジスタＱ２１，Ｑ２２の導通損失が環流ダイオードＤ２よりも小さいためである。

また、例えば三相モータＭ１が制動されて回生電流が三相モータＭ１へと正の方向に流れる場合に、ＭＯＳトランジスタＱ２１，Ｑ２２の一組が導通する状態からＭＯＳトランジスタＱ１１，Ｑ１２の一組が導通する状態へ切り替える制御は、上記制御に対して時系列で逆となる（図２においては右側の第１レグから左側の第１レグへと遷移する）。

続いて、例えば三相モータＭ１が力行状態であって三相モータＭ１に負の電流が流れている場合にＭＯＳトランジスタＱ２１，Ｑ２２の一組が導通する状態からＭＯＳトランジスタＱ１１，Ｑ１２の一組が導通する状態へ切り替える制御について説明する。図３は、かかる制御を実行したときの、第１レグの時間的な変化の様子を示している。ＭＯＳトランジスタＱ１１，Ｑ１２の一組が非導通状態、ＭＯＳトランジスタＱ２１，Ｑ２２が導通状態であるとき、出力端Ｐ３からＭＯＳトランジスタＱ２１，Ｑ２２を介して入力端Ｐ２へと電流が流れている。これが図３の左側の第１レグにおいて実線矢印で示されている。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２の少なくとも何れか一方を非導通とする。当該非導通以降、ＭＯＳトランジスタＱ１１，Ｑ１２の両方を導通させるまでの期間は、デッドタイムに相当する。これによって、インバータの動作は環流モードとなる。このとき、出力端Ｐ３から入力端Ｐ１側へと環流電流が流れる。当該環流電流は寄生ダイオードＤ１１，Ｄ１２を避けて環流ダイオードＤ１を流れる。これが図３の真ん中の第１レグにおいて実線矢印で示されている。これは第１電流経路において既にＭＯＳトランジスタＱ１１，Ｑ１２が非導通であり、かつ環流ダイオードＤ１の個数が寄生ダイオードＤ１１，Ｄ１２の個数より少ないためである。後者を言い換えれば、環流ダイオードＤ１の順方向飽和電圧は、寄生ダイオードＤ１１，Ｄ１２の順方向飽和電圧の和よりも小さいからである。

また環流ダイオードＤ１はＭＯＳトランジスタＱ１１，Ｑ１２に寄生する寄生ダイオードＤ１１，Ｄ１２とは異なって、独立して取り付けることができる。よって、寄生ダイオードＤ１１，Ｄ１２の逆回復特性より優れた逆回復特性を有する環流ダイオードＤ１を採用できる。従って、例えば第１レグの状態を再び図３の左側で示す第１レグの状態に戻す場合には、順方向電流が流れていた環流ダイオードＤ１に対して逆方向電圧が印加されて逆回復電流が流れるものの、寄生ダイオードＤ１１，Ｄ１２と比較して逆回復電流を低減できる。

次に、ＭＯＳトランジスタＱ１１，Ｑ１２を導通させる。ＭＯＳトランジスタＱ１１，Ｑ１２が導通した時点で環流電流が未だ流れる場合は、当該環流電流はＭＯＳトランジスタＱ１１，Ｑ１２を流れる。これが図３の右側の第１レグにおいて実線矢印で示されている。これは、ＭＯＳトランジスタＱ１１，Ｑ１２の導通損失が環流ダイオードＤ１よりも小さいためである。

なお、例えば三相モータＭ１が制動されて三相モータＭ１に負の回生電流が流れている場合に、ＭＯＳトランジスタＱ１１，Ｑ１２の一組が導通する状態からＭＯＳトランジスタＱ２１，Ｑ２２の一組が導通する状態へ切り替える制御は、図３を参照して説明した制御に対して時系列で逆となる（図３に示す右側の第１レグから左側の第１レグへと遷移する）。

また、図１においては、上側スイッチング部Ｓ１，Ｓ３，Ｓ５及び下側スイッチング部Ｓ２，Ｓ４，Ｓ６の各々は、２つのＭＯＳトランジスタと、１つの環流ダイオードとを備えているが、例えば３つ以上のＭＯＳトランジスタと、ＭＯＳトランジスタの個数を超えない少なくとも一つ以上の環流ダイオードとを備えていてもよい。環流ダイオードが複数も受けられる場合には、これらは第２電流経路内において相互に直列に接続されてもよく、並列に接続されても良い。この点は後述する他の態様においても同様である。

また、図２，３を用いた説明の各々において、時系列で反対となる制御について説明したが、後述する他の態様においてはその説明を割愛する。

図４は第１の実施の形態に係るインバータの概念的な構成の他の一例を示している。図１に示すインバータと比較して、上側スイッチング部Ｓ１はＭＯＳトランジスタＱ１１，Ｑ１２及び環流ダイオードＤ１の替わりに、一つのＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）と、環流ダイオードとを備えている。環流ダイオードは、入力端Ｐ２側にアノードを、入力端Ｐ１側にカソードをそれぞれ呈し、ＩＧＢＴと並列接続されている。上側スイッチング部Ｓ３，Ｓ５は上側スイッチング部Ｓ１と同様であるので詳細な説明を省略する。

続いて、例えば三相モータＭ１が力行状態であって三相モータＭ１に正の電流が流れる場合に、上側スイッチング部Ｓ１が有するＩＧＢＴが導通する状態からＭＯＳトランジスタＱ２１，Ｑ２２の一組が導通する状態へ切り替える制御について説明する。図５はかかる制御を実行したときの、第１レグの時間的な変化の様子を示している。上側スイッチング部Ｓ１のＩＧＢＴが導通状態、ＭＯＳトランジスタＱ１１，Ｑ１２の一組が非導通状態であるとき、入力端Ｐ１から上側スイッチング部Ｓ１が有するＩＧＢＴを介して出力端Ｐ３へと電流が流れる。これが図５の左側の第１レグにおいて実線矢印で示されている。

次に、上側スイッチング部Ｓ１が有するＩＧＢＴを非導通とする。当該非導通以降、ＭＯＳトランジスタＱ２１，Ｑ２２の両方が導通するまでの期間はデッドタイムに相当する。これによってインバータの動作は環流モードとなる。このとき、入力端Ｐ２から出力端Ｐ３へと環流電流が流れる。当該環流電流は寄生ダイオードＤ２１，Ｄ２２を避けて環流ダイオードＤ２を流れる。この理由は既述したとおりである。これが図５の真ん中の第１レグにおいて実線矢印で示されている。よって、下側スイッチング部Ｓ２で生じる逆回復電流を低減できる。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２を導通させる。ＭＯＳトランジスタＱ２１，Ｑ２２の両方が導通した時点で環流電流が流れている場合は、環流電流はＭＯＳトランジスタＱ２１，Ｑ２２を通る。よって、インバータの損失を低減できる。

続いて、例えば三相モータＭ１が力行状態で三相モータＭ１に負の電流が流れている場合に、ＭＯＳトランジスタＱ２１，Ｑ２２の一組が導通する状態から上側スイッチング部Ｓ１のＩＧＢＴ導通する状態へと切り替える制御について説明する。図６はかかる制御を実行したときの、第１レグの時間的な変化の様子を示している。上側スイッチング部Ｓ１おＩＧＢＴが非導通状態、ＭＯＳトランジスタＱ２１，Ｑ２２の一組が導通状態である場合、出力端Ｐ３からＭＯＳトランジスタＱ２１，Ｑ２２を介して入力端Ｐ２へと電流が流れる。これが図６の左側の第１レグにおいて実線矢印で示されている。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２の少なくとも何れか一方を非導通とする。当該非導通以降、上側スイッチング部のＩＧＢＴが導通するまでの期間はデッドタイムに相当する。当該非導通によってインバータの動作は環流モードとなる。このとき出力端Ｐ３から上側スイッチング部Ｓ１が有する環流ダイオードを介して入力端Ｐ１側へと環流電流が流れる。これが図６の右側の第１レグにおいて実線矢印で示されている。ＩＧＢＴに並列接続された環流ダイオードはＩＧＢＴとは独立して採用されるので、当該環流ダイオードとして逆回復特性に優れた高速ダイオードを採用できる。よって、例えば図６の左側の第１レグの状態に戻った場合に、ＭＯＳトランジスタが有する寄生ダイオードに比べて逆回復電流は小さい。

また、図１に示すインバータと比較して、スイッチング素子の数が少ないので製造コストを低減できる。

なお、図４〜６において、上側スイッチング部Ｓ１，Ｓ３，Ｓ５がＩＧＢＴと、環流ダイオードとを備えるインバータについて説明したが、下側スイッチング部がＩＧＢＴと、環流ダイオードとを備えていてもよい。この点は後述する他の態様についても同様である。

但し、ＩＧＢＴの導通損失はＭＯＳトランジスタの導通損失よりも大きいため、損失の観点では、上側スイッチング部及び下側スイッチング部がＭＯＳトランジスタを備えていることが望ましい。

なお、第１の実施の形態で説明した逆回復電流の低減という効果は、後述する他の態様のいずれにおいても招来する。

第２の実施の形態．
例えば図１において、ＭＯＳトランジスタＱ１１，Ｑ１２が非導通状態、ＭＯＳトランジスタＱ２１，Ｑ２２が導通状態であるとき、上側スイッチング部Ｓ１には入力端Ｐ１，Ｐ２の間の直流電圧が印加される。よって、ＭＯＳトランジスタＱ１１，Ｑ１２の各々には当該直流電圧を分圧した電圧が印加される。例えばＭＯＳトランジスタＱ１１，Ｑ１２が相互に等しければ、これらのＭＯＳトランジスタＱ１１，Ｑ１２には当該直流電圧の半値が印加される。よって、このとき、上側スイッチング部Ｓ１として一つのスイッチング素子で構成するよりも、印加される電圧は低い。

しかしながら、ＭＯＳトランジスタＱ１１，Ｑ１２を同時に導通状態から非導通状態へと遷移させる制御は困難である。例えばトランジスタＱ１１，Ｑ１２のいずれもが導通状態であるときに、一方のみが導通状態から非導通状態へと切り替わると、他方には入力端Ｐ１，Ｐ２の間の直流電圧が印加される。

第２の実施の形態では、上側スイッチング部Ｓ１，Ｓ３，Ｓ５及び下側スイッチング部の少なくとも何れか一方が有する複数のスイッチング素子の各々に印加される電圧を低減する。

図７は第２の実施の形態に係るインバータの概念的な構成の一例を示している。図１に示すインバータと比較して、上側スイッチング部Ｓ１，Ｓ３，Ｓ５がそれぞれスイッチング素子Ｑ１，Ｑ３，Ｑ５を更に備え、下側スイッチング部Ｓ２，Ｓ４，Ｓ６がスイッチング素子Ｑ２，Ｑ４，Ｑ６を更に備えている。

スイッチング素子Ｑ１〜Ｑ６は例えば絶縁ゲートバイポーラトランジスタ（以下、トランジスタＱ１〜Ｑ６と呼ぶ）である。トランジスタＱ１〜Ｑ６は入力端Ｐ１側にコレクタを、入力端Ｐ２側にエミッタを向けて、それぞれ環流ダイオードＤ１〜Ｄ６と並列に接続されている。言い換えれば、トランジスタＱ１はＭＯＳトランジスタＱ１１，Ｑ１２の一組と並列に接続されている。トランジスタＱ２〜Ｑ６も同様である。

続いて、三相モータＭ１へと正の電流が流れている場合に、ＭＯＳトランジスタＱ１１，Ｑ１２が導通する状態からＭＯＳトランジスタＱ２１，Ｑ２２が導通する状態へ切り替える制御について説明する。図８，９はかかる制御を実行したときの、第１レグの時間的な変化の様子を示している。ＭＯＳトランジスタＱ１１，Ｑ１２が導通状態、トランジスタＱ１，Ｑ２、ＭＯＳトランジスタＱ２１，Ｑ２２が非導通状態である。このとき、入力端Ｐ１からＭＯＳトランジスタＱ１１，Ｑ１２を介して出力端Ｐ３へと電流が流れる。これが図８の左側の第１レグにおいて実線矢印で示されている。

次にＭＯＳトランジスタＱ１１，Ｑ１２を非導通へと切り替えるに際して、次のようなスイッチング制御方法を採用する。まず、トランジスタＱ１を導通させる。このとき、入力端Ｐ１から出力端Ｐ３へと流れる電流はトランジスタＱ１を介した経路及びＭＯＳトランジスタＱ１１，Ｑ１２を介した経路の少なくとも何れか一方を流れる。

次に、ＭＯＳトランジスタＱ１１，Ｑ１２を非導通とする。このとき、入力端Ｐ１から出力端Ｐ３へと流れる電流はトランジスタＱ１を流れる。これが図８の右側の第１レグにおいて実線矢印で示されている。トランジスタＱ１に電流が流れているので、トランジスタＱ１の両端電圧は非常に小さい。よって、トランジスタＱ１と並列接続されるＭＯＳトランジスタＱ１１，Ｑ１２の一組の両端電圧も非常に小さい。

ＭＯＳトランジスタＱ１１，Ｑ１２が導通から非導通へと遷移するタイミングがずれても、遅い方のタイミングの前後では、トランジスタＱ１に流れる電流に変化は生じない。

次に、トランジスタＱ１を非導通とする。当該非導通によって、インバータの動作は環流モードとなる。入力端Ｐ２側から環流ダイオードＤ２を介して出力端Ｐ３へと環流電流が流れる。これが図９の左側の第１レグにおいて実線矢印で示されている。

このとき、上側スイッチング部Ｓ１には入力端Ｐ１，Ｐ２の間の直流電圧が印加される。この時点においては既にＭＯＳトランジスタＱ１１，Ｑ１２は非導通となっているので、これらの各々には当該直流電圧を分圧した電圧が印加される。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２を導通させる。ＭＯＳトランジスタＱ２１，Ｑ２２が導通した時点で環流電流が流れている場合は、当該環流電流はより導通損失の低いＭＯＳトランジスタＱ２１，Ｑ２２を流れる。これが図９の右側の第１レグにおいて実線矢印で示されている。

以上のように、トランジスタＱ１に電流が流れている状態で複数のＭＯＳトランジスタＱ１１，Ｑ１２の全てを導通から非導通に切り替えることで、ＭＯＳトランジスタＱ１１，Ｑ１２の切り換えタイミングが異なっていたとしても、これらに印加される電圧を低減することができる。

また、インバータのスイッチングパターンとしては、ＭＯＳトランジスタＱ１１，Ｑ１２を導通させ、ＭＯＳトランジスタＱ１１，Ｑ１２を導通から非導通に切り替える前後を含む所定期間内にトランジスタＱ１を導通させることが望ましい。これによって、ＭＯＳトランジスタＱ１１，Ｑ１２を導通から非導通へと切り換える前後でトランジスタＱ１に電流が流れるものの、定常的には導通損失のより低いＭＯＳトランジスタＱ１１，Ｑ１２に電流が流れる。よって、上側スイッチング部Ｓ１としてＩＧＢＴを採用したインバータに比べて効率を向上することができる。

続いて、三相モータＭ１に負の電流が流れている場合に、ＭＯＳトランジスタＱ２１，Ｑ２２が導通する状態からＭＯＳトランジスタＱ１１，Ｑ１２が導通する状態へと切り替える制御について説明する。図１０，１１はかかる制御を実行したときの、第１レグの時間的な変化の様子を示している。ＭＯＳトランジスタＱ２１，Ｑ２２が導通状態、トランジスタＱ１，Ｑ２、ＭＯＳトランジスタＱ１１，Ｑ１２が非導通状態である。このとき、出力端Ｐ３からＭＯＳトランジスタＱ２１，Ｑ２２を介して入力端Ｐ２側へと電流が流れる。これが図１０の左側の第１レグにおいて実線矢印で示されている。

次にＭＯＳトランジスタＱ２１，Ｑ２２を非導通へと切り替えるに際して、次のようなスイッチング制御方法を採用する。まず、トランジスタＱ２を導通させる。このとき、出力端Ｐ３から入力端Ｐ２へと流れる電流はトランジスタＱ２を介した経路及びＭＯＳトランジスタＱ２１，Ｑ２２を介した経路の少なくとも何れか一方を流れる。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２を非導通とする。このとき、出力端Ｐ３から入力端Ｐ２へと流れる電流はトランジスタＱ２を流れる。これが図１０の右側の第１レグにおいて実線矢印で示されている。トランジスタＱ２に電流が流れているので、トランジスタＱ２の両端電圧は非常に小さい。よって、トランジスタＱ２と並列接続されるＭＯＳトランジスタＱ２１，Ｑ２２の一組の両端電圧も非常に小さい。

ＭＯＳトランジスタＱ２１，Ｑ２２が導通から非導通へと遷移するタイミングがずれても、遅いほうのタイミングの前後では、トランジスタＱ２に流れる電流に変化は生じない。

次に、トランジスタＱ２を非導通とする。当該非導通によって、インバータの動作は環流モードとなる。出力端Ｐ３から環流ダイオードＤ１を介して入力端Ｐ１側へと環流電流が流れる。これが図１１の左側の第１レグにおいて実線矢印で示されている。

このとき、下側スイッチング部Ｓ２には入力端Ｐ１，Ｐ２の間の直流電圧が印加される。この時点においては既にＭＯＳトランジスタＱ２１，Ｑ２２は非導通となっているので、これらの各々には当該直流電圧を分圧した電圧が印加される。

次に、ＭＯＳトランジスタＱ１１，Ｑ１２を順次に導通させる。ＭＯＳトランジスタＱ１１，Ｑ１２が導通した時点で環流電流が流れている場合は、当該環流電流はより導通損失の低いＭＯＳトランジスタＱ１１，Ｑ１２を流れる。これが図１１の右側の第１レグにおいて実線矢印で示されている。

以上のように、トランジスタＱ２に電流が流れている状態で複数のＭＯＳトランジスタＱ２１，Ｑ２２の全てを導通から非導通に切り替えることで、ＭＯＳトランジスタＱ２１，Ｑ２２の切り換えタイミングが異なっていたとしても、これらに印加される電圧を低減することができる。

また、定常的にはトランジスタＱ２より導通損失の低いＭＯＳトランジスタＱ２１，Ｑ２２を導通させるので、下側スイッチング部Ｓ２としてＩＧＢＴを採用したインバータに比べて効率を向上することができる。

また、トランジスタＱ１，Ｑ２は、ＭＯＳトランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２が導通から非導通に切り替わる前後を含む所定期間内で導通し、その所定期間は短くてよい。そして、例えばＩＧＢＴは、１ｍｓ程度の期間であれば、定格電流の倍程度の電流を自身に流すことができることが知られている。よって、１ｍｓ以内に、ＭＯＳトランジスタＱ１１，Ｑ１２の両方、及びＭＯＳトランジスタＱ２１，Ｑ２２の両方を、それぞれ導通から非導通に切り替えることで、トランジスタＱ１，Ｑ２として半分以下の電流容量を有するＩＧＢＴを採用できる。これは、数ｋＨｚ（≧１ｋＨｚ）のキャリヤ周波数を用いる一般的なインバータで十分に実現可能である。

第３の実施の形態．
環流電流がどの程度の期間に渡って流れるのかは、そのとき三相モータＭ１に流れていた電流などに依存する。よって、例えば図９の左側の第１レグで示した状態においてＭＯＳトランジスタＱ２１，Ｑ２２を非導通から導通へと切り替える時点では、環流ダイオードＤ２に環流電流が流れていない場合がある。このとき、ＭＯＳトランジスタＱ２１，Ｑ２２の一方のみを導通させると、他方には三相モータＭ１を介して入力端Ｐ１，Ｐ２の間の直流電圧が印加される場合がある（例えばＭＯＳトランジスタＱ３１，Ｑ３２が導通状態で、ＭＯＳトランジスタＱ４１，Ｑ４２が非導通状態である場合）。

第３の実施の形態では、例えば環流ダイオードＤ２に環流電流が流れていない状態であっても、ＭＯＳトランジスタＱ２１，Ｑ２２の各々に印加される電圧を低減する。

第３の実施の形態にかかるインバータの概念的な構成は第２の実施の形態にかかるインバータと同一である。但し、インバータのスイッチング制御方法が相違する。

まず、三相モータＭ１に正の電流が流れている場合に、ＭＯＳトランジスタＱ１１，Ｑ１２が導通する状態からＭＯＳトランジスタＱ２１，Ｑ２２が導通する状態へ切り替える制御において、第２の実施の形態と異なる点について説明する。例えば図９の左側の第１レグで示された状態（即ちＭＯＳトランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２及びトランジスタＱ１，Ｑ２が非導通である状態）において、還流電流がゼロであり、かつ下側スイッチング部Ｓ２には三相モータＭ１を介して入力端Ｐ１，Ｐ２の間の直流電圧が印加される場合を想定する。このような場合にはトランジスタＱ２を導通させて、三相モータＭ１から出力端Ｐ３を介して入力端Ｐ２側へと向かってトランジスタＱ２に電流を流す。

このとき、出力端Ｐ３から入力端Ｐ２へと流れる電流はトランジスタＱ２を流れるので、トランジスタＱ２の両端電圧は非常に小さい。よって、これと並列に接続されるＭＯＳトランジスタＱ２１，Ｑ２２の一組の両端電圧も非常に小さい。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２の両方を導通させた上で、トランジスタＱ２を非導通とする。ＭＯＳトランジスタＱ２１，Ｑ２２が非導通から導通へと遷移するタイミングがずれても、当該タイミングはトランジスタＱ２が導通している期間中にある。そしてトランジスタＱ２が非導通となることによって、ＭＯＳトランジスタＱ２１，Ｑ２２を介して出力端Ｐ３から入力端Ｐ２へと電流が流れる。

以上のように、トランジスタＱ２に電流が流れている状態で、ＭＯＳトランジスタＱ２１，Ｑ２２を非導通から導通に切り替えているので、たとえＭＯＳトランジスタＱ２１，Ｑ２２を切り替えるときに環流電流が流れていなくても、ＭＯＳトランジスタＱ２１，Ｑ２２の各々に印加される電圧を低減することができる。

また、図９の左側の第１レグで示された状態で還流電流がゼロになり、かつ下側スイッチング部Ｓ２に入力端Ｐ１，Ｐ２の直流電圧が印加された場合、還流電流がゼロになった時点から、複数のＭＯＳトランジスタＱ２１，Ｑ２２若しくはトランジスタＱ２導通するまでの期間は、電流が流れない。複数のＭＯＳトランジスタＱ２１，Ｑ２２の両方を導通させるよりも、一つのトランジスタＱ１を導通させる方が、その切り換え時間が短いので、出力端Ｐ３から入力端Ｐ２へと電流が流せない期間を低減できる。

続いて、三相モータＭ１に負の電流が流れている場合に、ＭＯＳトランジスタＱ２１，Ｑ２２が導通する状態からＭＯＳトランジスタＱ１１，Ｑ１２が導通する状態へ切り替える制御において、第２の実施の形態と異なる点について説明する。例えば図１１の左側の第１レグで示される状態において、トランジスタＱ１に電流が流れている状態で、ＭＯＳトランジスタＱ１１，Ｑ１２を非導通から導通へと切り替える。このときも、ＭＯＳトランジスタＱ１１，Ｑ１２の各々に印加される電圧を低減できる。

よって、インバータの制御を通じて、複数のＭＯＳトランジスタの各々に印加される電圧を低減できる。従って、耐圧の低いＭＯＳトランジスタを採用することができ、製造コストを低減できる。また耐圧が低いほどＭＯＳトランジスタの導通損失は低いので、インバータの効率を向上できる。

なお、トランジスタＱ１，Ｑ２は、ＭＯＳトランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２が導通から非導通に切り替わる前後を含む所定期間内で導通されることが望ましい。これによって奏する効果は第３の実施の形態で述べたとおりである。

第４の実施の形態．
第２又は第３の実施の形態で説明したインバータの変形例を説明する。図１２はかかるインバータの概念的な構成の一例を示している。図７に示すインバータと比較して、上側スイッチング部Ｓ１，Ｓ３，Ｓ５がＭＯＳトランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２を備えていない。

続いて、三相モータＭ１に正の電流が流れている場合に、ＭＯＳトランジスタＱ１１，Ｑ１２が導通する状態からＭＯＳトランジスタＱ２１，Ｑ２２が導通する状態へ切り替える制御について説明する。図１３はかかる制御を実行したときの、第１レグの時間的な変化の様子を示している。トランジスタＱ１が導通状態、ＭＯＳトランジスタＱ２１，Ｑ２２及びトランジスタＱ２が非導通状態であるとき、トランジスタＱ１を介して入力端Ｐ１側から出力端Ｐ３へと電流が流れる。これが図１３の左側の第１レグにおいて実線矢印で示されている。

次に、トランジスタＱ１を非導通とする。当該非導通によって、インバータの動作は環流モードとなる。このとき、入力端Ｐ２側から出力端Ｐ３へと環流ダイオードＤ２を介して環流電流が流れる。これが図１３の真ん中の第１レグにおいて実線矢印で示されている。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２を導通させる。ＭＯＳトランジスタＱ２１，Ｑ２２が導通した時点で環流電流が流れている場合は、当該環流電流はより導通損失の低いＭＯＳトランジスタＱ２１，Ｑ２２を流れる。これが図１３の右側の第１レグにおいて実線矢印で示されている。

なお、ＭＯＳトランジスタＱ２１，Ｑ２２を導通させるに際して、第３の実施の形態と同様に、トランジスタＱ２を導通させた後で、ＭＯＳトランジスタＱ２１，Ｑ２２を導通させ、その後トランジスタＱ２を非導通としてもよい。この場合、たとえＭＯＳトランジスタＱ２１，Ｑ２２を導通させるに際して環流電流が流れていなかったとしても、ＭＯＳトランジスタＱ２１，Ｑ２２の各々に印加される電圧を低減できる。

続いて、三相モータＭ１に負の電流が流れている場合に、ＭＯＳトランジスタＱ２１，Ｑ２２が導通する状態からＭＯＳトランジスタＱ１１，Ｑ１２が導通する状態へ切り替える制御について説明する。図１４はかかる制御を実行したときの、第１レグの時間的な変化の様子を示している。トランジスタＱ１，Ｑ２が非導通状態、ＭＯＳトランジスタＱ２１，Ｑ２２が導通状態であるとき、ＭＯＳトランジスタＱ２１，Ｑ２２を介して出力端Ｐ３から入力端Ｐ２側へと電流が流れる。これが図１４の左側の第１レグにおいて実線矢印で示されている。

次にＭＯＳトランジスタＱ２１，Ｑ２２を非導通とするに際して、次のようなスイッチング制御方法を採用する。まず、トランジスタＱ２を導通させる。このとき、出力端Ｐ３から入力端Ｐ２へと流れる電流はトランジスタＱ２を介した経路及びＭＯＳトランジスタＱ２１，Ｑ２２を介した経路の少なくとも何れか一方を流れる。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２を非導通とする。このとき、出力端Ｐ３から入力端Ｐ２へと流れる電流はトランジスタＱ２を流れる。これが図１４の真ん中の第１レグにおいて実線矢印で示されている。

次に、ＭＯＳトランジスタＱ２１，Ｑ２２を非導通とした後にトランジスタＱ２を非導通とする。ＭＯＳトランジスタＱ２１，Ｑ２２の非導通によって、インバータの動作は環流モードとなる。当該非導通によって、出力端Ｐ３から環流ダイオードＤ１を介して入力端Ｐ１側へと環流電流が流れる。これが図１４の右側の第１レグにおいて実線矢印で示されている。

なお、第４の実施の形態では上側スイッチング部Ｓ１，Ｓ３，Ｓ５がＭＯＳトランジスタを備えていないが、下側スイッチング部Ｓ２，Ｓ４，Ｓ６がＭＯＳトランジスタを備えていなくてもよい。第４の実施の形態にかかるインバータによれば、上側スイッチング部又は下側スイッチング部が有するスイッチング素子を低減できるので製造コストを低減できる。

第５の実施の形態．
第１乃至第４の実施の形態において、例えばＭＯＳトランジスタＱ１１，Ｑ１２が非導通状態、ＭＯＳトランジスタＱ２１，Ｑ２２が非導通状態である場合、ＭＯＳトランジスタＱ１１，Ｑ１２の各々には、入力端Ｐ１，Ｐ２の間の直流電圧を分圧した電圧が印加される。そして、ＭＯＳトランジスタＱ１１，Ｑ１２が相互に等しければ、これらのＭＯＳトランジスタＱ１１，Ｑ１２には直流電圧の半値が印加される。しかしながら、実際にはＭＯＳトランジスタＱ１１，Ｑ１２のばらつきによって、これらに印加される電圧の一方が大きくなる場合がある。

図１５は第５の実施の形態にかかるインバータが有する第１レグの概念的な構成の一例を示している。なお、第１レグのみを代表して示しているが、上側スイッチング部Ｓ３，Ｓ５、下側スイッチング部Ｓ４，Ｓ６も同様の構成を有していてもよい。また、第１及び第３の実施の形態で説明したように、上側スイッチング部及び下側スイッチング部のいずれか一方が、ＩＧＢＴと、これと並列に接続される環流ダイオードとから成る構成を有していてもよい。

図７に示すインバータと比較して、上側スイッチング部Ｓ１は分圧抵抗Ｒ１１，Ｒ１２を更に備え、下側スイッチング部Ｓ２は分圧抵抗Ｒ２１，Ｒ２２を更に備えている。

分圧抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２は、それぞれＭＯＳトランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２と並列に接続されている。分圧抵抗Ｒ１１，Ｒ１２は例えば相互に等しい抵抗値を有し、分圧抵抗Ｒ２１，Ｒ２２は相互に等しい抵抗値を有する。なお、相互に略等しい複数のＭＯＳトランジスタを製造するよりも、相互に略等しい抵抗値を有する複数の抵抗を製造するほうが容易である。

これによって、ＭＯＳトランジスタＱ１１，Ｑ１２のばらつきに起因してＭＯＳトランジスタＱ１１，Ｑ１２に印加される電圧の一方が増大することを防止できる。ＭＯＳトランジスタＱ２１，Ｑ２２についても同様である。

第１の実施の形態に係るインバータの概念的な構成の一例を示す図である。 第１レグの時間的な変化の様子を示す図である。 第１レグの時間的な変化の様子を示す図である。 第１の実施の形態に係るインバータの概念的な構成の他の一例を示す図である。 第１レグの時間的な変化の様子を示す図である。 第１レグの時間的な変化の様子を示す図である。 第２の実施の形態に係るインバータの概念的な構成の一例を示す図である。 第１レグの時間的な変化の様子を示す図である。 第１レグの時間的な変化の様子を示す図である。 第１レグの時間的な変化の様子を示す図である。 第１レグの時間的な変化の様子を示す図である。 第４の実施の形態に係るインバータの概念的な構成の一例を示す図である。 第１レグの時間的な変化の様子を示す図である。 第１レグの時間的な変化の様子を示す図である。 第５の実施の形態に係るインバータが有する第１レグの概念的な構成の一例を示す図である。

符号の説明

Ｄ１〜Ｄ６ 環流ダイオード
Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２，Ｄ３１，Ｄ３２，Ｄ４１，Ｄ４２，Ｄ５１，Ｄ５２，Ｄ６１，Ｄ６２ 寄生ダイオード
Ｐ１，Ｐ２ 入力端
Ｐ３〜Ｐ５ 出力端
Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２，Ｑ４１，Ｑ４２，Ｓ５１，Ｑ５２，Ｑ６１，Ｑ６２ ＭＯＳトランジスタ
Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２ 分圧抵抗
Ｓ１，Ｓ３，Ｓ５ 上側スイッチング部
Ｓ２，Ｓ４，Ｓ６ 下側スイッチング部

Claims (5)

1. 第１入力端（Ｐ１）及び第２入力端（Ｐ２）と、
   複数の出力端（Ｐ３〜Ｐ５）と、
   前記第１入力端と、前記複数の出力端の各々との間にそれぞれ設けられる複数の上側スイッチング部（Ｓ１，Ｓ３，Ｓ５）と、
   前記第２入力端と、前記複数の出力端の各々との間にそれぞれ設けられる複数の下側スイッチング部（Ｓ２，Ｓ４，Ｓ６）と
   を備えるインバータであって、
   前記複数の上側スイッチング部の各々及び前記複数の下側スイッチング部の各々の内の少なくとも何れか一つ（Ｓ１）は、
   各々が、前記第２入力端にアノードを、前記第１入力端にカソードを、それぞれ呈する寄生ダイオード（Ｄ１１，Ｄ１２）を有し、相互に直列に接続されて第１電流経路をなす複数のスイッチング素子（Ｑ１１，Ｑ１２）と、
   前記第１電流経路に対して並列に接続され、前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈する環流ダイオード（Ｄ１）を少なくとも一つ含む第２電流経路と、
   前記環流ダイオード（Ｄ１）と並列に接続された第２のスイッチング素子（Ｑ１）と
   を有し、
   前記第２電流経路における前記環流ダイオードの個数は、前記第１電流経路における前記スイッチング素子の個数以下であるインバータにおけるスイッチング制御方法であって、
   前記第２のスイッチング素子（Ｑ１）を導通させたうえで、前記複数のスイッチング素子の全てを導通から非導通へ切り替える、インバータにおけるスイッチング制御方法。
2. 前記第２のスイッチング素子（Ｑ１）を導通させたうえで、前記複数のスイッチング素子（Ｑ１１，Ｑ１２）の全てを非導通から導通へ切り替える、請求項１に記載のインバータにおけるスイッチング制御方法。
3. 前記複数のスイッチング素子（Ｑ１１，Ｑ１２）はＭＯＳ電界効果トランジスタである、請求項１又は２に記載のインバータにおけるスイッチング制御方法。
4. 前記複数のスイッチング素子（Ｑ１１，Ｑ１２）とそれぞれ並列に接続される複数の分圧抵抗（Ｒ１１，Ｒ１２）を更に備える、請求項１乃至３のいずれか一つに記載のインバータにおけるスイッチング制御方法。
5. 前記第２のスイッチング素子（Ｑ１）は、前記複数のスイッチング素子（Ｑ１１，Ｑ１２）の全てが導通から非導通に切り替わる前後を含む第１所定期間、及び前記複数のスイッチング素子の全てが非導通から導通に切り替わる前後を含む第２所定期間のみ導通する、請求項２に記載のインバータにおけるスイッチング制御方法。

Images