JP5260979B2 - 撮像システム、信号処理回路、及び信号処理方法 - Google Patents

Description

本発明は、撮像システム、信号処理回路、及び信号処理方法に関する。

光電変換素子を含む画素を１次元もしくは２次元に配列した撮像装置は、デジタルカメラ、ビデオカメラ、複写機、ファクシミリなどの撮像システムに数多く搭載されている。撮像装置には、例えば、ＣＣＤ型や、画素領域内に増幅素子を有する増幅型撮像装置がある。

近年、撮像装置は多画素化の傾向にあり、１画素の面積の縮小にともない光電変換素子の面積も縮小させる傾向にある。光電変換素子の面積が小さくなるということは、１画素あたりに入射する光量が小さくなることを意味する。増幅型撮像装置のように画素内に複数の素子を有する場合には、画素内の光電変換素子の占める面積が小さいため、更に入射光量は小さくなる傾向にある。

これを解決するために、隣接する複数の画素（光電変換素子）の電気的な機能が共通化された撮像装置が提案されている（特許文献１参照）。この場合、光電変換素子周辺の素子配置の関係は隣接する各画素によって異なる場合がある。

ところで、撮像装置には欠陥画素が存在する場合があり、そのような画素からは通常の信号とは大きく異なる信号（異常信号）が出力される。このような異常信号に対して、それを補正する方法が多数提案されている。

例えば、複数の光電変換素子で増幅素子を共有する構成における欠陥画素の補正方法が特許文献２に提案されている。図１７に示すように光電変換素子として機能するａ１１、ａ１２、ａ２１、ａ２２の４つのフォトダイオードで増幅素子ＭＳＦが共通にもうけられた構成が示されている。そして、いずれかが欠陥画素であった場合に、それを補間した後に信号の加算を行なう構成が示されている。

また、撮像装置の読み出し回路に依存した縦筋上のノイズが発生する場合がある。これに対し、読み出し用トランジスタの行方向のばらつきを反映した固定パターンノイズ成分を検出するため、フォトダイオードが省略された非有効画素をダミーラインとして用い、固定パターンノイズ成分をキャンセルする技術が知られている（特許文献３参照）。
特開平１０−２５６５２１号公報 特開２００１−０４５３８２号公報 特開２００５−１７６０６１号公報

特許文献１に開示された構成において、欠陥画素の信号補正をする場合に、一般的に行なわれているような、単に近接する画素の信号を用いて信号の補正を行なうと、暗電流差の影響を受ける場合がある。

これは、画素構造の違いにより、信号に対する暗電流の影響が異なるためである。この暗電流の影響が大きい場合には適切な信号補正を行なうことができない。

また、特許文献２においても、近接する画素で信号の補間を行なった後、加算を行なう方法が開示されているが、信号の補間の際に、画素構造の違いによる暗電流のばらつきは考慮されていない。

特に、黒基準信号を出力するためのオプティカルブラック領域（ＯＢ領域）における信号補正に関しては、画像信号を形成するための有効領域の信号補正以上に暗電流のばらつきの及ぼす影響は大きい。

また、特許文献３において、縦筋状に発生する固定パターンノイズをキャンセルする技術が公開されているが、異なる画素構造を有する複数の画素を含む撮像装置における画素構造に起因する固定パターンノイズについては考慮されていない。

本発明の第１の目的は、画素ごとの暗電流のばらつきがある場合においても良好な信号補正を行なうことにある。

本発明の第２の目的は、異なる画素構造を有する複数の画素を含む撮像装置の、画素を構成する回路や、読み出し回路などの電気特性上のアンバランスに起因して発生する固定パターンノイズを、精度良くキャンセルすることにある。

本発明の第１側面に係る撮像システムは、暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を備え、前記オプティカルブラック領域は、複数の画素ブロックを有し、前記複数の画素ブロックのそれぞれは、画素内に含まれる同一機能を有する１以上の素子の相対位置が互いに異なる複数の画素を含み、前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する１以上の素子の相対位置が前記欠陥画素と等しい画素から出力された信号に基づいて補正することを特徴とする。

本発明の第２側面に係る撮像システムは、暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を備え、前記オプティカルブラック領域は、複数の画素ブロックを有し、前記複数の画素ブロックのそれぞれは、画素内に含まれる同一機能を有する複数のトランジスタの相対位置が互いに異なる複数の画素を含み、前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する複数のトランジスタの相対位置が前記欠陥画素と等しい画素から出力された信号に基づいて補正することを特徴とする。

本発明の第３側面に係る撮像システムは、暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を備え、前記オプティカルブラック領域は、複数の画素ブロックを有し、前記複数の画素ブロックのそれぞれは、画素構造が互いに異なる複数の画素を含み、前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素構造が前記欠陥画素と等しい画素から出力された信号に基づいて補正する
ことを特徴とする。

本発明の第４側面に係る信号処理回路は、暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を有する信号処理回路であって、前記オプティカルブラック領域は、複数の画素ブロックを有し、前記複数の画素ブロックのそれぞれは、画素内に含まれる同一機能を有する１以上の素子の相対位置が互いに異なる複数の画素を含み、前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する１以上の素子の相対位置が前記欠陥画素と等しい画素から出力された信号に基づいて補正することを特徴とする。

本発明の第５側面に係る信号処理回路は、暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を有する信号処理回路であって、前記オプティカルブラック領域は、複数の画素ブロックを有し、前記複数の画素ブロックのそれぞれは、画素構造が互いに異なる複数の画素を含み、前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素構造が前記欠陥画素と等しい画素から出力された信号に基づいて補正することを特徴とする。

本発明の第６側面に係る撮像装置の信号処理方法は、暗時の基準信号を出力するための複数の画素であって画素内に含まれ同一機能を有する１以上の素子の相対位置が互いに異なる複数の画素をそれぞれ含む複数の画素ブロックを有するオプティカルブラック領域における欠陥画素から出力された信号を補正するための信号処理方法であって、対象とする画素から出力された信号が異常出力であるか正常出力であるかを判定する第１のステップと、前記第１のステップで前記対象とする画素から出力された信号が正常出力であると判定された場合、前記対象とする画素から出力された信号と、正常画素のアドレスとしての前記対象とする画素のアドレスとを記録する第２のステップと、前記第１のステップで前記対象とする画素から出力された信号が異常出力であると判定された場合、欠陥画素のアドレスとしての前記対象とする画素のアドレスを判定する第３のステップと、前記第２のステップで得られた正常画素のアドレスと前記第３のステップで得られた欠陥画素のアドレスとを基に、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する１以上の素子の相対位置が前記欠陥画素と等しい画素から出力された信号に基づいて補正する第４のステップとを含むことを特徴とする。

本発明の第７側面に係る撮像装置の信号処理方法は、暗時の基準信号を出力するための複数の画素であって画素構造が互いに異なる複数の画素をそれぞれ含む複数の画素ブロックを有するオプティカルブラック領域における欠陥画素から出力された信号を補正するための信号処理方法であって、対象とする画素から出力された信号が異常出力であるか正常出力であるかを判定する第１のステップと、前記第１のステップで前記対象とする画素から出力された信号が正常出力であると判定された場合、前記対象とする画素から出力された信号と、正常画素のアドレスとしての前記対象とする画素のアドレスとを記録する第２のステップと、前記第１のステップで前記対象とする画素から出力された信号が異常出力であると判定された場合、欠陥画素のアドレスとしての前記対象とする画素のアドレスを判定する第３のステップと、前記第２のステップで得られた正常画素のアドレスと前記第３のステップで得られた欠陥画素のアドレスとを基に、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素構造が前記欠陥画素と等しい画素から出力された信号に基づいて補正する第４のステップとを含むことを特徴とする。

本発明の第８側面に係る撮像システムは、有効領域における光電変換素子を含む有効画素から出力された信号を、非有効領域における光電変換素子を含まない非有効画素から出力された信号に基づいて補正する信号補正部を備え、前記有効領域は、複数の有効画素ブロックを有し、前記複数の有効画素ブロックのそれぞれは、画素内に含まれ光電変換素子以外の同一機能を有する１以上の素子の相対位置が互いに異なる複数の有効画素を含み、前記非有効領域は、複数の非有効画素ブロックを有し、前記複数の非有効画素ブロックのそれぞれは、画素内に含まれ光電変換素子以外の同一機能を有する１以上の素子の相対位置が互いに異なる複数の非有効画素を含み、前記信号補正部は、前記有効領域の有効画素から出力された信号を、前記非有効領域における非有効画素であって画素内に含まれ光電変換素子以外の同一機能を有する１以上の素子の相対位置が前記有効画素と等しい画素から出力された信号に基づいて補正することを特徴とする。

本発明によれば、画素ごとの暗電流のばらつきがある場合においても良好な信号補正を行なうことができる。

さらに、本発明によれば、異なる画素構造を有する複数の画素を含む撮像装置の、画素を構成する回路や、読み出し回路などの電気特性上のアンバランスに起因して発生する固定パターンノイズを、精度良くキャンセルすることができる。

本発明は、撮像装置において欠陥画素の信号処理に関するものであり、特に、画素構造が異なる複数の画素を含むオプティカルブラック領域を有する撮像システムにおける信号補正に関するものである。

本発明における用語の定義を行なう。オプティカルブラック領域は、それぞれ、複数の画素ブロックを有する。画素ブロックとは、画素内に含まれ同一機能を有する１以上の素子（例えば、光電変換素子、転送ゲートを含む転送用トランジスタなど）の相対位置が互いに異なる複数の画素により構成された単位を指す。画素とは、画像を構成する最小単位を指し、少なくとも光電変換素子（例えば、フォトダイオード）を含む。

ここで、各画素ブロックに含まれる複数の画素は、増幅素子（例えば、増幅用トランジスタ）等が共通化されていても良いし、増幅素子等がそれぞれ個別に設けられていても良い。

前者の場合、各画素ブロックの各画素は、光電変換素子に加えて転送用トランジスタを含んでも良い。このとき、各画素ブロックは、例えば、複数の画素に共通化された増幅素子と画素内に含まれる転送用トランジスタとの相対的な位置関係が互いに異なる複数の画素により構成される単位であっても良い。あるいは、このとき、各画素ブロックは、例えば、画素内に含まれる光電変換素子と転送用トランジスタとの相対的な位置関係が互いに異なる複数の画素により構成される単位であっても良い。

一方、後者の場合、各画素ブロックの各画素は、光電変換素子に加えて転送用トランジスタを含んでも良いし、光電変換素子に加えて転送用トランジスタ及び増幅素子等を含んでも良い。この増幅素子等は、増幅用トランジスタを含み、さらにリセット用トランジスタや選択用トランジスタなどをさらに含んでも良い。このとき、各画素ブロックは、例えば、画素内に含まれる光電変換素子と他の素子との相対的な位置関係が互いに異なる複数の画素により構成される単位であっても良い。

また、オプティカルブラック領域は、それぞれ、複数の画素ユニットを有する。画素ユニットとは、画素内に含まれ同一機能を有する１以上の素子（例えば、光電変換素子、転送用トランジスタなど）の相対位置が等しい複数の画素により構成された単位を指す。

そして、撮像装置は、オプティカルブラック領域における欠陥画素からの信号を正常画素からの信号に基づいて補正する信号補正部を有している。この信号補正部は、欠陥画素からの信号を当該欠陥画素が含まれる画素ブロックとは異なる他の画素ブロック内の正常画素であって、画素内に含まれる１以上の素子の相対的な位置関係が欠陥画素と等しい画素からの信号に基づいて補正する。

このような構成によれば、オプティカルブラック領域に欠陥画素が存在した場合においても、欠陥画素の補正時に暗電流のばらつきによる影響を低減することが可能となる。

ここで、画素内に含まれる１以上の素子の相対的な位置関係が異なる画素における暗電流のばらつきに関して説明する。画素内に含まれる１以上の素子の相対的な位置関係が異なると信号に対する暗電流の影響が異なる。例えば、素子分離領域の周辺や、半導体基板の表面は結晶欠陥が多く存在し、暗電流の発生源となりやすい。これらの結晶欠陥と、信号に影響を与える信号電荷のチャネルとの相対的な配置関係により暗電流が異なる。

つまり１以上の素子の相対的な位置関係が異なることにより、暗電流の発生源となる結晶欠陥の数と各素子との相対的な位置関係が異なることになり、暗電流がばらつく。

したがって異常画素からの信号の補正に、たとえ異常画素に近接している画素でも暗電流の信号への影響の異なる画素の信号を用いて補正を行なった場合には、暗電流ばらつきの影響を受け、正確な信号補正ができない場合がある。

これに対して、本発明の構成によれば、暗電流の影響が低減された良好な信号補正を行なうことが可能となる。特に、暗電流の影響が信号に大きく現れるような信号の補正に用いると効果が大きい。オプティカルブラック領域（ＯＢ領域）の欠陥画素の補正に適用すると、もともとの信号が小さく、暗電流の信号に及ぼす影響が大きいため効果が大きくなる。

次に、図面を用いて、本発明を具体的に説明する。図１に本発明を説明するための画素レイアウトの概念図を示す。Ａ行の画素、Ｂ行の画素、Ｃ行の画素、Ｄ行の画素はそれぞれ画素に含まれる素子の相対的な位置関係が異なり、これらの画素行が繰り返し配置されている。Ａ行、Ｂ行、Ｃ行、Ｄ行の各行に含まれ、同一列に配される複数の画素により１画素ブロックが構成される。

この構成において、例えばＢ２行のＢ２２が欠陥画素の場合には、異なる画素ブロックで相対的な位置関係の等しい、Ｂ１行に含まれるＢ１２の信号を用いて補正を行なう。これにより、相対的な位置関係が異なることに起因する暗電流のばらつきの影響が低減された信号補正を行なうことが可能となる。

以下、具体的に実施例をあげて本発明を説明するが、これら実施例に限定されるものではなく、上述した本発明の特徴の範囲内で適宜変更、組み合わせることは可能である。
（実施例１）
本実施例では、４つの転送ゲートで増幅素子を共通化した構成を示している。４つの転送ゲートからの電荷に基づいて、共通の増幅素子として機能する増幅用トランジスタのゲートの電位を変化させる構成となっている。

更に、本実施例においては、リセット用トランジスタ、画素選択用トランジスタが複数の（転送ゲートを含む）転送用トランジスタに共通に設けられている。図２に等価回路図、図３に画素のレイアウト図、図４に図３のＸ−Ｘ’断面の概略図を示す。特定の画素を抜き出しているが、行方向、列方向に更に多数の画素が配されていてもよい。

まず、左上の画素ブロック（図１に示すＡ１１〜Ｄ１１）の回路構成を、図２を用いて説明する。なお、他の画素ブロックも、左上の画素ブロックと同様である。

ＤＡ１１〜ＤＤ１１は、有効領域の光電変換素子と同様の構成を有しているフォトダイオードである。場合によっては、信号電荷と同導電型の領域（電子の場合にはＮ型領域を設けてない場合もある）を配さなくてもよい。ＭＴＸＡ１１〜ＭＴＸＤ１１は、電荷を増幅用トランジスタの入力部に転送するための転送用トランジスタである。増幅用トランジスタの入力部としては、半導体基板に配された信号電荷と同導電型の半導体領域を用いることができる。ＭＲＥＳ１１は、少なくとも増幅用トランジスタの入力部の電位を基準電位に設定するためのリセット用トランジスタである。ＭＳＦ１１は、信号電荷を増幅するための増幅用トランジスタである。ＭＳＥＬ１１は、増幅された信号を選択的に読み出すための選択用トランジスタである。

ＰＴＸ＿Ａ１〜Ｄ１が各転送用ゲートの制御電極にパルスを印加するための制御線、ＰＲＥＳ１、ＰＳＥＬ１がそれぞれリセット用トランジスタ、選択用トランジスタの制御電極にパルスを印加するための制御線である。

（転送ゲートを含む）転送用トランジスタＭＴＸＡ１１〜ＭＴＸＤ１１を含む４画素で１つの画素ブロックを構成しており、ＭＳＦ１１、ＭＲＥＳ１１、ＭＳＥＬ１１を共通に有している。このような画素ブロックが行列方向に複数配されている。そして、列方向に繰り返し配置された各画素ブロック内の転送用ゲートＭＴＸは共通の制御線で制御される。ＤＢ、ＤＣ、ＤＤに対応する転送用ゲートも同様に共通の制御線で制御される。

次に、左上の画素ブロック（図１に示すＡ１１〜Ｄ１１）のレイアウト構成を、図３を用いて説明する。なお、他の画素ブロックも、左上の画素ブロックと同様である。

図３において、斜め線でハッチングされている領域は、光電変換素子ＤＡ１１〜ＤＤ１１に対応する拡散領域を示す。縦線と横線とでハッチングされている領域は、トランジスタＭＴＸＡ１１〜ＭＴＸＤ１１，ＭＳＦ１１，ＭＲＥＳ１１，ＭＳＥＬ１１の電極領域となる半導体領域である。また、ドットでハッチングされている領域は、トランジスタＭＴＸＡ１１〜ＭＴＸＤ１１，ＭＳＦ１１，ＭＲＥＳ１１，ＭＳＥＬ１１のゲート電極である。黒塗りされている領域は、上層の配線とのコンタクト領域である。それ以外の領域は、基本的に素子分離領域となる。

ここで、水平方向、垂直方向の線で区画化された領域をそれぞれの画素に対応する領域とすると、各画素行Ａ、Ｂ、Ｃ、Ｄは、画素内に含まれる複数の素子の相対的な位置関係が異なる。

本実施例において、画素を構成する複数の素子は、転送用トランジスタＭＴＸ、増幅用トランジスタＭＳＦ、リセット用トランジスタＭＲＥＳ、選択用トランジスタＭＳＥＬである。転送用トランジスタは、電荷を独立に増幅用トランジスタの入力部に転送可能なように複数の画素において同一の位置関係にある。

図４に、素子断面の概念図を示す。４０１はＰ型の半導体領域、４０２は信号電荷を蓄積するためのＮ型の半導体領域、４０３は暗電流を低減するためのＰ型の半導体領域である。４０１，４０２,４０３は、有効領域の光電変換素子に対応するダイオードを構成する。場合によっては、４０２は有効領域の対応する領域に比べて体積が小さい、もしくは形成しなくてもよい。

４０４は、４０２で電荷を転送するための（転送用トランジスタのゲート電極である）転送用ゲートである。４０５は、電荷が転送され、増幅用トランジスタの入力部として機能するＮ型の半導体領域（フローティングディフュージョン領域）である。４０６は、隣接する素子間を分離するための素子分離領域である。４０２，４０４，４０５は、例えば、転送用トランジスタＭＴＸＡ１１を構成する。

なお、図４の構成と導電型を逆とし、信号電荷としてホールを扱う構成であってもよい。

各画素を構成する複数のトランジスタの相対的な位置関係、及び複数のトランジスタと素子分離領域等の相対的な位置関係はＤＡ、ＤＢ、ＤＣ、ＤＤで大きく異なっている。

つまり、複数の転送ゲートで画素内の特定の素子を共通化した画素ブロックで、画素内に含まれる複数の素子の相対的な位置関係の異なる４つの画素を有している。暗電流の影響を受けやすいのは、電荷が蓄積される領域及び電荷の移動路となるチャネルである。

図５に、暗時出力の画素構造依存性の一例を示す。オプティカルブラック領域においては、基本的に光電変換による電荷は存在しない。したがって、図５の暗時出力のばらつきは画素に含まれる複数の素子の相対的な位置関係の違いによる暗電流のばらつきの影響が大きい。Ａ、Ｂ、Ｃ、Ｄの各画素で出力を比較すると、大きく異なることがわかる。

画素内に含まれる複数の素子の相対的な位置関係を考慮せず、隣接する相対的な位置関係の異なる画素の信号を用いて欠陥画素の補正を行うと、暗時出力の異なる画素の信号を使用することになり、良好な補正結果を得ることができない。それに対して近接していない画素であっても、画素内に含まれ同一機能を有する複数の素子の相対位置が欠陥画素と等しい画素の信号を用いて補正することによって、暗電流のばらつきの影響を低減させることが可能となる。

本実施例においては、欠陥画素が含まれる画素ブロックとは異なる他の画素ブロック内の正常画素であって画素に含まれる複数の素子の相対的な位置関係が欠陥画素と等しい画素からの信号に基づいて補正する。具体的には、Ａ２１の画素において異常信号が出力された場合には、Ａ１１の画素の信号を用いて補正を行なうことによって、暗電流のばらつきの影響が低減された補正を行なうことが可能となる。

図６に本実施例の撮像システムのブロック図を示す。欠陥画素などによる異常信号を検出して異なる画素の信号を用いて補正を行なうためのフローを説明する。撮像システムは、次の構成要素を備える。

２は、画像信号を出力するための画像信号形成部として機能する撮像装置である。３は、撮像装置２から出力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換部である。４は、信号補正部である。５は、欠陥補正された後に信号処理を行なう第１の信号処理部である。

具体的なフローに関して図７を用いて説明する。

まず、信号補正部４は、対象とする画素からの信号が異常出力であるか正常出力であるかを判定する（第１のステップＳ１）。次に、信号補正部４は、信号が正常出力である場合に、正常出力画素の信号と、正常出力画素のアドレス情報（画素群情報）とを記録する（第２のステップＳ２）。そして、信号補正部４は、正常出力画素の信号をそのまま第１の信号処理部５へ出力する（ステップＳ３）。

一方、信号補正部４は、信号が異常出力である場合に、異常出力画素のアドレス情報（画素群情報）を判定する（第３のステップＳ４）。次に、信号補正部４は、第３のステップＳ４の判定結果に応じて、第２のステップＳ２によって得たアドレス情報（画素群情報）を基に、メモリを参照して対応する画素群の信号を選択する（ステップＳ５）。信号補正部４は、その対応する画素群の信号を用いて、異常出力画素の信号を補正する（第４のステップＳ６）。信号補正部４は、異常出力画素の信号と、異常出力画素のアドレス情報（画素群情報）とを記録する（ステップＳ７）。そして、信号補正部４は、異常出力画素の信号を第１の信号処理部５へ出力する。ここで、アドレス情報（画素群情報）は、少なくとも画素構造に関連する情報が記録されていれば良い。

図６に示す信号補正部４に関して更に詳細に説明する。信号補正部４は、入力された信号が、欠陥画素等により異常信号として出力されたものであるかどうかを検出するための欠陥画素検出部４ａを有している。検出する方法としては、例えば、差動回路で基準値と画素から出力された信号とを比較して、この比較結果により欠陥画素の検出を行なう。欠陥画素検出部４ａにおいて画素欠陥があると判定された場合には、次段の第２の信号処理部４ｂにおいて信号の補正を行なう。欠陥画素検出部４ａにおいて正常な信号であると判断された場合に、欠陥画素検出部４ａから出力された信号は、第２の信号処理部４ｂに送られず、第１の信号処理部５に送られる。この際に同時に、信号と画素のアドレス情報とをメモリ４ｃに蓄積する。メモリに蓄積された信号は、その後に他の画素から異常信号が出力された際の信号の補正に用いる。

メモリでは、記録された信号のアドレス情報により、その信号がどの画素構造を有する画素からの出力なのかを判別可能なように記録されている。

これら一連の制御は、不図示のＣＰＵにより、信号補正の際に異常信号が出力された画素と等しい画素構造を有する画素からの信号を用いるように、メモリ、信号処理部に対して行われる。

また、信号補正の方法は、そのまま画素信号を置換することによって信号の補間を行なってもよいし、置換する画素の信号を補正した後に置換してもよい。

このように、本実施例の構成によれば、画素構造が異なる画素を複数有している撮像システムにおいて、暗電流のばらつきの影響が低減された信号補正を行なうことが可能となる。すなわち、異なる画素構造を有する複数の画素を含むオプティカルブラック領域を有する撮像システムにおいて、信号の補正時に暗電流のばらつきの影響を低減して良好な信号補正を行なうことができる。
（実施例２）
本実施例では、黒基準信号（暗時の基準信号）を出力するためのオプティカルブラック画素に関する信号補正の方法を説明する。撮像装置の画素配置を図８に示す。

図８において、１は、各画素を示している。１０は、第１のＯＢ領域（垂直ＯＢ領域）である。１１は、第２のＯＢ領域（水平ＯＢ領域）である。１２は、オプティカルブラック領域１０，１１に隣接した有効領域である。これらＯＢ領域を用いて黒基準信号を生成し、暗電流の補正を行なう。垂直方向に暗電流などの影響による暗時出力の分布（垂直シェーディング）が存在する場合に、水平ＯＢの信号を用いて補正を行なうことにより、このシェーディングを低減させることが可能となる。また、水平方向に暗電流などの影響による暗時出力の分布（水平シェーディング）が存在する場合に垂直ＯＢ領域１０を用いて補正を行なうことが可能である。

図９に撮像装置のブロック図を示す。実施例１と異なる点は、画素の信号をメモリに記録するまえに、複数の画素（画素ユニットの少なくとも一部に含まれる画素群）からの信号を平均化している点である。平均化する信号は、正常な画素からの信号か、もしくは正常な画素からの信号と異常信号が補正された後の信号とである。そして、メモリに記録する際には平均化された複数の画素がどの画素列の信号であるかというアドレス情報を同時に記録する。

本実施例においては、水平ＯＢ領域において欠陥画素ＦＰ１が存在した場合について説明する。図１０に、図８の水平ＯＢ領域１１の拡大図を示す。具体的な画素レイアウトとしては実施例１と同様の構成を用いることができる。図１０において、Ｂ２行の画素ユニットＡＲ_Ｂ２にて欠陥画素ＦＰ１が検出された場合に、Ｂ１行の画素ユニットＡＲ_Ｂ１に含まれる画素群（例えば、全ての画素）の信号の平均値を用いて、信号の補正を行なう。メモリには、画素群からの平均信号と、画素群がどの画素行に配されていたかが記録されている。したがって、信号補正する際にはそのアドレス情報を元に、不図示のＣＰＵからの指示により、メモリ、第２の信号補正部４ｂが補正を行なう。

本実施例においては、画素ユニットの少なくとも一部に含まれる画素群からの信号を平均化してメモリに記録しているため、実施例１の構成に比べて、更にメモリの構成を簡易にすることが可能となる。
（実施例３）
本実施例は、垂直ＯＢ領域１０において画素欠陥が生じた際の信号補正方法に関するものである。本実施例においても、図９の撮像装置のブロック図を用いることができる。

図１１に図８の垂直ＯＢ領域１１の拡大図を示す。実施例２と同様に、画素レイアウトは実施例１の構成を用いることができる。

本実施例においては、画素行を更に水平方向に複数の領域（ブロック１、ブロック２、・・・）に分割し、各領域内の複数の画素からの信号を平均化してメモリに記録する。同時に、画素行と分割された領域のアドレス情報とを記録する。

図９の平均化処理部４ｄにおいて、水平方向に分割された領域内の複数の画素からの信号を加算後、平均値を算出し、アドレス情報とともにメモリ４ｃに記録する。メモリ４ｃには各水平方向に分割された領域の平均信号が、画素行毎に記録される。欠陥画素検出手段４ａにおいて欠陥画素と判定された画素信号は、第２の信号処理部４ｂにおいて、異なる画素ブロック内の同一の画素構造を有する画素を含む領域の平均値をメモリ４ｃから取得し、信号の補正を行なう。

例えば、図１１において、Ｂ２行の画素ユニットＡＲ_Ｂ２の一部に含まれる画素群の領域をＡＲ_Ｂ２２とする。Ｂ１行の画素ユニットＡＲ_Ｂ１の一部に含まれる画素群の領域をＡＲ_Ｂ１２とする。画素群の領域ＡＲ_Ｂ２２に欠陥画素ＦＰ２がある場合には、画素内に含まれ同一機能を有する１以上の素子の相対位置が欠陥画素ＦＰ２と等しい画素を含み、かつ、他の画素ユニットの一部に含まれる画素群の領域ＡＲ_Ｂ１２の平均信号を用いて信号の補正を行なう。そしてＢ２行の欠陥画素ＦＰ２の信号補正が終わった後に、さらにＢ２行の画素群の領域ＡＲ_Ｂ２２の画素信号の平均値をメモリに記録する。

本実施例によれば、垂直ＯＢ領域１０の各列の正確な黒レベルを得ることが可能となり、良好な補正が可能となる。
（実施例４）
本実施例では、画素構造が異なる例として、光電変換素子となるフォトダイオードの面積が異なる複数の画素で画素ブロックを構成している例を説明する。撮像システムのブロック図としては図６と同様の構成を用いることができ、また処理のフローは図７を用いることができる。

図１２に本実施例の撮像装置の平面図を示す。ＰＤ１１〜ＰＤ３３が光電変換素子として機能するフォトダイオードである。トランジスタ、電極等の画素内に含まれる他の素子の図示は省略している。たとえば、ＰＤ１１とＰＤ２１、ＰＤ１２とＰＤ２２、ＰＤ１３とＰＤ２３とが画素ブロックを構成し、光電変換素子の面積が異なる両ＰＤからの信号を用いて画素１がその信号を形成する。このような構成にすることによって、ダイナミックレンジを広げることが可能となる。画素領域内の光電変換素子の面積の占める割合が異なるため、信号に対する暗電流の影響が異なる。したがってたとえばＰＤ２３が欠陥画素である場合には、異なる画素ブロック内の正常画素であって画素構造が欠陥画素と等しい画素ＰＤ２１の信号を用いて信号の補正を行なう。これにより、光電変換素子の面積が異なる複数の画素により画素ブロックが構成されている場合においても、暗電流のばらつきの影響が低減された信号の補正を行なうことが可能となる。

以上、詳細に本発明に関して説明を行なってきた。全ての実施例において、欠陥補正部は、Ａ／Ｄ変換部に含めることも、あるいは第１の信号処理部に含めることも可能である。また、撮像システムを含む全体を１チップとして構成することも可能である。

信号の補正方法に関して、Ａ／Ｄ変換した後に欠陥画素を検出する例の説明をしたが、これに限られるものではなく、アナログ信号の状態で欠陥画素を検出してもよい。またアナログ信号において画素信号の補正を行なうことも可能である。

また、ＯＢ領域から出力される信号のクランプ方法はアナログ信号によって行ってもよいし、ＯＢ領域からの出力信号を、ＡＤ変換器の基準信号として用いてＡＤ変換を行なってもよい。

また実施例においては増幅型撮像装置に関して説明したが、これに限定されるものではなく、例えばＣＣＤ等においても光電変換素子の面積が異なる画素群を複数有しているような構成にも適用可能である。
（実施例５）
本実施例は、異なる画素構造を有する複数の画素を含む撮像装置の、画素を構成する回路や、読み出し回路などの電気特性上のアンバランスに起因して発生する固定パターンノイズを、精度良くキャンセルする方法に関するものである。

図１３は、実施例５の画素構成例を示す等価回路図である。画素配列は、有効画素が複数配された有効領域ＥＡと、非有効画素が複数配された非有効領域ＮＥＡとを含む。有効画素は、図１に示した画素と同様な構成であり、光電変換素子を含む構成となっている。一方、非有効画素は、光電変換素子を含まない構成となっている。

非有効画素ＡＮ１１では、例えば、図１３に示すように、増幅用トランジスタＭＳＦＮ１１に接続する転送用トランジスタＭＴＸＡＮ１１が、光電変換素子の代わりにトランジスタの寄生容量ＣＪＡＮ１１に接続されている。非有効画素ＢＮ１１では、例えば、図１３に示すように、増幅用トランジスタＭＳＦＮ１１に接続する転送用トランジスタＭＴＸＢＮ１１が、光電変換素子の代わりにトランジスタの寄生容量ＣＪＢＮ１１に接続されている。非有効画素ＣＮ１１では、例えば、図１３に示すように、増幅用トランジスタＭＳＦＮ１１に接続する転送用トランジスタＭＴＸＣＮ１１が、光電変換素子の代わりにトランジスタの寄生容量ＣＪＣＮ１１に接続されている。非有効画素ＤＮ１１では、例えば、図１３に示すように、増幅用トランジスタＭＳＦＮ１１に接続する転送用トランジスタＭＴＸＤＮ１１が、光電変換素子の代わりにトランジスタの寄生容量ＣＪＤＮ１１に接続されている。

つまり、増幅用トランジスタ１個に対し、転送用トランジスタ４個からなる４画素で１画素ブロックが構成されている。有効画素ブロック（Ａ１１〜Ｄ１４）における有効画素Ａ１１と、非有効画素ブロック（ＡＮ１１〜ＤＮ１４）における非有効画素ＡＮ１１とは、画素ブロック内における位置が対応する位置にあるので、例として比較してみる。有効画素Ａ１１における増幅用トランジスタと転送用トランジスタとの位置関係（相対位置）と、非有効画素ＡＮ１１における増幅用トランジスタと転送用トランジスタとの位置関係（相対位置）は等しい。

図１４は、図１３の画素レイアウトの概念図である。有効領域ＥＡは、複数の有効画素ブロック（Ａ１１〜Ｄ１１）、（Ａ１２〜Ｄ１２）、（Ａ１３〜Ｄ１３）、及び（Ａ１４〜Ｄ１４）を有する。非有効領域ＮＥＡは、複数の非有効画素ブロック（ＡＮ１１〜ＤＮ１１）、（ＡＮ１２〜ＤＮ１２）、（ＡＮ１３〜ＤＮ１３）、及び（ＡＮ１４〜ＤＮ１４）を有する。

有効画素Ａ１１は、転送用トランジスタＭＴＸＡ１１を含む。有効画素Ｂ１１は、転送用トランジスタＭＴＸＢ１１を含む。有効画素Ｃ１１は、転送用トランジスタＭＴＸＣ１１を含む。有効画素Ｄ１１は、転送用トランジスタＭＴＸＤ１１を含む。

また、非有効画素ＡＮ１１は、転送用トランジスタＭＴＸＡＮ１１を含む。非有効画素ＢＮ１１は、転送用トランジスタＭＴＸＢＮ１１を含む。非有効画素ＣＮ１１は、転送用トランジスタＭＴＸＣＮ１１を含む。非有効画素ＤＮ１１は、転送用トランジスタＭＴＸＤＮ１１を含む。

本実施例では、非有効画素ＡＮ１１〜ＤＮ１４をダミーラインとして用いる。ダミーラインから読み出した画素信号は、固定パターンノイズ成分の測定信号とする。ダミーラインから読み出した画素信号は、固定パターンノイズ成分のほかに、ランダムノイズ成分も重畳されている。このランダムノイズ成分を抑制するため、ダミーラインから複数回読み出し、列毎に平均化する。列毎の平均化においては、非有効画素ＡＮ１１〜ＡＮ１４から複数回読み出した画素信号を列毎に平均化することにより、補正データを生成する。同様に、非有効画素ＢＮ１１〜ＢＮ１４、ＣＮ１１〜ＣＮ１４、ＤＮ１１〜ＤＮ１４それぞれから複数回読み出した画素信号を列毎に平均化することにより、補正データを生成する。
そして、有効画素Ａ１１〜Ａ１４から読み出した画素信号から、非有効画素ＡＮ１１〜ＡＮ１４から読み出した画素信号を平均化することにより生成した補正データを差し引くことで、固定パターンノイズ成分をキャンセルする。同様に、有効画素Ｂ１１〜Ｂ１４から読み出した画素信号から、非有効画素ＢＮ１１〜ＢＮ１４から読み出した画素信号を平均化することにより生成した補正データを差し引くことで、固定パターンノイズ成分をキャンセルする。有効画素Ｃ１１〜Ｃ１４から読み出した画素信号から、非有効画素ＣＮ１１〜ＣＮ１４から読み出した画素信号を平均化することにより生成した補正データを差し引くことで、固定パターンノイズ成分をキャンセルする。有効画素Ｄ１１〜Ｄ１４から読み出した画素信号から、非有効画素ＤＮ１１〜ＤＮ１４から読み出した画素信号を平均化することにより生成した補正データを差し引くことで、固定パターンノイズ成分をキャンセルする。

以上説明したように、本実施例によれば、有効画素を構成するトランジスタの配置関係に依存する寄生容量、寄生抵抗などに起因した固定パターンノイズを、前記有効画素と等価なダミーラインの補正データを用いてキャンセルする。このため、画素ユニット固有の固定パターンノイズも良好にキャンセルすることが可能となる。
（実施例６）
本実施例は、異なる画素構造を有する複数の画素を含む撮像装置において、列ごとに垂直に配置された複数画素の信号を加算して読み出す場合の固定パターンノイズを、精度良くキャンセルする方法に関するものである。

図１５に本実施例の画素レイアウトの概念図を示す。有効画素Ａ１１〜Ｄ３４と、非有効画素ＡＮ１１〜ＤＮ３４とで構成される。Ａ行、Ｂ行、Ｃ行、Ｄ行がそれぞれ３行づつ配されている。またＡＮ行、ＢＮ行、ＣＮ行、ＤＮ行もそれぞれ３行づつ配されている。

本実施例では、信号処理部が、第１の加算部（図示せず）と第２の加算部（図示せず）と信号補正部４（図６参照）を含む。

第１の加算部は、複数の有効画素から出力された信号を加算することにより、有効画素の加算信号を生成する。例えば、第１の加算部は、有効領域の第１の有効画素から出力された信号と第２の有効画素から出力された信号とを加算する。これにより、第１の加算部は、有効画素の第１の加算信号を生成する。

第２の加算部は、複数の非有効画素から出力された信号を加算することにより、非有効画素の加算信号を生成する。例えば、第２の加算部は、第１の非有効画素から出力された信号と第２の非有効画素から出力された信号とを加算する。第１の非有効画素は、画素内に含まれ光電変換素子以外の同一機能を有する１以上の素子の相対位置が第１の有効画素に等しい。第２の非有効画素は、画素内に含まれ光電変換素子以外の同一機能を有する１以上の素子の相対位置が第２の有効画素に等しい。これにより、第２の加算部は、非有効画素の第１の加算信号を生成する。

信号補正部４は、有効画素の第１の加算信号を、非有効画素の第１の加算信号に基づいて補正する。例えば、信号補正部４は、有効画素の第１の加算信号から、非有効画素の第１の加算信号を列ごとに平均化した信号を減算することにより、有効画素の第１の加算信号を補正する。

ここで、垂直に配置された３画素の信号すなわち３行を、１行づつスキップしながら加算する場合について説明する。最初の１行分の加算信号は、有効画素Ａ１１〜Ａ１４の行（Ａ１行）と、有効画素Ｃ１１〜Ｃ１４の行（Ｃ１行）と、有効画素Ａ２１〜Ａ２４の行（Ａ２行）とから出力された信号を加算した有効画素の加算信号となる。次の１行分の加算信号は、有効画素Ｃ２１〜Ｃ２４の行（Ｃ２行）と、有効画素Ａ３１〜Ａ３４の行（Ａ３行）と、有効画素Ｃ３１〜Ｃ３４の行（Ｃ３行）とから出力された信号を加算した有効画素の加算信号となる。１列に着目すると、最初の１行は、有効画素Ａ１１とＣ１１とＡ２１とから出力された信号の加算となり、次の１行は有効画素Ｃ２１とＡ３１とＣ３１とから出力された信号の加算となり、それぞれ加算される画素の構成の組合せが異なっている。つづいて非有効画素についても同様に３行の画素から出力された信号の加算を行う。まず非有効画素ＡＮ１１〜ＡＮ１４の行（ＡＮ１行）と、ＣＮ１１〜ＣＮ１４の行（ＣＮ１行）と、ＡＮ２１〜ＡＮ２４の行（ＡＮ２行）とから出力された信号を加算して１行分の非有効画素の加算信号を得る。次に非有効画素ＣＮ２１〜ＣＮ２４の行（ＣＮ２行）と、ＡＮ３１〜ＡＮ３４の行（ＡＮ３行）と、ＣＮ３１〜ＣＮ３４の行（ＣＮ３行）とから出力された信号を加算して１行分の非有効画素の加算信号を得る。非有効画素の加算信号は、補正データとする。すなわち、複数の非有効画素のそれぞれから出力された信号を複数回読み出す。そして複数回読み出した画素信号のうち、ＡＮ行、ＣＮ行、ＡＮ行の組合せで加算した加算信号を列毎に平均化することにより、補正データを生成する。同様に、ＣＮ行、ＡＮ行、ＣＮ行の組合せで加算した加算信号を列毎に平均化することにより、補正データを生成する。

そして、Ａ１行、Ｃ１行、Ａ２行から出力された信号を加算した有効画素の加算信号から、ＡＮ行、ＣＮ行、ＡＮ行から出力された信号を加算した非有効画素の加算信号を平均化することにより生成した補正データを差し引く。これにより、有効画素の加算信号における固定パターンノイズ成分をキャンセルする。同様に、Ｃ２行、Ａ３行、Ｃ３行から出力された信号を加算した有効画素の加算信号から、ＣＮ行、ＡＮ行、ＣＮ行から出力された信号を加算した非有効画素の加算信号を平均化することにより生成した補正データを差し引く。これにより、有効画素の加算信号における固定パターンノイズ成分をキャンセルする。

以上説明したように、本実施例によれば、有効画素の加算信号を、画素内に含まれ同一機能を有する１以上の素子の相対位置が有効画素とそれぞれ等しい複数の非有効画素から出力された信号を加算した非有効画素の加算信号に基づいて補正する。このため、加算した画素の組合せに固有な固定パターンノイズも良好にキャンセルすることが可能となる。
（デジタルカメラへの応用）
図１６は、本発明による撮像システムをカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、撮像装置１００４に結像させる。撮像装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器（Ａ／Ｄ変換部）１００６によりアナログ信号からデジタル信号に変換される。出力されるデジタル信号はさらに（信号補正部、第１の信号処理部を含む）信号処理部１００７で演算処理される。処理されたデジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。撮像装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。記録媒体１０１２に画像を記録するために、出力デジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。

本発明の画素レイアウトの一例を説明するための画素配置の概念図である。 実施例１の撮像装置の等価回路図である。 実施例１の撮像装置の画素レイアウト説明するための平面図である。 図３のＸ−Ｘ’における断面図である。 暗時出力レベルの画素構造依存性を説明するためのグラフである。 実施例１の撮像システムのブロック図である。 実施例１の信号補正を行なうフロー図である。 実施例２,３の画素レイアウトを説明するための画素配置の概念図である。 実施例２,３の撮像装置のブロック図である。 実施例２の信号補正方法を説明するための画素レイアウトの概念図である。 実施例３の信号補正方法を説明するための画素レイアウトの概念図である。 実施例４の画素レイアウトを説明するための概念図である。 実施例５の画素構成を示す等価回路図である。 実施例５の信号補正方法を説明するための画素レイアウトの概念図である。 実施例６の信号補正方法を説明するための画素レイアウトの概念図である。 本発明の撮像システムの一例を示すブロック図である。 背景技術を説明するための等価回路図である。

符号の説明

１ 画素
２ 撮像装置
３ Ａ／Ｄ変換部
４ 信号補正部
４ａ 画素欠陥検出部
４ｂ 第２の信号処理部
４ｃ メモリ
４ｄ 平均化処理部
５ 第１の信号処理部
１０ 垂直ＯＢ領域
１１ 水平ＯＢ領域
１２ 有効領域
ＤＡ１１〜ＤＤ２２ フォトダイオード
ＭＴＸＡ１１〜ＭＴＸＤ２２ 転送用トランジスタ
ＭＲＥＳ１１〜ＭＲＥＳ２２ リセット用トランジスタ
ＭＳＦ１１〜ＭＳＦ２２ 増幅用トランジスタ
ＭＳＥＬ１１〜ＭＳＥＬ２２ 選択用トランジスタ

Claims (19)

1. 暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を備え、
   前記オプティカルブラック領域は、複数の画素ブロックを有し、
   前記複数の画素ブロックのそれぞれは、画素内に含まれる同一機能を有する１以上の素子の相対位置が互いに異なる複数の画素を含み、
   前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する１以上の素子の相対位置が前記欠陥画素と等しい画素から出力された信号に基づいて補正する
   ことを特徴とする撮像システム。
2. 前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックと異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する１以上の素子の相対位置が前記欠陥画素と等しい複数の画素から出力された信号に基づいて補正する
   ことを特徴とする請求項１に記載の撮像システム。
3. 前記１以上の素子は、光電変換素子を含む
   ことを特徴とする請求項１又は２に記載の撮像システム。
4. 前記１以上の素子は、前記光電変換素子に加えてトランジスタを含む
   ことを特徴とする請求項３に記載の撮像システム。
5. 前記トランジスタは、
   前記画素ブロックにおける前記複数の画素のそれぞれから出力された信号を増幅する増幅用トランジスタと、
   前記増幅用トランジスタの入力部の電位を基準値に設定するリセット用トランジスタと、を含む
   ことを特徴とする請求項４に記載の撮像システム。
6. 前記信号補正部は、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する１以上の素子の相対位置の等しい複数の画素から出力された信号の平均値を用いて補正する
   ことを特徴とする請求項２に記載の撮像システム。
7. 暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を備え、
   前記オプティカルブラック領域は、複数の画素ブロックを有し、
   前記複数の画素ブロックのそれぞれは、画素内に含まれる同一機能を有する複数のトランジスタの相対位置が互いに異なる複数の画素を含み、
   前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する複数のトランジスタの相対位置が前記欠陥画素と等しい画素から出力された信号に基づいて補正する
   ことを特徴とする撮像システム。
8. 前記オプティカルブラック領域と、前記オプティカルブラック領域に隣接した有効領域とを有する撮像装置と、
   前記オプティカルブラック領域における各画素から出力された信号と、画素のアドレス情報とを記録するメモリと、をさらに備え、
   前記信号補正部は、前記メモリを参照して、欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する
   ことを特徴とする請求項１から７のいずれか１項に記載の撮像システム。
9. 暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を備え、
   前記オプティカルブラック領域は、複数の画素ブロックを有し、
   前記複数の画素ブロックのそれぞれは、画素構造が互いに異なる複数の画素を含み、
   前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素構造が前記欠陥画素と等しい画素から出力された信号に基づいて補正する
   ことを特徴とする撮像システム。
10. 暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を有する信号処理回路であって、
    前記オプティカルブラック領域は、複数の画素ブロックを有し、
    前記複数の画素ブロックのそれぞれは、画素内に含まれる同一機能を有する１以上の素子の相対位置が互いに異なる複数の画素を含み、
    前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する１以上の素子の相対位置が前記欠陥画素と等しい画素から出力された信号に基づいて補正する
    ことを特徴とする信号処理回路。
11. 暗時の基準信号を出力するための複数の画素を有するオプティカルブラック領域における欠陥画素から出力された信号を正常画素から出力された信号に基づいて補正する信号補正部を有する信号処理回路であって、
    前記オプティカルブラック領域は、複数の画素ブロックを有し、
    前記複数の画素ブロックのそれぞれは、画素構造が互いに異なる複数の画素を含み、
    前記信号補正部は、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素構造が前記欠陥画素と等しい画素から出力された信号に基づいて補正する
    ことを特徴とする信号処理回路。
12. 暗時の基準信号を出力するための複数の画素であって画素内に含まれ同一機能を有する１以上の素子の相対位置が互いに異なる複数の画素をそれぞれ含む複数の画素ブロックを有するオプティカルブラック領域における欠陥画素から出力された信号を補正するための信号処理方法であって、
    対象とする画素から出力された信号が異常出力であるか正常出力であるかを判定する第１のステップと、
    前記第１のステップで前記対象とする画素から出力された信号が正常出力であると判定された場合、前記対象とする画素から出力された信号と、正常画素のアドレスとしての前記対象とする画素のアドレスとを記録する第２のステップと、
    前記第１のステップで前記対象とする画素から出力された信号が異常出力であると判定された場合、欠陥画素のアドレスとしての前記対象とする画素のアドレスを判定する第３のステップと、
    前記第２のステップで得られた正常画素のアドレスと前記第３のステップで得られた欠陥画素のアドレスとを基に、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素内に含まれる同一機能を有する１以上の素子の相対位置が前記欠陥画素と等しい画素から出力された信号に基づいて補正する第４のステップと、
    を含むことを特徴とする信号処理方法。
13. 暗時の基準信号を出力するための複数の画素であって画素構造が互いに異なる複数の画素をそれぞれ含む複数の画素ブロックを有するオプティカルブラック領域における欠陥画素から出力された信号を補正するための信号処理方法であって、
    対象とする画素から出力された信号が異常出力であるか正常出力であるかを判定する第１のステップと、
    前記第１のステップで前記対象とする画素から出力された信号が正常出力であると判定された場合、前記対象とする画素から出力された信号と、正常画素のアドレスとしての前記対象とする画素のアドレスとを記録する第２のステップと、
    前記第１のステップで前記対象とする画素から出力された信号が異常出力であると判定された場合、欠陥画素のアドレスとしての前記対象とする画素のアドレスを判定する第３のステップと、
    前記第２のステップで得られた正常画素のアドレスと前記第３のステップで得られた欠陥画素のアドレスとを基に、前記オプティカルブラック領域の欠陥画素から出力された信号を、前記オプティカルブラック領域における前記欠陥画素が含まれる画素ブロックとは列方向の位置が異なる他の画素ブロック内の正常画素であって画素構造が前記欠陥画素と等しい画素から出力された信号に基づいて補正する第４のステップと、
    を含むことを特徴とする信号処理方法。
14. 有効領域における光電変換素子を含む有効画素から出力された信号を、非有効領域における光電変換素子を含まない非有効画素から出力された信号に基づいて補正する信号補正部を備え、
    前記有効領域は、複数の有効画素ブロックを有し、
    前記複数の有効画素ブロックのそれぞれは、画素内に含まれる素子のうち、光電変換素子以外の、同一機能を有する１以上の素子の相対位置が互いに異なる複数の有効画素を含み、
    前記非有効領域は、複数の非有効画素ブロックを有し、
    前記複数の非有効画素ブロックのそれぞれは、画素内に含まれる素子のうち、光電変換素子以外の、同一機能を有する１以上の素子の相対位置が互いに異なる複数の非有効画素を含み、
    前記信号補正部は、前記有効領域の有効画素から出力された信号を、前記非有効領域における非有効画素であって、画素内に含まれる素子のうち、光電変換素子以外の、同一機能を有する１以上の素子の相対位置が前記有効画素と等しい画素から出力された信号に基づいて補正する
    ことを特徴とする撮像システム。
15. 有効画素の加算信号を生成する第１の加算部と、
    非有効画素の加算信号を生成する第２の加算部と、
    をさらに備え、
    前記信号補正部は、前記有効領域の第１の有効画素から出力された信号と第２の有効画素から出力された信号とを加算することにより前記第１の加算部が生成した有効画素の加算信号を、画素内に含まれる素子のうち、光電変換素子以外の、同一機能を有する１以上の素子の相対位置が前記第１の有効画素に等しい第１の非有効画素から出力された信号と前記第２の有効画素に等しい第２の非有効画素から出力された信号とを加算することにより前記第２の加算部が生成した非有効画素の加算信号に基づいて補正する
    ことを特徴とする請求項１４に記載の撮像システム。
16. 前記複数の画素ブロックのそれぞれは、前記列方向に沿って配列された４つの画素で構成される、
    ことを特徴とする請求項１乃至９のいずれか１項に記載の撮像システム。
17. 前記複数の画素ブロックのそれぞれは、前記列方向に沿って配列された４つの画素で構成される、
    ことを特徴とする請求項１０又は１１に記載の信号処理回路。
18. 前記複数の画素ブロックのそれぞれは、前記列方向に沿って配列された４つの画素で構成される、
    ことを特徴とする請求項１２又は１３に記載の信号処理方法。
19. 前記複数の有効画素ブロックのそれぞれは、列方向に沿って配列された４つの画素で構成され、前記複数の非有効画素ブロックのそれぞれは、前記列方向に沿って配列された４つの画素で構成される、
    ことを特徴とする請求項１４又は１５に記載の撮像システム。

Images