JP5258687B2 - メモリインタフェース制御回路 - Google Patents
メモリインタフェース制御回路 Download PDFInfo
- Publication number
- JP5258687B2 JP5258687B2 JP2009164672A JP2009164672A JP5258687B2 JP 5258687 B2 JP5258687 B2 JP 5258687B2 JP 2009164672 A JP2009164672 A JP 2009164672A JP 2009164672 A JP2009164672 A JP 2009164672A JP 5258687 B2 JP5258687 B2 JP 5258687B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data strobe
- output
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
Landscapes
- Memory System (AREA)
- Dram (AREA)
Description
なお、本発明において、さらに下記の形態が可能である。
[形態1]
上記1つのアスペクト(側面)に係るメモリインタフェース制御回路のとおりである。
[形態2]
前記ライト制御回路は、
前記データストローブ出力要求信号が活性状態から非活性状態に遷移する第1のタイミングが、前記マスク信号がマスク状態からマスク解除状態に遷移する第2のタイミングより時間的に前であれば、前記メモリライトに係るデータストローブ信号を所定時間遅延させ、
前記第1のタイミングが前記第2のタイミングより時間的に後であれば、前記メモリライトに係るデータストローブ信号を遅延させることなく、そのまま出力するように制御することを特徴とする形態1記載のメモリインタフェース制御回路。
[形態3]
前記所定時間は、前記データストローブ信号の一周期に相当する時間であることを特徴とする形態2記載のメモリインタフェース制御回路。
[形態4]
前記ライト制御回路は、
前記データストローブ出力要求信号が活性状態となったことで前記メモリライトに係るデータストローブ信号を生成するデータストローブ信号生成回路と、
前記マスク信号がマスク解除状態にあるか否かに応じて、前記データストローブ信号生成回路が生成したデータストローブ信号の遅延を制御する出力タイミング調整回路と、
を備えることを特徴とする形態2記載のメモリインタフェース制御回路。
[形態5]
前記入出力回路の出力部は、トライステートバッファで構成され、
前記ライト制御回路は、前記データストローブ出力要求信号が活性状態となったことで前記トライステートバッファを制御するタイミング信号を生成する出力制御信号生成回路をさらに備え、
前記出力タイミング調整回路は、前記データストローブ信号生成回路が生成したデータストローブ信号を前記トライステートバッファから出力する際に前記トライステートバッファをアクティブとなるように前記タイミング信号によって制御することを特徴とする形態4記載のメモリインタフェース制御回路。
[形態6]
前記リード制御回路は、
メモリから出力されるデータストローブ信号のプリアンブルを検出するデータストローブ検出回路と、
前記データストローブ信号を前記マスク信号でマスク可能とするマスク回路と、
前記メモリに対するデータリード要求に係るデータリード数の情報を入力し、前記データストローブ信号が前記プリアンブルの後に所定の回数の遷移を繰り返したことを、該データリード数の情報を元に判断して前記マスク信号をマスク状態とするように制御するマスク制御回路と、
を備えることを特徴とする形態1記載のメモリインタフェース制御回路。
11 データストローブ信号生成回路
12 出力制御信号生成回路
13 出力タイミング調整回路
14 アップダウンカウンタ
20 リード制御回路
30 ライト制御回路
AND1〜AND4、AND6、AND7 AND回路
BUF1、BUF2 バッファ回路
EXOR1 排他的論理和回路
FF1〜FF6、FF11〜FF17 フリップフロップ回路
INV1、INV2、INV11、INV12 インバータ回路
NAND1 NAND回路
OR1、OR2 OR回路
R1 抵抗素子
SEL1 セレクタ
Claims (1)
- メモリとの間でデータストローブ信号を送受する入出力回路と、
前記入出力回路から入力するメモリリードに係るデータストローブ信号が所定の回数の遷移を繰り返したことをデータリード数の情報を元に判断してマスク信号をマスク状態とするリード制御回路と、
メモリライトに係るデータストローブ出力要求信号と前記マスク信号との時間的位置関係に基づいて、メモリライトに係るデータストローブ信号を前記入出力回路から出力する送出タイミングを制御するライト制御回路と、
を備えることを特徴とするメモリインタフェース制御回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009164672A JP5258687B2 (ja) | 2009-07-13 | 2009-07-13 | メモリインタフェース制御回路 |
US12/824,745 US8320204B2 (en) | 2009-07-13 | 2010-06-28 | Memory interface control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009164672A JP5258687B2 (ja) | 2009-07-13 | 2009-07-13 | メモリインタフェース制御回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011022645A JP2011022645A (ja) | 2011-02-03 |
JP2011022645A5 JP2011022645A5 (ja) | 2012-04-05 |
JP5258687B2 true JP5258687B2 (ja) | 2013-08-07 |
Family
ID=43427377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009164672A Expired - Fee Related JP5258687B2 (ja) | 2009-07-13 | 2009-07-13 | メモリインタフェース制御回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8320204B2 (ja) |
JP (1) | JP5258687B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8760945B2 (en) | 2011-03-28 | 2014-06-24 | Samsung Electronics Co., Ltd. | Memory devices, systems and methods employing command/address calibration |
US8897084B2 (en) * | 2011-09-08 | 2014-11-25 | Apple Inc. | Dynamic data strobe detection |
US9025399B1 (en) | 2013-12-06 | 2015-05-05 | Intel Corporation | Method for training a control signal based on a strobe signal in a memory module |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100521049B1 (ko) * | 2003-12-30 | 2005-10-11 | 주식회사 하이닉스반도체 | 더블 데이터 레이트 싱크로너스 디램의 쓰기 회로 |
JP4284527B2 (ja) * | 2004-03-26 | 2009-06-24 | 日本電気株式会社 | メモリインターフェイス制御回路 |
KR100574989B1 (ko) * | 2004-11-04 | 2006-05-02 | 삼성전자주식회사 | 데이터 스트로브 버스라인의 효율을 향상시키는메모리장치 및 이를 구비하는 메모리 시스템, 및 데이터스트로브 신호 제어방법 |
JP4747621B2 (ja) * | 2005-03-18 | 2011-08-17 | 日本電気株式会社 | メモリインターフェイス制御回路 |
JP4353330B2 (ja) * | 2006-11-22 | 2009-10-28 | エルピーダメモリ株式会社 | 半導体装置および半導体チップ |
US7558132B2 (en) * | 2007-03-30 | 2009-07-07 | International Business Machines Corporation | Implementing calibration of DQS sampling during synchronous DRAM reads |
JP5106942B2 (ja) | 2007-07-31 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | メモリリード制御回路 |
-
2009
- 2009-07-13 JP JP2009164672A patent/JP5258687B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-28 US US12/824,745 patent/US8320204B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8320204B2 (en) | 2012-11-27 |
US20110007586A1 (en) | 2011-01-13 |
JP2011022645A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5106942B2 (ja) | メモリリード制御回路 | |
JP4747621B2 (ja) | メモリインターフェイス制御回路 | |
JP6871867B2 (ja) | バースト許容判定帰還等化 | |
JP4773742B2 (ja) | 2線チップ間インターフェース | |
JP2008103013A (ja) | メモリリード制御回路およびその制御方法 | |
US20100064074A1 (en) | Single wire bus interface | |
US5968180A (en) | Data capture circuit for asynchronous data transfer | |
US20100284231A1 (en) | Memory system, memory device, and output data strobe signal generating method | |
JP2005276396A (ja) | メモリインターフェイス制御回路 | |
US8917113B1 (en) | Phase detection device and phase detection method | |
JP5655555B2 (ja) | メモリインターフェース回路、メモリインターフェース方法、および電子機器 | |
US8064534B2 (en) | Single-wire asynchronous serial interface | |
US5812875A (en) | Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations | |
JP2015090723A (ja) | 半導体装置 | |
US11928066B2 (en) | I2C bridge device | |
JP5258687B2 (ja) | メモリインタフェース制御回路 | |
JP4168232B2 (ja) | クロック信号の周波数情報を利用してセル動作を制御する同期式半導体メモリ装置 | |
JP4598872B2 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
JP5450112B2 (ja) | メモリインターフェース回路 | |
US7705651B2 (en) | Delay circuit of semiconductor memory apparatus | |
US6408353B1 (en) | Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal | |
CN113517011B (zh) | 用于存储器装置的集中式dfe复位发生器 | |
JP2009284042A (ja) | パルス検出装置及びパルス検出方法 | |
WO2001052015A2 (en) | Circuit and method for filtering oscillations and synchronizing signals | |
JP2001177386A (ja) | 出力遅延調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5258687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |