JP4168232B2 - クロック信号の周波数情報を利用してセル動作を制御する同期式半導体メモリ装置 - Google Patents
クロック信号の周波数情報を利用してセル動作を制御する同期式半導体メモリ装置 Download PDFInfo
- Publication number
- JP4168232B2 JP4168232B2 JP2002107584A JP2002107584A JP4168232B2 JP 4168232 B2 JP4168232 B2 JP 4168232B2 JP 2002107584 A JP2002107584 A JP 2002107584A JP 2002107584 A JP2002107584 A JP 2002107584A JP 4168232 B2 JP4168232 B2 JP 4168232B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- frequency
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Description
【０００１】
【発明の属する技術分野】
本発明は同期式半導体メモリ装置に関し、特に、クロック信号に対応する周波数情報を利用して、メモリセルへのアクセス動作（以下、セル動作という）におけるプリチャージのタイミングを設定し、高周波数のクロック信号に対しても正常に動作するクロック周波数情報を利用してセル動作を制御する同期式半導体メモリ装置に関する。
【０００２】
【従来の技術】
一般に、同期式半導体メモリ装置は、入出力レジスターを使用して、入出力される全ての入出力信号をクロック信号に同期させ、メモリセルに対するデータの入出力動作を行う。
【０００３】
このような同期式半導体メモリ装置の動作原理を簡単に説明すれば、次の通りである。
【０００４】
先ず、メモリセルからのデータ読出（以下、リードという）動作においては、クロック信号の立上りエッジでチップ選択信号／ＣＳからローアドレスストローブ信号／ＲＡＳが生成され、そのローアドレスストローブ信号／ＲＡＳがイネーブルの間にローアドレスが入力され、このローアドレスに対応するワードラインが選択される。
【０００５】
次いで、選択されたワードラインに接続されたメモリセルのデータがそれぞれのビットラインに出力され、このビットラインに出力されたデータはセンスアンプによりセンシング及び増幅される。
【０００６】
クロック信号の次の立上りエッジで生成されたカラムアドレスストローブ信号／ＣＡＳがイネーブルの間に、カラムアドレスが入力され、カラムデコーダにより選択されたビットラインに出力されている増幅されたデータがデータバスに出力され、入出力レジスターに入力された後、クロック信号ＣＬＫに同期して出力される。
【０００７】
一方、メモリセルへのデータ書込（以下、ライトという）動作においては、クロック信号の立上りエッジでチップ選択信号／ＣＳからローアドレスストローブ信号／ＲＡＳが生成され、そのローアドレスストローブ信号／ＲＡＳがイネーブルの間にローアドレスが入力され、このローアドレスに対応するワードラインが選択される。
【０００８】
このとき外部からデータが入力され、入出力レジスターに一時的に記録され、クロック信号に同期してデータバスに出力される。
【０００９】
次いで、クロック信号の次の立上りエッジで生成されたカラムアドレスストローブ信号／ＣＡＳがイネーブルの間に、カラムアドレスが入力され、カラムデコーダにより選択されたビットラインに、入出力レジスターからデータバスに出力されたデータが出力され、選択されたワードラインに接続されたメモリセルに、ビットラインに出力されたデータが記録される。
【００１０】
このように、入出力レジスターを使用することによって、プリチャージ等の内部動作をクロック信号ＣＬＫに同期して制御することが可能となり、半導体メモリ装置は高速動作を行うことができる。
【００１１】
同期式半導体メモリ装置の全ての動作モードは、レベル化された信号の代りにその動作モードの状態（state）を表わす命令（command）により制御される。
【００１２】
ここで、各命令はクロック信号に同期して設定されるが、一つの動作は複数のクロックサイクルに渡り、クロック信号のクロックサイクルごとに特定の動作状態が存在する。
【００１３】
即ち、同期式半導体メモリ装置の動作は複数の動作状態から構成されている。
【００１４】
従って、各クロックサイクルにおいて、状態を指定するための状態装置（finite state machine）が必要であり、この状態装置に入力信号／ＣＡＳ、／ＲＡＳ、／ＣＳ、／ＷＥ及びクロック信号ＣＬＫ等を入力し、対応する命令を出力することにより、動作状態を順次進めることができる。
【００１５】
ローアドレスストローブ信号／ＲＡＳ、カラムアドレスストローブ信号／ＣＡＳ等の制御信号等は、クロック信号の一周期の間のみ信号をイネーブルさせると内部レジスターに記録されるため、レジスターの内容を変えない限り入力された状態がそのまま維持されることになる。
【００１６】
従って、クロック信号のパルス幅に適合させて入力される外部信号／ＣＳ、／ＲＡＳ、／ＣＡＳ、及び／ＷＥ等の組み合わせにより半導体メモリ装置の動作状態が決定される。このような動作状態は半導体メモリ装置内の命令デコーダにより解読され、その動作状態に該当する命令が出力されて、その命令に従つて半導体メモリ装置動作が行われる。
【００１７】
以下、命令による半導体メモリ装置の動作を具体的に説明する。先ず、リード動作を例に挙げて説明すれば、クロック信号の立上りエッジでワードラインイネーブル命令ＡＣＴとローアドレスが入力され、半導体メモリ装置がアクティブ状態に設定される。このとき、ワードラインはローアドレスにより選択される。
【００１８】
次いで、リード命令が入力され、カラムアドレスが入力されると、センスアンプにより増幅されてビットラインに出力されたデータが、データバスに出力され、入出力レジスターに記録され、クロック信号ＣＬＫに同期して外部に出力される。
【００１９】
ここで、リード命令が入力された後、有効なデータが出力されるまでの時間（以下、カスレイテンシーＣＬ（ＣＡＳ latency）という）はクロックサイクルの整数倍である。
【００２０】
カスレイテンシーＣＬ後に、連続的に所定の個数（以下、バースト長（burst length）という）のデータが出力される。
【００２１】
リード命令が入力された後、バースト長のデータを読み取ってから自動的にプリチャージ状態に設定される（以下、オートプリチャージ（auto precharge）という）。
【００２２】
ここで、オートプリチャージの動作は、バースト長のデータを読み取った後、入力されたバースト終了命令ＢＥＮＤに応じてオートプリチャージ命令ＡＰＣＧを生成してワードラインをディスエーブルさせ、プリチャージを行う動作である。
【００２３】
一方、ライト動作においては、クロック信号の立上りエッジでワードラインイネーブル命令ＡＣＴとローアドレスが入力され、半導体メモリ装置がアクティブ状態に設定される。このとき、ワードラインはローアドレスにより選択される。
【００２４】
次いで、ライト命令が入力され、カラムアドレスが入力されると、クロック信号ＣＬＫに同期して入出力レジスターに記録されたデータをデータバスに出力し、カラムアドレスに該当するビットラインにデータを出力し、選択されたワードラインに接続されたメモリセルにデータを記録する。
【００２５】
ライト命令が入力された後、バースト長のデータを読み取った後、オートプリチャージ命令により自動的にプリチャージ状態に設定される。
【００２６】
このように、リード動作又はライト動作は、ワードラインイネーブル命令ＡＣＴとローアドレスにより選択されたワードラインをアクティブにし、選択されたメモリセルに記録されたデータを読み取るか、又は選択されたメモリセルに入力されたデータを書き込む動作であり、パラメーターにより予め設定された周期に従って行われるため、高周波数のクロック信号が入力される場合、セルノードＣＮの電位が十分に高くならない状態でリード動作又はライト動作が行われ、バースト終了命令ＢＥＮＤが入力されてオートプリチャージ命令ＡＰＣＧが発生し、ワードラインがディスエーブルされてプリチャージされるため、有効なデータをリード又はライトできず、セル動作が正常に行なわれない問題が発生する。
【００２７】
【発明が解決しようとする課題】
上記の問題を解決するために、本発明の目的は、クロック信号の周波数に応じてワードラインのディスエーブルタイミングを変更することによって、セル動作不良を防止することができる同期式半導体メモリ装置を提供することにある。
【００２８】
【課題を解決するための手段】
本発明に係る同期式半導体メモリ装置は、クロック信号が入力され、動作状態を設定するためのワードラインイネーブル命令、プリチャージ命令、オートプリチャージ制御信号及びモードレジスターセット信号を生成する状態制御手段と、入力されるアドレスをバッファするアドレスバッファと、前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して決定した動作モード信号を出力するモードレジスターと、前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して前記クロック信号の周波数を格納及び判別し、該判別結果に対応して複数の周波数情報信号を出力する周波数レジスターと、前記ワードラインイネーブル命令、前記プリチャージ命令、前記オートプリチャージ制御信号、前記動作モード信号及び前記複数の周波数情報信号に応じてワードラインのディスエーブルタイミングを制御する駆動手段を備えていることを特徴とする。
【００２９】
また、本発明に係る同期式半導体メモリ装置は、クロック信号が入力され、動作状態を設定するためのワードラインイネーブル命令、プリチャージ命令、オートプリチャージ制御信号及びモードレジスターセット信号を生成する状態制御手段と、入力されるアドレスをバッファするアドレスバッファと、前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して決定した動作モード信号を出力するモードレジスターと、前記クロック信号の周波数を検出し、前記検出周波数に対応した複数の周波数情報信号を出力する周波数検出器と、前記ワードラインイネーブル命令、前記プリチャージ命令、前記オートプリチャージ制御信号、前記動作モード信号及び前記複数の周波数情報信号に応じてワードラインのディスエーブルタイミングを制御する駆動手段とを備えていることを特徴とするものであってもよい。
【００３０】
さらに、本発明に係る同期式半導体メモリ装置は、クロック信号が入力され、動作状態を設定するためのワードラインイネーブル命令、プリチャージ命令、オートプリチャージ制御信号及びモードレジスターセット信号を生成する状態制御手段と、入力されるアドレスをバッファするアドレスバッファと、前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して決定した動作モード信号を出力するモードレジスターと、複数個のヒューズを備え、前記クロック信号に応じて前記ヒューズを切断し、前記アドレスバッファのアドレスを利用して、前記クロック信号の周波数に対応した複数の周波数情報信号を出力するヒューズ部と、前記ワードラインイネーブル命令、前記プリチャージ命令、前記オートプリチャージ制御信号、前記動作モード信号及び前記複数の周波数情報信号に応じてワードラインのディスエーブルタイミングを制御する駆動手段とを備えていることを特徴とするものであってもよい。
【００３１】
【発明の実施の形態】
以下、添付の図面を参照して本発明に係る実施の形態を詳細に説明する。
【００３２】
図１は、本発明の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【００３３】
図１に示されているように、本実施の形態に係る同期式半導体メモリ装置は、動作状態を設定する状態制御部１と、入力されるアドレスＡｉをバッファするアドレスバッファ２と、状態制御部１から出力されるモードレジスターセット信号ＭＲＳ及びアドレスバッファ２から出力される内部アドレスＡＤＤｉを利用して動作モードを設定するモードレジスター３と、入力されるクロック信号ＣＬＫの周波数情報を出力する周波数レジスター４と、ワードラインを駆動する駆動部５と、入力データＤＩＮ及び出力データＤＯＵＴをバッファするデータ入出力バッファ６と、データ入出力バッファ６を介して、入力データＤＩＮを記録し、又は記録されたデータを出力データＤＯＵＴとして出力するメモリ部７とを備えて構成されている。
【００３４】
状態制御部１は、外部クロック信号ＣＬＫ、チップ選択信号／ＣＳ、ライトイネーブル信号／ＷＥ、ローアドレスストローブ信号／ＲＡＳ及びカラムアドレスストローブ信号／ＣＡＳが入力され、セル動作状態を設定するために、ワードラインイネーブル命令ＡＣＴ、プリチャージ命令ＰＲＥ、オートプリチャージ制御信号ＷＴＡＰＣＧ（write with auto precharge）及びモードレジスターセット信号ＭＲＳを出力する。
【００３５】
周波数レジスター４は、使用可能な複数の外部クロック信号ＣＬＫの周波数に関する情報を内部のレジスター（図示せず）に記録しており、状態制御部１が出力するモードレジスターセット信号ＭＲＳ及びアドレスバッファ２が出力する内部アドレスＡＤＤｉを利用し、外部クロック信号ＣＬＫの周波数情報として低周波制御信号ＦＬ及び高周波制御信号ＦＨを出力する。
【００３６】
ここで、周波数情報である低周波制御信号ＦＬ及び高周波制御信号ＦＨは、外部クロック信号ＣＬＫの周波数に応じて各々の信号レベルが設定される。 モードレジスターセット信号ＭＲＳは、モードレジスター３を制御するための信号であるが、周波数レジスター４を制御する制御信号にも用いられる。
【００３７】
高周波制御信号ＦＨは、外部から入力されるクロック信号ＣＬＫが高周波数の信号であるときにイネーブルされ、低周波制御信号ＦＬは、クロック信号ＣＬＫが低周波数の信号であるときにイネーブルされるフラグ（flag）信号である。
【００３８】
例えば、133ＭＨｚを低周波数、166ＭＨｚを高周波数と定義した場合、同期式半導体メモリ装置が133ＭＨｚで動作するときに低周波制御信号ＦＬがイネーブルされ、166ＭＨｚで動作するときに高周波制御信号ＦＨがイネーブルされる。
【００３９】
駆動部５は、状態制御部１のオートプリチャージ制御信号ＷＴＡＰＣＧにより制御され、モードレジスター３が出力するバースト長信号ＢＬ並びに周波数レジスター４が出力する低周波制御信号ＦＬ及び高周波制御信号ＦＨを利用してバースト終了命令ＢＥＮＤを生成して出力するバースト制御部８と、状態制御部１が出力するオートプリチャージ制御信号ＷＴＡＰＣＧにより制御され、バースト制御部８のバースト終了命令ＢＥＮＤを利用してオートプリチャージ命令ＡＰＣＧを生成して出力するオートプリチャージ制御部９と、ワードラインイネーブル命令ＡＣＴ及びプリチャージ命令ＰＲＥにより制御され、オートプリチャージ命令ＡＰＣＧを利用してワードラインをイネーブル又はディスエーブルさせ、プリチャージを行なうロー制御部１０とを備えている。
【００４０】
ここで、バースト制御部８は、バースト終了命令ＢＥＮＤを出力するタイミングを決定するための複数のパラメーターを有し、これらのパラメーターには、周波数レジスター４の低周波制御信号ＦＬがイネーブルされた場合と、高周波制御信号ＦＨがイネーブルされた場合とでそれぞれ異なる値が設定され、モードレジスター３が出力するバースト長信号ＢＬを利用して、バースト長だけのデータが入力された後さらにパラメーターに応じた時間が経過した後にバースト終了命令ＢＥＮＤを出力する。
【００４１】
即ち、ライト後オートプリチャージを行う命令ＷＴＡにより最後の入力データが入力された後、ワードラインイネーブル命令ＡＣＴが入力されるまでの時間（Last Data in to Active）を表わすパラメーターｔＤＡＬが、低周波制御信号ＦＬがイネーブルされたときは３クロックに設定され、高周波制御信号ＦＨがイネーブルされたときは４クロックに設定される。
【００４２】
従って、最後のデータが入力された後、ロープリチャージを指示可能となるまでの時間、即ちバースト終了命令ＢＥＮＤを出力するまでの時間を表わすパラメーターｔＲＤＬは、低周波制御信号ＦＬがイネーブルされた場合、１クロックに設定され、高周波制御信号ＦＨがイネーブルされた場合、２クロックに設定される。
【００４３】
パラメータに応じた時間が経過した後にバースト終了命令ＢＥＮＤを出力する動作は、バースト制御部８にバーストカウンター（図示省略）を備えて、外部クロック信号ＣＬＫのクロック数をカウントすることによって実行され得る。
【００４４】
オートプリチャージ制御部９は、状態制御部１が出力するオートプリチャージ制御信号ＷＴＡＰＣＧ、及びバースト制御部８が出力するバースト終了命令ＢＥＮＤを利用してオートプリチャージ命令ＡＰＣＧを生成して出力する。
【００４５】
ロー制御部１０は、オートプリチャージ制御部９が出力するオートプリチャージ命令ＡＰＣＧに応じて状態制御部１のワードラインイネーブル命令ＡＣＴ及びプリチャージ命令ＰＲＥを利用し、ワードラインをイネーブル又はディスエーブルさせてプリチャージを行なう。
【００４６】
図２及び図３は、本実施の形態に係る同期式半導体メモリ装置の動作タイミングを示すタイミング図であり、パラメーターｔＤＡＬの設定が各々異なる場合のタイミング図である。
【００４７】
先ず、図２は、低周波数の外部クロック信号ＣＬＫが入力される場合の本実施の形態に係る同期式半導体メモリ装置の動作を示すタイミング図である。
【００４８】
低周波数の外部クロック信号ＣＬＫが入力されると、周波数レジスター４によって低周波制御信号ＦＬがイネーブルされる。
【００４９】
ここで、低周波制御信号ＦＬがイネーブルされた場合、パラメーターｔＤＡＬが３クロックに設定される。即ち、パラメーターｔＲＤＬが１クロックに設定され、ロープリチャージ時間（Row Precharge time）を表わすパラメーターｔＲＰが２クロックに設定される。
【００５０】
従って、バースト制御部８は、状態制御部１が、ライト後オートプリチャージを行う命令ＷＴＡに従い、ライト後オートプリチャージを行うフラグ信号であるオートプリチャージ制御信号ＷＴＡＰＣＧをイネーブルすることによって、最後の入力データＤＩＮが入力された後の外部クロック信号ＣＬＫの最初のパルスの立上りエッジでバースト終了命令ＢＥＮＤを生成して出力する。
【００５１】
バースト終了命令ＢＥＮＤが出力された場合、オートプリチャージ制御部９はそのバースト終了命令ＢＥＮＤを利用してオートプリチャージ命令ＡＰＣＧを生成し、ロー制御部１０は、オートプリチャージ制御部９が出力するオートプリチャージ命令ＡＰＣＧを利用してワードライン制御信号ＷＬＣＯＮを生成し、ワードラインをディスエーブルさせてプリチャージを行なう。図２には、ワードラインイネーブル命令ＡＣＴによって、イネーブル（ハイレベルに設定）されたワードライン制御信号ＷＬＣＯＮが、セルノードＣＮの電位が十分に高くなった後に、ディスエーブル（ローレベルに設定）されていることが示されている。
【００５２】
一方、図３は、高周波数の外部クロック信号ＣＬＫが入力される場合の本実施の形態に係る同期式半導体メモリ装置の動作を示すタイミング図である。
【００５３】
高周波数の外部クロック信号ＣＬＫが入力されると、周波数レジスター４によって高周波制御信号ＦＨがイネーブルされる。
【００５４】
ここで、高周波制御信号ＦＨがイネーブルされた場合は、パラメーターｔＤＡＬが４クロックに設定される。即ち、パラメーターｔＲＤＬ及びｔＲＰが２クロックに設定される。
【００５５】
従って、バースト制御部８は、状態制御部１が、ライト後オートプリチャージを行う命令ＷＴＡに従い、ライト後オートプリチャージを行うフラグ信号であるオートプリチャージ制御信号ＷＴＡＰＣＧをイネーブルすることによって、最後の入力データＤＩＮが入力された後の外部クロック信号ＣＬＫの２番目のパルスの立上りエッジでバースト終了命令ＢＥＮＤを生成して出力する。
【００５６】
バースト終了命令ＢＥＮＤが出力された場合、オートプリチャージ制御部９はそのバースト終了命令ＢＥＮＤを利用してオートプリチャージ命令ＡＰＣＧを生成し、ロー制御部１０は、オートプリチャージ制御部９が出力するオートプリチャージ命令ＡＰＣＧを利用してワードライン制御信号ＷＬＣＯＮを生成し、ワードラインをディスエーブルさせてプリチャージを行なう。図２と同様に図３においても、ワードラインイネーブル命令ＡＣＴによって、イネーブル（ハイレベルに設定）されたワードライン制御信号ＷＬＣＯＮが、セルノードＣＮの電位が十分に高くなった後に、ディスエーブル（ローレベルに設定）されていることが示されている。
【００５７】
このように、低周波数の外部クロック信号ＣＬＫが入力される場合と、高周波数の外部クロック信号ＣＬＫが入力される場合とで、パラメーターｔＤＡＬ、ｔＲＤＬにそれぞれ異なる値を設定することによって、高周波数の外部クロック信号ＣＬＫが入力された場合においても、セルノードＣＮの電位が十分に高くなった後に、ワードラインがディスエーブルされるため、リード又はライト動作の不良を防ぐことができる。
【００５８】
例えば、半導体メモリ装置が、133ＭＨｚ及び166ＭＨｚの周波数の外部クロック信号ＣＬＫに同期して動作可能である場合、133ＭＨｚの外部クロック信号ＣＬＫを低周波と定義し、166ＭＨｚの外部クロック信号ＣＬＫを高周波と定義すれば、133ＭＨｚの外部クロック信号ＣＬＫが入力される場合、低周波制御信号ＦＬがイネーブルされてｔＤＡＬ＝３、ｔＲＤＬ＝１と設定され、166ＭＨｚの外部クロック信号ＣＬＫが入力される場合、高周波制御信号ＦＨがイネーブルされてｔＤＡＬ＝４、ｔＲＤＬ＝２と設定される。
【００５９】
従って、166ＭＨｚの外部クロック信号ＣＬＫが入力される場合においても、133ＭＨｚの外部クロック信号ＣＬＫが入力される場合と同じパラメーター、即ちｔＤＡＬ＝３、ｔＲＤＬ＝１が設定されていれば、セルノードＣＮの電位が十分に高くなる前にプリチャージ動作が行われるために動作不良が発生することがあるが、本実施の形態に係る半導体メモリ装置では、上記したようにｔＤＡＬ＝４、ｔＲＤＬ＝２と設定されるため、セルノードＣＮの電位が十分高くなった後にプリチャージが行われるので動作不良を防ぐことができる。
【００６０】
図４は、本発明の別の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【００６１】
図４に示された同期式半導体メモリ装置は、図１に示された同期式半導体メモリ装置と同様に、状態制御部１１、アドレスバッファ１２、モードレジスター１３、駆動部１５、データ入出力バッファ１６、及びメモリ部１７を備えて構成され、駆動部１５はバースト制御部１８、オートプリチャージ制御部１９、及びロー制御部２０を備えている。
【００６２】
そして、図４に示された同期式半導体メモリ装置は、図１に示された同期式半導体メモリ装置と異なる構成要素として、周波数レジスター４の代わりに周波数検出器１４を備えている。
【００６３】
周波数検出器１４は、入力された外部クロック信号ＣＬＫの周波数を検出し、検出された結果に対応して周波数情報である低周波制御信号ＦＬ及び高周波制御信号ＦＨを出力する。
【００６４】
例えば、半導体メモリ装置が133ＭＨｚ及び166ＭＨｚの周波数を有する外部クロック信号ＣＬＫに同期して動作可能である場合、133ＭＨｚの外部クロック信号ＣＬＫを低周波と定義し、166ＭＨｚの外部クロック信号ＣＬＫを高周波と定義すれば、133ＭＨｚの周波数の外部クロック信号ＣＬＫが入力される場合、低周波数制御信号ＦＬがイネーブルされ、166ＭＨｚの周波数の外部クロック信号ＣＬＫが入力される場合、高周波数制御信号ＦＨがイネーブルされる。
【００６５】
周波数情報である低周波制御信号ＦＬ及び高周波制御信号ＦＨの信号レベルに応じた本実施の形態に係る同期式半導体メモリ装置の動作は、図１に示されている実施の形態に係る同期式半導体メモリ装置の動作と同様であり、ここでは動作説明を省略する。
【００６６】
ここで、周波数検出器１４には、同期式半導体メモリ装置に一般的に備えられているＤＬＬ（delay locked loop）回路に用いられている周波数検出器を使用することができる。
【００６７】
図５は、本発明のさらに別の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【００６８】
図５に示された同期式半導体メモリ装置は、図１に示された同期式半導体メモリ装置と同様に、状態制御部２１、アドレスバッファ２２、モードレジスター２３、駆動部２５、データ入出力バッファ２６、及びメモリ部２７を備えて構成され、駆動部２５はバースト制御部２８、オートプリチャージ制御部２９、及びロー制御部３０を備えている。
【００６９】
そして、図５に示された同期式半導体メモリ装置は、図１に示された同期式半導体メモリ装置と異なる構成要素として、周波数レジスター４の代わりに、複数のヒューズを備えて構成されるヒューズ部２４を備えている。
【００７０】
ヒューズ部２４は、入力された外部クロック信号ＣＬＫの周波数を検出し、その検出された結果に対応して所定のヒューズを切断して内部の電気回路を変更し、外部クロック信号ＣＬＫの周波数情報として、低周波制御信号ＦＬ又は高周波制御信号ＦＨを出力する。
【００７１】
例えば、半導体メモリ装置が133ＭＨｚ及び166ＭＨｚの周波数を有する外部クロック信号ＣＬＫに同期して動作可能である場合、133ＭＨｚの外部クロック信号ＣＬＫを低周波と定義し、166ＭＨｚの外部クロック信号ＣＬＫを高周波と定義すれば、133ＭＨｚの周波数の外部クロック信号ＣＬＫが入力される場合、低周波に対応するヒューズを切断することによって低周波数制御信号ＦＬがイネーブルされ、166ＭＨｚの周波数の外部クロック信号ＣＬＫが入力される場合、高周波数に対応するヒューズを切断することによって高周波数制御信号ＦＨがイネーブルされる。
【００７２】
周波数情報である低周波数制御信号ＦＬ及び高周波数制御信号ＦＨの信号レベルに応じた本実施の形態に係る同期式半導体メモリ装置の動作は、図１に示されている実施の形態に係る同期式半導体メモリ装置の動作と同様であり、ここでは動作説明を省略する。
【００７３】
以上の本発明に係る３種類の実施の形態の説明において、外部から入力される外部クロック信号ＣＬＫに対して周波数情報である低周波制御信号ＦＬ及び高周波ＦＨを決定したが、外部クロック信号ＣＬＫから生成される内部クロック信号を使用して低周波制御信号ＦＬ及び高周波ＦＨを決定することも可能である。
【００７４】
また、同期式半導体メモリ装置が、133ＭＨｚ、166ＭＨｚの２種類のクロックで動作可能である場合を説明したが、動作可能な外部クロック信号ＣＬＫの周波数が３種類以上の場合にも、それぞれの動作クロックに対応した周波数情報を生成してセル動作の制御に使用することが可能である。
【００７５】
例えば、同期式半導体メモリ装置が100ＭＨｚ、133ＭＨｚ及び166ＭＨｚで動作可能な場合、それぞれに対応して低周波制御信号ＦＬ、中間周波信号ＦＭ又は高周波制御信号ＦＨを生成し、バースト制御部８、１８、２８がこれらの信号に対応した値がパラメーターｔＤＡＬ、ｔＲＤＬに設定されるようにすることが可能である。また、低周波制御信号ＦＬ及び高周波制御信号ＦＨの組合せによって、周波数情報を伝達することも可能である。例えば、100ＭＨｚ、166ＭＨｚの場合、低周波制御信号ＦＬ又は高周波制御信号ＦＨの一方をイネーブルに設定し、他方をディスエーブルに設定し、133ＭＨｚの場合、低周波制御信号ＦＬ及び高周波制御信号ＦＨの両方をイネーブルに設定することが可能である。
【００７６】
また、バースト制御部８、１８、２８に、バーストカウンターの代わりに遅延回路（図示省略）を装備し、周波数レジスター４の低周波制御信号ＦＬがイネーブルされた場合、バースト終了命令ＢＥＮＤを直ちに出力し、高周波制御信号ＦＨがイネーブルされた場合、バースト終了命令ＢＥＮＤを遅延回路により遅延させた後に出力し、セルノードＣＮの電位が十分に充電された後にプリチャージが行なわれるようにすることが可能である。
【００７７】
また、バースト制御部８、１８、２８に、バーストカウンターの代わりにパルス幅調節回路（図示省略）を装備し、高周波制御信号ＦＨがイネーブルされた場合に、バースト制御部８、１８、２８の内部で使用する外部クロック信号ＣＬＫのパルス幅を伸長して、低周波制御信号ＦＬがイネーブルされた場合と同程度の時間経過の後にバースト終了命令ＢＥＮＤが立ち上がるように設定することによって、セルノードＣＮの電位が十分に充電された後にプリチャージが行なわれるようにすることも可能である。
【００７８】
また、図１に示した実施の形態において、モードレジスターセット信号ＭＲＳに対応する別の制御信号を状態制御部１で生成し、この制御信号によって周波数レジスター４を制御することが可能である。
【００７９】
また、ＤＤＲ（Double Data Rate）ＳＤＲＡＭ（Synchronous ＤＲＡＭ）の場合には、ＤＤＲ ＳＤＲＡＭで一般的に使用されるが同期式半導体メモリ装置では使用されない複数のモードを制御するために用いられるＥＭＲＳ（extended ＭＲＳ）を、モードレジスターセット信号ＭＲＳに対応する信号として使用して周波数レジスター４を制御することも可能である。
【００８０】
【発明の効果】
上記したように、本発明に係る同期式半導体メモリ装置は、同期の基準信号として使用されるクロック信号の周波数に対応する周波数情報を生成し、その周波数情報を利用してワードラインがディスエーブルされるタイミングを適切に設定することによって、メモリセルへのアクセス時における動作不良を防止し、アクセス効率を高めることができる。
【００８１】
さらに、本発明に係る同期式半導体メモリ装置は、同期の基準信号として使用されるクロック信号の周波数を検出し、その検出された結果に対応する周波数情報を生成し、その周波数情報を利用してワードラインがディスエーブルされるタイミングを適切に設定することによって、メモリセルへのアクセス時における動作不良を防止し、アクセス効率を高めることができる。
【００８２】
なお、本発明について、好ましい実施の形態に基づいて説明したが、これらの実施の形態は例示を目的とするものであり、当業者であれば、本発明に係る技術思想の範囲内で種々の改良、変更、付加等が可能であり、このような改良、変更、付加等も、本発明の技術的範囲に属するものである。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【図２】 図１に示した同期式半導体メモリ装置に低周波数のクロック信号が入力される場合の動作タイミング図である。
【図３】 図１に示した同期式半導体メモリ装置に高周波数のクロック信号が入力される場合の動作タイミング図である。
【図４】 本発明の別の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【図５】 本発明のさらに別の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【符号の説明】
１、１１、２１ 状態制御部
２、１２、２２ アドレスバッファ
３、１３、２３ モードレジスター
４ 周波数レジスター
５、１５、２５ 駆動部
６、１６、２６ データ入出力バッファ
７、１７、２７ メモリ部
８、１８、２８ バースト制御部
９、１９、２９ オートプリチャージ制御部
１０、２０、３０ ロー制御部
１４ 周波数検出器
２４ ヒューズ部
【発明の属する技術分野】
本発明は同期式半導体メモリ装置に関し、特に、クロック信号に対応する周波数情報を利用して、メモリセルへのアクセス動作（以下、セル動作という）におけるプリチャージのタイミングを設定し、高周波数のクロック信号に対しても正常に動作するクロック周波数情報を利用してセル動作を制御する同期式半導体メモリ装置に関する。
【０００２】
【従来の技術】
一般に、同期式半導体メモリ装置は、入出力レジスターを使用して、入出力される全ての入出力信号をクロック信号に同期させ、メモリセルに対するデータの入出力動作を行う。
【０００３】
このような同期式半導体メモリ装置の動作原理を簡単に説明すれば、次の通りである。
【０００４】
先ず、メモリセルからのデータ読出（以下、リードという）動作においては、クロック信号の立上りエッジでチップ選択信号／ＣＳからローアドレスストローブ信号／ＲＡＳが生成され、そのローアドレスストローブ信号／ＲＡＳがイネーブルの間にローアドレスが入力され、このローアドレスに対応するワードラインが選択される。
【０００５】
次いで、選択されたワードラインに接続されたメモリセルのデータがそれぞれのビットラインに出力され、このビットラインに出力されたデータはセンスアンプによりセンシング及び増幅される。
【０００６】
クロック信号の次の立上りエッジで生成されたカラムアドレスストローブ信号／ＣＡＳがイネーブルの間に、カラムアドレスが入力され、カラムデコーダにより選択されたビットラインに出力されている増幅されたデータがデータバスに出力され、入出力レジスターに入力された後、クロック信号ＣＬＫに同期して出力される。
【０００７】
一方、メモリセルへのデータ書込（以下、ライトという）動作においては、クロック信号の立上りエッジでチップ選択信号／ＣＳからローアドレスストローブ信号／ＲＡＳが生成され、そのローアドレスストローブ信号／ＲＡＳがイネーブルの間にローアドレスが入力され、このローアドレスに対応するワードラインが選択される。
【０００８】
このとき外部からデータが入力され、入出力レジスターに一時的に記録され、クロック信号に同期してデータバスに出力される。
【０００９】
次いで、クロック信号の次の立上りエッジで生成されたカラムアドレスストローブ信号／ＣＡＳがイネーブルの間に、カラムアドレスが入力され、カラムデコーダにより選択されたビットラインに、入出力レジスターからデータバスに出力されたデータが出力され、選択されたワードラインに接続されたメモリセルに、ビットラインに出力されたデータが記録される。
【００１０】
このように、入出力レジスターを使用することによって、プリチャージ等の内部動作をクロック信号ＣＬＫに同期して制御することが可能となり、半導体メモリ装置は高速動作を行うことができる。
【００１１】
同期式半導体メモリ装置の全ての動作モードは、レベル化された信号の代りにその動作モードの状態（state）を表わす命令（command）により制御される。
【００１２】
ここで、各命令はクロック信号に同期して設定されるが、一つの動作は複数のクロックサイクルに渡り、クロック信号のクロックサイクルごとに特定の動作状態が存在する。
【００１３】
即ち、同期式半導体メモリ装置の動作は複数の動作状態から構成されている。
【００１４】
従って、各クロックサイクルにおいて、状態を指定するための状態装置（finite state machine）が必要であり、この状態装置に入力信号／ＣＡＳ、／ＲＡＳ、／ＣＳ、／ＷＥ及びクロック信号ＣＬＫ等を入力し、対応する命令を出力することにより、動作状態を順次進めることができる。
【００１５】
ローアドレスストローブ信号／ＲＡＳ、カラムアドレスストローブ信号／ＣＡＳ等の制御信号等は、クロック信号の一周期の間のみ信号をイネーブルさせると内部レジスターに記録されるため、レジスターの内容を変えない限り入力された状態がそのまま維持されることになる。
【００１６】
従って、クロック信号のパルス幅に適合させて入力される外部信号／ＣＳ、／ＲＡＳ、／ＣＡＳ、及び／ＷＥ等の組み合わせにより半導体メモリ装置の動作状態が決定される。このような動作状態は半導体メモリ装置内の命令デコーダにより解読され、その動作状態に該当する命令が出力されて、その命令に従つて半導体メモリ装置動作が行われる。
【００１７】
以下、命令による半導体メモリ装置の動作を具体的に説明する。先ず、リード動作を例に挙げて説明すれば、クロック信号の立上りエッジでワードラインイネーブル命令ＡＣＴとローアドレスが入力され、半導体メモリ装置がアクティブ状態に設定される。このとき、ワードラインはローアドレスにより選択される。
【００１８】
次いで、リード命令が入力され、カラムアドレスが入力されると、センスアンプにより増幅されてビットラインに出力されたデータが、データバスに出力され、入出力レジスターに記録され、クロック信号ＣＬＫに同期して外部に出力される。
【００１９】
ここで、リード命令が入力された後、有効なデータが出力されるまでの時間（以下、カスレイテンシーＣＬ（ＣＡＳ latency）という）はクロックサイクルの整数倍である。
【００２０】
カスレイテンシーＣＬ後に、連続的に所定の個数（以下、バースト長（burst length）という）のデータが出力される。
【００２１】
リード命令が入力された後、バースト長のデータを読み取ってから自動的にプリチャージ状態に設定される（以下、オートプリチャージ（auto precharge）という）。
【００２２】
ここで、オートプリチャージの動作は、バースト長のデータを読み取った後、入力されたバースト終了命令ＢＥＮＤに応じてオートプリチャージ命令ＡＰＣＧを生成してワードラインをディスエーブルさせ、プリチャージを行う動作である。
【００２３】
一方、ライト動作においては、クロック信号の立上りエッジでワードラインイネーブル命令ＡＣＴとローアドレスが入力され、半導体メモリ装置がアクティブ状態に設定される。このとき、ワードラインはローアドレスにより選択される。
【００２４】
次いで、ライト命令が入力され、カラムアドレスが入力されると、クロック信号ＣＬＫに同期して入出力レジスターに記録されたデータをデータバスに出力し、カラムアドレスに該当するビットラインにデータを出力し、選択されたワードラインに接続されたメモリセルにデータを記録する。
【００２５】
ライト命令が入力された後、バースト長のデータを読み取った後、オートプリチャージ命令により自動的にプリチャージ状態に設定される。
【００２６】
このように、リード動作又はライト動作は、ワードラインイネーブル命令ＡＣＴとローアドレスにより選択されたワードラインをアクティブにし、選択されたメモリセルに記録されたデータを読み取るか、又は選択されたメモリセルに入力されたデータを書き込む動作であり、パラメーターにより予め設定された周期に従って行われるため、高周波数のクロック信号が入力される場合、セルノードＣＮの電位が十分に高くならない状態でリード動作又はライト動作が行われ、バースト終了命令ＢＥＮＤが入力されてオートプリチャージ命令ＡＰＣＧが発生し、ワードラインがディスエーブルされてプリチャージされるため、有効なデータをリード又はライトできず、セル動作が正常に行なわれない問題が発生する。
【００２７】
【発明が解決しようとする課題】
上記の問題を解決するために、本発明の目的は、クロック信号の周波数に応じてワードラインのディスエーブルタイミングを変更することによって、セル動作不良を防止することができる同期式半導体メモリ装置を提供することにある。
【００２８】
【課題を解決するための手段】
本発明に係る同期式半導体メモリ装置は、クロック信号が入力され、動作状態を設定するためのワードラインイネーブル命令、プリチャージ命令、オートプリチャージ制御信号及びモードレジスターセット信号を生成する状態制御手段と、入力されるアドレスをバッファするアドレスバッファと、前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して決定した動作モード信号を出力するモードレジスターと、前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して前記クロック信号の周波数を格納及び判別し、該判別結果に対応して複数の周波数情報信号を出力する周波数レジスターと、前記ワードラインイネーブル命令、前記プリチャージ命令、前記オートプリチャージ制御信号、前記動作モード信号及び前記複数の周波数情報信号に応じてワードラインのディスエーブルタイミングを制御する駆動手段を備えていることを特徴とする。
【００２９】
また、本発明に係る同期式半導体メモリ装置は、クロック信号が入力され、動作状態を設定するためのワードラインイネーブル命令、プリチャージ命令、オートプリチャージ制御信号及びモードレジスターセット信号を生成する状態制御手段と、入力されるアドレスをバッファするアドレスバッファと、前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して決定した動作モード信号を出力するモードレジスターと、前記クロック信号の周波数を検出し、前記検出周波数に対応した複数の周波数情報信号を出力する周波数検出器と、前記ワードラインイネーブル命令、前記プリチャージ命令、前記オートプリチャージ制御信号、前記動作モード信号及び前記複数の周波数情報信号に応じてワードラインのディスエーブルタイミングを制御する駆動手段とを備えていることを特徴とするものであってもよい。
【００３０】
さらに、本発明に係る同期式半導体メモリ装置は、クロック信号が入力され、動作状態を設定するためのワードラインイネーブル命令、プリチャージ命令、オートプリチャージ制御信号及びモードレジスターセット信号を生成する状態制御手段と、入力されるアドレスをバッファするアドレスバッファと、前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して決定した動作モード信号を出力するモードレジスターと、複数個のヒューズを備え、前記クロック信号に応じて前記ヒューズを切断し、前記アドレスバッファのアドレスを利用して、前記クロック信号の周波数に対応した複数の周波数情報信号を出力するヒューズ部と、前記ワードラインイネーブル命令、前記プリチャージ命令、前記オートプリチャージ制御信号、前記動作モード信号及び前記複数の周波数情報信号に応じてワードラインのディスエーブルタイミングを制御する駆動手段とを備えていることを特徴とするものであってもよい。
【００３１】
【発明の実施の形態】
以下、添付の図面を参照して本発明に係る実施の形態を詳細に説明する。
【００３２】
図１は、本発明の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【００３３】
図１に示されているように、本実施の形態に係る同期式半導体メモリ装置は、動作状態を設定する状態制御部１と、入力されるアドレスＡｉをバッファするアドレスバッファ２と、状態制御部１から出力されるモードレジスターセット信号ＭＲＳ及びアドレスバッファ２から出力される内部アドレスＡＤＤｉを利用して動作モードを設定するモードレジスター３と、入力されるクロック信号ＣＬＫの周波数情報を出力する周波数レジスター４と、ワードラインを駆動する駆動部５と、入力データＤＩＮ及び出力データＤＯＵＴをバッファするデータ入出力バッファ６と、データ入出力バッファ６を介して、入力データＤＩＮを記録し、又は記録されたデータを出力データＤＯＵＴとして出力するメモリ部７とを備えて構成されている。
【００３４】
状態制御部１は、外部クロック信号ＣＬＫ、チップ選択信号／ＣＳ、ライトイネーブル信号／ＷＥ、ローアドレスストローブ信号／ＲＡＳ及びカラムアドレスストローブ信号／ＣＡＳが入力され、セル動作状態を設定するために、ワードラインイネーブル命令ＡＣＴ、プリチャージ命令ＰＲＥ、オートプリチャージ制御信号ＷＴＡＰＣＧ（write with auto precharge）及びモードレジスターセット信号ＭＲＳを出力する。
【００３５】
周波数レジスター４は、使用可能な複数の外部クロック信号ＣＬＫの周波数に関する情報を内部のレジスター（図示せず）に記録しており、状態制御部１が出力するモードレジスターセット信号ＭＲＳ及びアドレスバッファ２が出力する内部アドレスＡＤＤｉを利用し、外部クロック信号ＣＬＫの周波数情報として低周波制御信号ＦＬ及び高周波制御信号ＦＨを出力する。
【００３６】
ここで、周波数情報である低周波制御信号ＦＬ及び高周波制御信号ＦＨは、外部クロック信号ＣＬＫの周波数に応じて各々の信号レベルが設定される。 モードレジスターセット信号ＭＲＳは、モードレジスター３を制御するための信号であるが、周波数レジスター４を制御する制御信号にも用いられる。
【００３７】
高周波制御信号ＦＨは、外部から入力されるクロック信号ＣＬＫが高周波数の信号であるときにイネーブルされ、低周波制御信号ＦＬは、クロック信号ＣＬＫが低周波数の信号であるときにイネーブルされるフラグ（flag）信号である。
【００３８】
例えば、133ＭＨｚを低周波数、166ＭＨｚを高周波数と定義した場合、同期式半導体メモリ装置が133ＭＨｚで動作するときに低周波制御信号ＦＬがイネーブルされ、166ＭＨｚで動作するときに高周波制御信号ＦＨがイネーブルされる。
【００３９】
駆動部５は、状態制御部１のオートプリチャージ制御信号ＷＴＡＰＣＧにより制御され、モードレジスター３が出力するバースト長信号ＢＬ並びに周波数レジスター４が出力する低周波制御信号ＦＬ及び高周波制御信号ＦＨを利用してバースト終了命令ＢＥＮＤを生成して出力するバースト制御部８と、状態制御部１が出力するオートプリチャージ制御信号ＷＴＡＰＣＧにより制御され、バースト制御部８のバースト終了命令ＢＥＮＤを利用してオートプリチャージ命令ＡＰＣＧを生成して出力するオートプリチャージ制御部９と、ワードラインイネーブル命令ＡＣＴ及びプリチャージ命令ＰＲＥにより制御され、オートプリチャージ命令ＡＰＣＧを利用してワードラインをイネーブル又はディスエーブルさせ、プリチャージを行なうロー制御部１０とを備えている。
【００４０】
ここで、バースト制御部８は、バースト終了命令ＢＥＮＤを出力するタイミングを決定するための複数のパラメーターを有し、これらのパラメーターには、周波数レジスター４の低周波制御信号ＦＬがイネーブルされた場合と、高周波制御信号ＦＨがイネーブルされた場合とでそれぞれ異なる値が設定され、モードレジスター３が出力するバースト長信号ＢＬを利用して、バースト長だけのデータが入力された後さらにパラメーターに応じた時間が経過した後にバースト終了命令ＢＥＮＤを出力する。
【００４１】
即ち、ライト後オートプリチャージを行う命令ＷＴＡにより最後の入力データが入力された後、ワードラインイネーブル命令ＡＣＴが入力されるまでの時間（Last Data in to Active）を表わすパラメーターｔＤＡＬが、低周波制御信号ＦＬがイネーブルされたときは３クロックに設定され、高周波制御信号ＦＨがイネーブルされたときは４クロックに設定される。
【００４２】
従って、最後のデータが入力された後、ロープリチャージを指示可能となるまでの時間、即ちバースト終了命令ＢＥＮＤを出力するまでの時間を表わすパラメーターｔＲＤＬは、低周波制御信号ＦＬがイネーブルされた場合、１クロックに設定され、高周波制御信号ＦＨがイネーブルされた場合、２クロックに設定される。
【００４３】
パラメータに応じた時間が経過した後にバースト終了命令ＢＥＮＤを出力する動作は、バースト制御部８にバーストカウンター（図示省略）を備えて、外部クロック信号ＣＬＫのクロック数をカウントすることによって実行され得る。
【００４４】
オートプリチャージ制御部９は、状態制御部１が出力するオートプリチャージ制御信号ＷＴＡＰＣＧ、及びバースト制御部８が出力するバースト終了命令ＢＥＮＤを利用してオートプリチャージ命令ＡＰＣＧを生成して出力する。
【００４５】
ロー制御部１０は、オートプリチャージ制御部９が出力するオートプリチャージ命令ＡＰＣＧに応じて状態制御部１のワードラインイネーブル命令ＡＣＴ及びプリチャージ命令ＰＲＥを利用し、ワードラインをイネーブル又はディスエーブルさせてプリチャージを行なう。
【００４６】
図２及び図３は、本実施の形態に係る同期式半導体メモリ装置の動作タイミングを示すタイミング図であり、パラメーターｔＤＡＬの設定が各々異なる場合のタイミング図である。
【００４７】
先ず、図２は、低周波数の外部クロック信号ＣＬＫが入力される場合の本実施の形態に係る同期式半導体メモリ装置の動作を示すタイミング図である。
【００４８】
低周波数の外部クロック信号ＣＬＫが入力されると、周波数レジスター４によって低周波制御信号ＦＬがイネーブルされる。
【００４９】
ここで、低周波制御信号ＦＬがイネーブルされた場合、パラメーターｔＤＡＬが３クロックに設定される。即ち、パラメーターｔＲＤＬが１クロックに設定され、ロープリチャージ時間（Row Precharge time）を表わすパラメーターｔＲＰが２クロックに設定される。
【００５０】
従って、バースト制御部８は、状態制御部１が、ライト後オートプリチャージを行う命令ＷＴＡに従い、ライト後オートプリチャージを行うフラグ信号であるオートプリチャージ制御信号ＷＴＡＰＣＧをイネーブルすることによって、最後の入力データＤＩＮが入力された後の外部クロック信号ＣＬＫの最初のパルスの立上りエッジでバースト終了命令ＢＥＮＤを生成して出力する。
【００５１】
バースト終了命令ＢＥＮＤが出力された場合、オートプリチャージ制御部９はそのバースト終了命令ＢＥＮＤを利用してオートプリチャージ命令ＡＰＣＧを生成し、ロー制御部１０は、オートプリチャージ制御部９が出力するオートプリチャージ命令ＡＰＣＧを利用してワードライン制御信号ＷＬＣＯＮを生成し、ワードラインをディスエーブルさせてプリチャージを行なう。図２には、ワードラインイネーブル命令ＡＣＴによって、イネーブル（ハイレベルに設定）されたワードライン制御信号ＷＬＣＯＮが、セルノードＣＮの電位が十分に高くなった後に、ディスエーブル（ローレベルに設定）されていることが示されている。
【００５２】
一方、図３は、高周波数の外部クロック信号ＣＬＫが入力される場合の本実施の形態に係る同期式半導体メモリ装置の動作を示すタイミング図である。
【００５３】
高周波数の外部クロック信号ＣＬＫが入力されると、周波数レジスター４によって高周波制御信号ＦＨがイネーブルされる。
【００５４】
ここで、高周波制御信号ＦＨがイネーブルされた場合は、パラメーターｔＤＡＬが４クロックに設定される。即ち、パラメーターｔＲＤＬ及びｔＲＰが２クロックに設定される。
【００５５】
従って、バースト制御部８は、状態制御部１が、ライト後オートプリチャージを行う命令ＷＴＡに従い、ライト後オートプリチャージを行うフラグ信号であるオートプリチャージ制御信号ＷＴＡＰＣＧをイネーブルすることによって、最後の入力データＤＩＮが入力された後の外部クロック信号ＣＬＫの２番目のパルスの立上りエッジでバースト終了命令ＢＥＮＤを生成して出力する。
【００５６】
バースト終了命令ＢＥＮＤが出力された場合、オートプリチャージ制御部９はそのバースト終了命令ＢＥＮＤを利用してオートプリチャージ命令ＡＰＣＧを生成し、ロー制御部１０は、オートプリチャージ制御部９が出力するオートプリチャージ命令ＡＰＣＧを利用してワードライン制御信号ＷＬＣＯＮを生成し、ワードラインをディスエーブルさせてプリチャージを行なう。図２と同様に図３においても、ワードラインイネーブル命令ＡＣＴによって、イネーブル（ハイレベルに設定）されたワードライン制御信号ＷＬＣＯＮが、セルノードＣＮの電位が十分に高くなった後に、ディスエーブル（ローレベルに設定）されていることが示されている。
【００５７】
このように、低周波数の外部クロック信号ＣＬＫが入力される場合と、高周波数の外部クロック信号ＣＬＫが入力される場合とで、パラメーターｔＤＡＬ、ｔＲＤＬにそれぞれ異なる値を設定することによって、高周波数の外部クロック信号ＣＬＫが入力された場合においても、セルノードＣＮの電位が十分に高くなった後に、ワードラインがディスエーブルされるため、リード又はライト動作の不良を防ぐことができる。
【００５８】
例えば、半導体メモリ装置が、133ＭＨｚ及び166ＭＨｚの周波数の外部クロック信号ＣＬＫに同期して動作可能である場合、133ＭＨｚの外部クロック信号ＣＬＫを低周波と定義し、166ＭＨｚの外部クロック信号ＣＬＫを高周波と定義すれば、133ＭＨｚの外部クロック信号ＣＬＫが入力される場合、低周波制御信号ＦＬがイネーブルされてｔＤＡＬ＝３、ｔＲＤＬ＝１と設定され、166ＭＨｚの外部クロック信号ＣＬＫが入力される場合、高周波制御信号ＦＨがイネーブルされてｔＤＡＬ＝４、ｔＲＤＬ＝２と設定される。
【００５９】
従って、166ＭＨｚの外部クロック信号ＣＬＫが入力される場合においても、133ＭＨｚの外部クロック信号ＣＬＫが入力される場合と同じパラメーター、即ちｔＤＡＬ＝３、ｔＲＤＬ＝１が設定されていれば、セルノードＣＮの電位が十分に高くなる前にプリチャージ動作が行われるために動作不良が発生することがあるが、本実施の形態に係る半導体メモリ装置では、上記したようにｔＤＡＬ＝４、ｔＲＤＬ＝２と設定されるため、セルノードＣＮの電位が十分高くなった後にプリチャージが行われるので動作不良を防ぐことができる。
【００６０】
図４は、本発明の別の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【００６１】
図４に示された同期式半導体メモリ装置は、図１に示された同期式半導体メモリ装置と同様に、状態制御部１１、アドレスバッファ１２、モードレジスター１３、駆動部１５、データ入出力バッファ１６、及びメモリ部１７を備えて構成され、駆動部１５はバースト制御部１８、オートプリチャージ制御部１９、及びロー制御部２０を備えている。
【００６２】
そして、図４に示された同期式半導体メモリ装置は、図１に示された同期式半導体メモリ装置と異なる構成要素として、周波数レジスター４の代わりに周波数検出器１４を備えている。
【００６３】
周波数検出器１４は、入力された外部クロック信号ＣＬＫの周波数を検出し、検出された結果に対応して周波数情報である低周波制御信号ＦＬ及び高周波制御信号ＦＨを出力する。
【００６４】
例えば、半導体メモリ装置が133ＭＨｚ及び166ＭＨｚの周波数を有する外部クロック信号ＣＬＫに同期して動作可能である場合、133ＭＨｚの外部クロック信号ＣＬＫを低周波と定義し、166ＭＨｚの外部クロック信号ＣＬＫを高周波と定義すれば、133ＭＨｚの周波数の外部クロック信号ＣＬＫが入力される場合、低周波数制御信号ＦＬがイネーブルされ、166ＭＨｚの周波数の外部クロック信号ＣＬＫが入力される場合、高周波数制御信号ＦＨがイネーブルされる。
【００６５】
周波数情報である低周波制御信号ＦＬ及び高周波制御信号ＦＨの信号レベルに応じた本実施の形態に係る同期式半導体メモリ装置の動作は、図１に示されている実施の形態に係る同期式半導体メモリ装置の動作と同様であり、ここでは動作説明を省略する。
【００６６】
ここで、周波数検出器１４には、同期式半導体メモリ装置に一般的に備えられているＤＬＬ（delay locked loop）回路に用いられている周波数検出器を使用することができる。
【００６７】
図５は、本発明のさらに別の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【００６８】
図５に示された同期式半導体メモリ装置は、図１に示された同期式半導体メモリ装置と同様に、状態制御部２１、アドレスバッファ２２、モードレジスター２３、駆動部２５、データ入出力バッファ２６、及びメモリ部２７を備えて構成され、駆動部２５はバースト制御部２８、オートプリチャージ制御部２９、及びロー制御部３０を備えている。
【００６９】
そして、図５に示された同期式半導体メモリ装置は、図１に示された同期式半導体メモリ装置と異なる構成要素として、周波数レジスター４の代わりに、複数のヒューズを備えて構成されるヒューズ部２４を備えている。
【００７０】
ヒューズ部２４は、入力された外部クロック信号ＣＬＫの周波数を検出し、その検出された結果に対応して所定のヒューズを切断して内部の電気回路を変更し、外部クロック信号ＣＬＫの周波数情報として、低周波制御信号ＦＬ又は高周波制御信号ＦＨを出力する。
【００７１】
例えば、半導体メモリ装置が133ＭＨｚ及び166ＭＨｚの周波数を有する外部クロック信号ＣＬＫに同期して動作可能である場合、133ＭＨｚの外部クロック信号ＣＬＫを低周波と定義し、166ＭＨｚの外部クロック信号ＣＬＫを高周波と定義すれば、133ＭＨｚの周波数の外部クロック信号ＣＬＫが入力される場合、低周波に対応するヒューズを切断することによって低周波数制御信号ＦＬがイネーブルされ、166ＭＨｚの周波数の外部クロック信号ＣＬＫが入力される場合、高周波数に対応するヒューズを切断することによって高周波数制御信号ＦＨがイネーブルされる。
【００７２】
周波数情報である低周波数制御信号ＦＬ及び高周波数制御信号ＦＨの信号レベルに応じた本実施の形態に係る同期式半導体メモリ装置の動作は、図１に示されている実施の形態に係る同期式半導体メモリ装置の動作と同様であり、ここでは動作説明を省略する。
【００７３】
以上の本発明に係る３種類の実施の形態の説明において、外部から入力される外部クロック信号ＣＬＫに対して周波数情報である低周波制御信号ＦＬ及び高周波ＦＨを決定したが、外部クロック信号ＣＬＫから生成される内部クロック信号を使用して低周波制御信号ＦＬ及び高周波ＦＨを決定することも可能である。
【００７４】
また、同期式半導体メモリ装置が、133ＭＨｚ、166ＭＨｚの２種類のクロックで動作可能である場合を説明したが、動作可能な外部クロック信号ＣＬＫの周波数が３種類以上の場合にも、それぞれの動作クロックに対応した周波数情報を生成してセル動作の制御に使用することが可能である。
【００７５】
例えば、同期式半導体メモリ装置が100ＭＨｚ、133ＭＨｚ及び166ＭＨｚで動作可能な場合、それぞれに対応して低周波制御信号ＦＬ、中間周波信号ＦＭ又は高周波制御信号ＦＨを生成し、バースト制御部８、１８、２８がこれらの信号に対応した値がパラメーターｔＤＡＬ、ｔＲＤＬに設定されるようにすることが可能である。また、低周波制御信号ＦＬ及び高周波制御信号ＦＨの組合せによって、周波数情報を伝達することも可能である。例えば、100ＭＨｚ、166ＭＨｚの場合、低周波制御信号ＦＬ又は高周波制御信号ＦＨの一方をイネーブルに設定し、他方をディスエーブルに設定し、133ＭＨｚの場合、低周波制御信号ＦＬ及び高周波制御信号ＦＨの両方をイネーブルに設定することが可能である。
【００７６】
また、バースト制御部８、１８、２８に、バーストカウンターの代わりに遅延回路（図示省略）を装備し、周波数レジスター４の低周波制御信号ＦＬがイネーブルされた場合、バースト終了命令ＢＥＮＤを直ちに出力し、高周波制御信号ＦＨがイネーブルされた場合、バースト終了命令ＢＥＮＤを遅延回路により遅延させた後に出力し、セルノードＣＮの電位が十分に充電された後にプリチャージが行なわれるようにすることが可能である。
【００７７】
また、バースト制御部８、１８、２８に、バーストカウンターの代わりにパルス幅調節回路（図示省略）を装備し、高周波制御信号ＦＨがイネーブルされた場合に、バースト制御部８、１８、２８の内部で使用する外部クロック信号ＣＬＫのパルス幅を伸長して、低周波制御信号ＦＬがイネーブルされた場合と同程度の時間経過の後にバースト終了命令ＢＥＮＤが立ち上がるように設定することによって、セルノードＣＮの電位が十分に充電された後にプリチャージが行なわれるようにすることも可能である。
【００７８】
また、図１に示した実施の形態において、モードレジスターセット信号ＭＲＳに対応する別の制御信号を状態制御部１で生成し、この制御信号によって周波数レジスター４を制御することが可能である。
【００７９】
また、ＤＤＲ（Double Data Rate）ＳＤＲＡＭ（Synchronous ＤＲＡＭ）の場合には、ＤＤＲ ＳＤＲＡＭで一般的に使用されるが同期式半導体メモリ装置では使用されない複数のモードを制御するために用いられるＥＭＲＳ（extended ＭＲＳ）を、モードレジスターセット信号ＭＲＳに対応する信号として使用して周波数レジスター４を制御することも可能である。
【００８０】
【発明の効果】
上記したように、本発明に係る同期式半導体メモリ装置は、同期の基準信号として使用されるクロック信号の周波数に対応する周波数情報を生成し、その周波数情報を利用してワードラインがディスエーブルされるタイミングを適切に設定することによって、メモリセルへのアクセス時における動作不良を防止し、アクセス効率を高めることができる。
【００８１】
さらに、本発明に係る同期式半導体メモリ装置は、同期の基準信号として使用されるクロック信号の周波数を検出し、その検出された結果に対応する周波数情報を生成し、その周波数情報を利用してワードラインがディスエーブルされるタイミングを適切に設定することによって、メモリセルへのアクセス時における動作不良を防止し、アクセス効率を高めることができる。
【００８２】
なお、本発明について、好ましい実施の形態に基づいて説明したが、これらの実施の形態は例示を目的とするものであり、当業者であれば、本発明に係る技術思想の範囲内で種々の改良、変更、付加等が可能であり、このような改良、変更、付加等も、本発明の技術的範囲に属するものである。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【図２】 図１に示した同期式半導体メモリ装置に低周波数のクロック信号が入力される場合の動作タイミング図である。
【図３】 図１に示した同期式半導体メモリ装置に高周波数のクロック信号が入力される場合の動作タイミング図である。
【図４】 本発明の別の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【図５】 本発明のさらに別の実施の形態に係る同期式半導体メモリ装置の主要部分の構成を示すブロック図である。
【符号の説明】
１、１１、２１ 状態制御部
２、１２、２２ アドレスバッファ
３、１３、２３ モードレジスター
４ 周波数レジスター
５、１５、２５ 駆動部
６、１６、２６ データ入出力バッファ
７、１７、２７ メモリ部
８、１８、２８ バースト制御部
９、１９、２９ オートプリチャージ制御部
１０、２０、３０ ロー制御部
１４ 周波数検出器
２４ ヒューズ部
Claims (10)
- クロック信号が入力され、動作状態を設定するためのワードラインイネーブル命令、プリチャージ命令、オートプリチャージ制御信号及びモードレジスターセット信号を生成する状態制御手段と、
入力されるアドレスをバッファするアドレスバッファと、
前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して決定した動作モード信号を出力するモードレジスターと、
前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して前記クロック信号の周波数を格納及び判別し、該判別結果に対応して複数の周波数情報信号を出力する周波数レジスターと、
前記ワードラインイネーブル命令、前記プリチャージ命令、前記オートプリチャージ制御信号、前記動作モード信号及び前記複数の周波数情報信号に応じてワードラインのディスエーブルタイミングを制御する駆動手段とを備えていることを特徴とする同期式半導体メモリ装置。 - 前記駆動手段は、
前記複数の周波数情報信号に応じて、前記状態制御手段の出力信号と前記動作モード信号とを利用してバースト終了を知らせるバースト終了命令を生成して出力するバースト制御手段、
前記バースト終了命令及び前記状態制御手段の出力信号を利用してオートプリチャージを行うオートプリチャージ命令を出力するオートプリチャージ制御手段、及び
前記オートプリチャージ命令及び前記状態制御手段の出力信号を利用して前記ワードラインを駆動するロー制御手段を備えていることを特徴とする請求項１に記載の同期式半導体メモリ装置。 - 前記バースト制御手段は、
前記クロック信号のクロック数をカウントし、前記バースト終了命令を出力するタイミングを制御するバーストカウンターを備えていることを特徴とする請求項２に記載の同期式半導体メモリ装置。 - 前記バースト制御手段は、
前記複数の周波数情報信号に応じて生成された前記バースト終了命令を遅延させることによって、前記バースト終了命令を出力するタイミングを制御する遅延手段を備えていることを特徴とする請求項２に記載の同期式半導体メモリ装置。 - 前記バースト制御手段は、
入力される前記クロック信号のパルス幅を調整し、該調整後のクロック信号を使用して前記バースト終了命令を出力するタイミングを制御するパルス幅調節手段を備えていることを特徴とする請求項２に記載の同期式半導体メモリ装置。 - 前記周波数レジスターは、
前記クロック信号の異なる周波数に対応する複数の情報を記録する記録手段を備え、
前記状態制御手段の出力信号によって前記記録手段に記録された複数の情報の中から選択された情報に対応して前記複数の周波数情報信号を出力することを特徴とする請求項１に記載の同期式半導体メモリ装置。 - 前記クロック信号は、外部から入力された外部クロック信号であることを特徴とする請求項１に記載の同期式半導体メモリ装置。
- 前記クロック信号は、外部から入力されたクロック信号を利用して生成された内部クロック信号であることを特徴とする請求項１に記載の同期式半導体メモリ装置。
- クロック信号が入力され、動作状態を設定するためのワードラインイネーブル命令、プリチャージ命令、オートプリチャージ制御信号及びモードレジスターセット信号を生成する状態制御手段と、
入力されるアドレスをバッファするアドレスバッファと、
前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して決定した動作モード信号を出力するモードレジスターと、
前記クロック信号の周波数を検出し、前記検出周波数に対応した複数の周波数情報信号を出力する周波数検出器と、
前記ワードラインイネーブル命令、前記プリチャージ命令、前記オートプリチャージ制御信号、前記動作モード信号及び前記複数の周波数情報信号に応じてワードラインのディスエーブルタイミングを制御する駆動手段とを備えていることを特徴とする同期式半導体メモリ装置。 - クロック信号が入力され、動作状態を設定するためのワードラインイネーブル命令、プリチャージ命令、オートプリチャージ制御信号及びモードレジスターセット信号を生成する状態制御手段と、
入力されるアドレスをバッファするアドレスバッファと、
前記モードレジスターセット信号及び前記アドレスバッファのアドレスを利用して決定した動作モード信号を出力するモードレジスターと、
複数個のヒューズを備え、前記クロック信号の周波数に応じて前記ヒューズを切断し、前記アドレスバッファのアドレスを利用して、前記クロック信号の周波数に対応した複数の周波数情報信号を出力するヒューズ部と、
前記ワードラインイネーブル命令、前記プリチャージ命令、前記オートプリチャージ制御信号、前記動作モード信号及び前記複数の周波数情報信号に応じてワードラインのディスエーブルタイミングを制御する駆動手段とを備えていることを特徴とする同期式半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024100A KR100424118B1 (ko) | 2001-05-03 | 2001-05-03 | 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치 |
| KR2001-24100 | 2001-05-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002358784A JP2002358784A (ja) | 2002-12-13 |
| JP4168232B2 true JP4168232B2 (ja) | 2008-10-22 |
Family
ID=19709016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002107584A Expired - Fee Related JP4168232B2 (ja) | 2001-05-03 | 2002-04-10 | クロック信号の周波数情報を利用してセル動作を制御する同期式半導体メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6628566B2 (ja) |
| JP (1) | JP4168232B2 (ja) |
| KR (1) | KR100424118B1 (ja) |
| TW (1) | TW550596B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10147956B4 (de) * | 2001-09-28 | 2007-10-31 | Infineon Technologies Ag | Halbleiterspeichereinrichtung |
| US20030112665A1 (en) * | 2001-12-17 | 2003-06-19 | Nec Electronics Corporation | Semiconductor memory device, data processor, and method of determining frequency |
| US6829184B2 (en) * | 2002-01-28 | 2004-12-07 | Intel Corporation | Apparatus and method for encoding auto-precharge |
| US20030229824A1 (en) * | 2002-06-11 | 2003-12-11 | Waller William K. | Device for semiconductor memory repair |
| DE10233878B4 (de) * | 2002-07-25 | 2011-06-16 | Qimonda Ag | Integrierter synchroner Speicher sowie Speicheranordnung mit einem Speichermodul mit wenigstens einem synchronen Speicher |
| US6985400B2 (en) * | 2002-09-30 | 2006-01-10 | Infineon Technologies Ag | On-die detection of the system operation frequency in a DRAM to adjust DRAM operations |
| WO2004088667A1 (ja) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | 半導体メモリ |
| KR100812600B1 (ko) * | 2005-09-29 | 2008-03-13 | 주식회사 하이닉스반도체 | 주파수가 다른 복수의 클럭을 사용하는 반도체메모리소자 |
| US7616521B2 (en) | 2005-09-29 | 2009-11-10 | Hynix Semiconductor, Inc. | Semiconductor memory device selectively enabling address buffer according to data output |
| TWI323409B (en) * | 2006-09-08 | 2010-04-11 | Nanya Technology Corp | Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory |
| KR100902048B1 (ko) | 2007-05-14 | 2009-06-15 | 주식회사 하이닉스반도체 | 반도체 장치의 어드레스 수신회로 |
| KR100922880B1 (ko) * | 2008-06-05 | 2009-10-20 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 오토프리차지 제어회로 및 방법 |
| KR102151181B1 (ko) | 2014-09-05 | 2020-09-02 | 삼성전자주식회사 | 메모리 장치와 이를 포함하는 메모리 시스템 |
| KR102337044B1 (ko) * | 2015-07-27 | 2021-12-09 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
| KR20180099036A (ko) | 2017-02-28 | 2018-09-05 | 한온시스템 주식회사 | 쿨링모듈 |
| US20240055047A1 (en) * | 2022-08-11 | 2024-02-15 | Arm Limited | Burst Read with Flexible Burst Length for On-Chip Memory |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4685614A (en) | 1980-05-27 | 1987-08-11 | Honeywell, Inc. | Analog to digital conversion employing the system clock of a microprocessor, the clock frequency varying with analog input |
| JPH05101697A (ja) | 1991-10-02 | 1993-04-23 | Nec Corp | Ｌｓｉ用故障診断回路 |
| US6279116B1 (en) * | 1992-10-02 | 2001-08-21 | Samsung Electronics Co., Ltd. | Synchronous dynamic random access memory devices that utilize clock masking signals to control internal clock signal generation |
| SE505022C2 (sv) | 1995-08-08 | 1997-06-16 | Saab Dynamics Ab | Metod och anordning för distribution och synkronisering av klocksignaler i ett digitalt system |
| JP3238076B2 (ja) * | 1996-08-30 | 2001-12-10 | 株式会社東芝 | カウンタ回路及びこのカウンタ回路を備えた半導体記憶装置 |
| US5933379A (en) | 1996-11-18 | 1999-08-03 | Samsung Electronics, Co., Ltd. | Method and circuit for testing a semiconductor memory device operating at high frequency |
| US5784332A (en) | 1996-12-12 | 1998-07-21 | Micron Technology Corporation | Clock frequency detector for a synchronous memory device |
| US5956289A (en) | 1997-06-17 | 1999-09-21 | Micron Technology, Inc. | Clock signal from an adjustable oscillator for an integrated circuit |
| US5995424A (en) | 1997-07-16 | 1999-11-30 | Tanisys Technology, Inc. | Synchronous memory test system |
| JPH11213665A (ja) * | 1998-01-26 | 1999-08-06 | Mitsubishi Electric Corp | 半導体回路装置およびその使用方法 |
| KR100303993B1 (ko) * | 1998-06-29 | 2001-10-19 | 박종섭 | 주파수 변화에 따른 출력 데이터 속도 조정 회로 |
| KR100301367B1 (ko) | 1998-07-25 | 2001-10-27 | 윤종용 | 감지증폭기제어기능을갖는동기형반도체메모리장치 |
| JP3953206B2 (ja) * | 1998-09-24 | 2007-08-08 | 富士通株式会社 | 高速クロックに対応可能な入力バッファを持つ集積回路装置 |
| JP4034886B2 (ja) * | 1998-10-13 | 2008-01-16 | 富士通株式会社 | 半導体装置 |
| KR100335268B1 (ko) * | 1998-10-28 | 2002-09-26 | 주식회사 하이닉스반도체 | 자동리프레쉬를이용한멀티워드라인인에이블장치 |
| KR100311042B1 (ko) * | 1999-06-26 | 2001-11-02 | 윤종용 | 기입 주기의 프로그래밍이 가능한 동기식 메모리 장치 및 이를 이용한 데이터 기입 방법 |
| JP4400999B2 (ja) * | 2000-06-29 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
-
2001
- 2001-05-03 KR KR10-2001-0024100A patent/KR100424118B1/ko not_active IP Right Cessation
-
2002
- 2002-01-31 US US10/060,082 patent/US6628566B2/en not_active Expired - Lifetime
- 2002-03-18 TW TW091105080A patent/TW550596B/zh not_active IP Right Cessation
- 2002-04-10 JP JP2002107584A patent/JP4168232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002358784A (ja) | 2002-12-13 |
| US6628566B2 (en) | 2003-09-30 |
| TW550596B (en) | 2003-09-01 |
| KR100424118B1 (ko) | 2004-03-24 |
| KR20020084956A (ko) | 2002-11-16 |
| US20020163851A1 (en) | 2002-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262938B1 (en) | Synchronous DRAM having posted CAS latency and method for controlling CAS latency | |
| JP4707204B2 (ja) | 半導体記憶装置 | |
| JP4168232B2 (ja) | クロック信号の周波数情報を利用してセル動作を制御する同期式半導体メモリ装置 | |
| US8363503B2 (en) | Semiconductor memory device, memory controller that controls the same, and information processing system | |
| KR100719377B1 (ko) | 데이터 패턴을 읽는 반도체 메모리 장치 | |
| US6337809B1 (en) | Semiconductor memory device capable of improving data processing speed and efficiency of a data input and output pin and related method for controlling read and write | |
| US6205046B1 (en) | Synchronous dynamic random-access memory | |
| KR100252043B1 (ko) | 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법 | |
| KR100638747B1 (ko) | 반도체 기억 소자의 클럭 생성 장치 및 방법 | |
| JP3272914B2 (ja) | 同期型半導体装置 | |
| US6208582B1 (en) | Memory device including a double-rate input/output circuit | |
| JP3341710B2 (ja) | 半導体記憶装置 | |
| JP4079507B2 (ja) | メモリ制御システムおよびメモリ制御方法 | |
| JP4307894B2 (ja) | 同期式半導体メモリ装置のカラムデコーダ・イネーブルタイミングの制御方法及びその装置 | |
| JP2003059267A (ja) | 半導体記憶装置 | |
| KR100419270B1 (ko) | 반도체 메모리 | |
| US7254090B2 (en) | Semiconductor memory device | |
| EP0827154B1 (en) | Dram with variable internal operation frequency | |
| KR100546389B1 (ko) | 카스 레이턴시에 따라 동기되는 타이밍이 변하는 반도체메모리 장치 | |
| KR100437604B1 (ko) | 동기식 비트라인 센스앰프 | |
| JP2008257776A (ja) | 半導体記憶装置及びその制御方法 | |
| JP3298536B2 (ja) | 半導体記憶装置 | |
| JP2001243772A (ja) | ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ） | |
| US7952957B2 (en) | Circuit for generating read and signal and circuit for generating internal clock using the same | |
| KR100195219B1 (ko) | 반도체 메모리 장치의 칼럼 디코더 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070829 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080702 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4168232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |