JP5243436B2 - 半導体チップおよび半導体チップの製造方法 - Google Patents

半導体チップおよび半導体チップの製造方法 Download PDF

Info

Publication number
JP5243436B2
JP5243436B2 JP2009529520A JP2009529520A JP5243436B2 JP 5243436 B2 JP5243436 B2 JP 5243436B2 JP 2009529520 A JP2009529520 A JP 2009529520A JP 2009529520 A JP2009529520 A JP 2009529520A JP 5243436 B2 JP5243436 B2 JP 5243436B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
layer
support
semiconductor
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009529520A
Other languages
English (en)
Other versions
JP2010505249A5 (ja
JP2010505249A (ja
Inventor
シュトラウス ウーヴェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2010505249A publication Critical patent/JP2010505249A/ja
Publication of JP2010505249A5 publication Critical patent/JP2010505249A5/ja
Application granted granted Critical
Publication of JP5243436B2 publication Critical patent/JP5243436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Description

本発明は半導体チップならびに半導体チップの製造方法に関する。
本願は、ドイツ連邦共和国特許出願第10 2006 046 677.2号および第10 2007 004 302.5号の優先権を主張するものであり、その開示内容は参照により本願に取り入れられる。
出力結合効率が高い、すなわち半導体チップにおいて生成される光子の数に対する半導体チップから出力結合される光子の数の割合が高いLED半導体チップの製造は通常の場合煩雑な製造プロセスを要する。したがって大抵の場合、LEDにおける出力結合効率の上昇は製造コストの増加を伴う。
本発明の課題は、出力結合効率が高く且つ廉価に製造することができる半導体チップ、殊にLED用の半導体チップを提供することである。さらには、半導体チップを廉価に製造することができる方法も提供されるべきである。
本発明によればこの課題は、請求項1記載の特徴を備えた半導体チップおよび請求項31記載の特徴を備えた方法によって解決される。本発明の有利な実施形態および発展形態は従属請求項に記載されている。
有利には、LED半導体チップとして構成されている本発明による半導体チップは支持体および半導体ボディを有する。半導体ボディは放射を生成するために設けられている活性領域を備えた半導体層列を有する。支持体は半導体ボディ側の第1の支持面と半導体ボディとは反対側の第2の支持面を有する。さらに半導体ボディは結合層を用いて材料結合により支持体に固定されており、第2の支持面と活性領域との間には複数の反射性素子または散乱性素子が構成されている。
半導体ボディを支持体に固定するために結合層を用いて形成されている材料結合部は共融的な結合を用いる固定部に比べて有利には簡単且つ廉価に作り出すことができる。
半導体ボディと支持体との間に結合層を用いて材料結合部が形成されている。ここで材料結合部とは、結合相手同士が結合しており、原子的または分子的な力に基づき結合が保たれている結合部であると解される。材料結合部の典型的な例は接着、はんだ、溶接または電気メッキを用いて形成されている結合部である。本願発明において結合層とは、材料結合部の形成に関与する特別な結合材を用いて形成されている層であると解される。
これに対して、エピタキシャルに析出された層、例えば成長基板と半導体ボディとの間に配置されているバッファ層は本発明においては結合層とは見なされない。
有利な実施形態においては、複数の反射性の素子または散乱性の素子が第2の支持体面と半導体ボディとの間に形成されている。したがって複数の反射性の素子または散乱性の素子を半導体ボディの外部に形成することができる。
別の有利な実施形態においては、半導体ボディと結合層との間に、活性領域において生成された放射に対して透過性であるコンタクト層が形成されている。殊に有利にはコンタクト層は透明な導電性酸化物(transparent conductive oxide, TCO)を含有する。透明な導電性酸化物は透明な導電性の材料であり、通常の場合は、例えば酸化亜鉛、酸化スズ、酸化カドミウム、酸化チタン、酸化インジウムまたは酸化インジウムスズ(ITO)のような金属酸化物である。例えばZnO、SnO2またはIn23のような二元金属酸素化合物の他に、例えばZn2SnO4、CdSnO3、ZnSnO3、MgIn24、GaInO3、Zn2In25またはIn4Sn312のような三元金属酸素化合物または種々の透明な導電性酸化物の混合物もTCOのグループに属する。さらに、TCOは必ずしも化学量論的な組成に対応していなければならないのではなく、pドープまたはnドープされていてもよい。
この種のコンタクト層は、横方向導電性が高い場合に半導体ボディにおいて生成される放射に対して透過性に構成することができるという利点を有する。TCOを含有するコンタクト層を、殊に事前に製造されている半導体ボディ上に例えばスパッタリング、蒸着によって析出することができる。
別の有利な実施形態においては、結合層が半導体ボディの活性領域において生成された放射に対して透過性に形成されている。このようにして、放射が結合層を通過する際の吸収損失を有利には低減することができる。
さらに有利は結合層および/またはコンタクト層の屈折率を半導体ボディの屈折率に適合させることができる。ここでは半導体ボディの屈折率を半導体層列の平均屈折率とする。結合層またはコンタクト層の屈折率と半導体ボディの屈折率との差が小さくなればなるほど、支持体に向かって放出され、半導体ボディから放出され、複数の反射性素子または散乱性素子に入射する放射の割合が高くなる。
別の有利な実施形態においては、結合層が結合材料によって形成されている。結合材料は有利には成形材料である。例えば結合層は接着剤から成る接着層でよい。これによって材料結合部の簡単且つ廉価な製造が容易になる。
有利な実施形態においては、結合層、例えば接着層が絶縁性に形成されている。つまり半導体ボディを支持体から電気的に絶縁させてこの支持体に固定することができる。
有利には半導体チップが半導体ボディと導電的に接続されている2つのコンタクトを有する。これらのコンタクトを介して、半導体チップの動作時に外部から電圧を印加することにより電流を半導体ボディに供給することができる。有利には、電流が活性領域を流れるようにコンタクトは配置されている。2つのコンタクトを結合層の支持体側とは反対側に配置することができる。この場合には、コンタクト層と第2の支持体面との間に配置されている素子、殊に支持体および結合層を絶縁性に形成することができる。代替的なヴァリエーションにおいてはコンタクトのうちの一方が第2の支持体面上に配置されている。このヴァリエーションにおいては、結合層および支持体が有利には導電性に構成されている。
別の有利な実施形態においては、活性領域において生成された放射の結合層内での導波が妨げられるように結合層は構成されている。
結合層内の導波を例えば、結合層内を伝播する放射が横方向において、すなわち半導体層列の半導体層の主延在方向に沿った方向において相互に並行に延在しており、且つ結合層と接している2つの面の間において繰り返し反射されることによって生じさせることができる。放射が面に入射する角度は、入射に続いて行われる反射時に全反射についての角度を上回る一定の値を有する。したがって、結合層内を循環する放射はこの面を介して放出され、最終的には結合層において吸収される。導波を妨げることによって、結合層から放出され、殊に放射放出面を介して放出される放射の割合を高めることができる。これによって有利には半導体チップからの出力結合効率が高められる。
有利な実施形態においては、複数の反射性の素子または散乱性の素子が結合層内に構成されている粒子によって形成されている。粒子を結合層用の材料マトリクス内に埋め込むことができる。有利には粒子が材料マトリクスの屈折利とは異なる屈折率を有する。粒子を活性領域において生成された放射に対して透過性または反射性に構成することができる。粒子は例えば銀粒子のような金属粒子でよい。
結合層内の放射の伝播方向をこの粒子における散乱または反射に基づき変化させることができる。例えばこれによって放射は結合層に接している面における全反射後に、全反射に関する限界角度を下回る角度でこの面に入射するように粒子において散乱される。したがって粒子によって結合層内の導波を妨げることができる。つまり有利には、半導体チップからの出力結合効率を高めることができる。
有利な実施形態においては、半導体ボディと支持体との間にミラー層が配置されている。すなわちミラー層は半導体ボディの一部ではない。ミラー層は、活性領域において生成され、支持体に向かって放出された放射を反射させるために設けられている。さらにミラー層によって、支持体またはミラー層と支持体との間に配置されている層における放射の吸収が阻止される。したがって有利には支持体を活性領域において生成された放射に関する吸収特性に依存せずに選択することができる。
ミラー層は有利には析出によって、例えば蒸着またはスパッタリングによって半導体ボディまたは支持体上に被着させることができる。さらに有利にはミラー層は金属を含有し、殊に有利には金属で構成されている。
有利には、半導体チップは活性領域の支持体側とは反対側の面に放射放出面を有する。ミラー層によって、活性領域において生成された放射の大部分が放射放出面を介して放出されることを容易に達成することができる。
有利な実施形態においては、複数の反射性の素子または散乱性の素子が少なくとも部分的に表面構造を有する境界面によって形成されている。反射性の素子または散乱性の素子は境界面の部分領域であり、境界面の表面構造によって形成されている。
有利には、表面構造を備えた境界面の少なくとも2つの部分領域が少なくとも部分的に相互に斜めまたは垂直に延在している。表面構造を備えた境界面によって、殊にこの境界面に接している層内での導波を妨げることができる。つまり有利には、半導体チップからの放射の出力結合効率を高めることができる。
表面構造を備えた境界面上に結合層を付着成形することができる。有利には、活性領域において生成された放射の結合層内の導波を妨げることができる。
有利な実施形態においては、境界面の表面構造は構造化された表面によって形成されている。構造化された表面はボディの表面、例えば半導体層列の半導体層、支持体またはコンタクト層の表面と解され、この表面は表面の側においてボディを部分的に除去することによって形成されている構造素子を有する。構造素子を有利には機械的および/または化学的に、例えば機械的な粗面化、湿式化学的または乾式化学的なエッチング、例えば化学的に支援されるイオンビームエッチング(Chemical assisted ion beam etching, CAIBE)または反応性イオンエッチング(reactive ion etching, RIE)によって形成することができる。
第1の実施形態のヴァリエーションにおいては、表面構造を備えた境界面は構造化された表面である。
第2の実施形態のヴァリエーションにおいては、表面構造を備えた境界面は層の活性領域に対向する面であり、境界面の表面構造は少なくとも部分的に構造化された表面の構造に従う。この第2の実施形態のヴァリエーションにおいては、構造化された表面が活性領域と層、有利にはミラー層との間に配置されており、層は殊に有利には構造化された表面に接している。層は構造化された表面に付着成形されているので、境界面の表面構造は構造化された表面の構造に類似する。
択一的に、第2の実施形態のヴァリエーションにおいて、表面構造を備えた境界面と支持体との間に構造化された表面を配置することができる。有利には、表面構造を備えた境界面と構造化された表面との間隔は境界面の表面構造が構造化された表面の構造に従うように短い、殊に表面構造を備えた境界面を形成する表面を備えた層の層厚が十分に薄い。少なくともこの層の層厚は構造化された表面の構造の完全な平坦化または実質的に完全な平坦化が回避されるように薄い。
第2の実施形態のヴァリエーションにおいては、表面構造を備えた境界面を形成する表面を有している層は殊に有利にはミラー層である。すなわち表面構造を備えた境界面は反射性に構成されている。
1つの実施形態においては、構造化された表面が活性領域と結合層との間に配置されている。有利には、構造化された表面はコンタクト層の支持体と対向する面である。つまりコンタクト層内の導波を妨げることができる。これによって有利には出力結合効率を高めることができる。
別の実施形態においては、構造化された表面が結合層と第2の支持体面との間に配置されている。有利には、構造化された表面は支持体の第1の支持体面である。
もちろん、結合層の両側にそれぞれ構造化された表面を配置することもできる。例えば、支持体の第1の支持体面およびコンタクト層の支持体と対向する面をそれぞれ構造化された表面として構成することができる。
構造化された表面の構造素子を不規則に配置することができる。不規則に配置されている凹部のような構造素子は、例えば機械的な粗面化によって比較的簡単に形成することができる。
択一的に、構造素子を規則的に、殊に周期的に配置することができる。このようにして、所定の構造を備えた構造化された表面を例えば光格子のために成形することができる。例えば、光格子を二次元の格子によって、すなわち相互に斜め、有利には垂直に延在する2つの方向において、一連の凹部と凸部が交番的に周期的に配置されている格子によって形成することができる。
規則的に配置されている構造素子も不規則に配置されている構造素子も例えば角錐状、角錐断端状、マイクロプリズム状または溝状に形成することができる。さらには、構造素子は少なくとも部分的に湾曲した表面を有することができる。
有利な実施形態においては、構造素子が横方向の拡張部を有し、この拡張部は活性領域の側において表面構造を備えた境界面に接している媒体内での、活性領域において生成される放射のピーク波長の0.1倍以上200倍以下、殊に有利には0.5倍以上100倍以下の範囲にある。可視スペクトル領域にあるピーク波長では、横方向の拡張部に関する最大値は20μmが殊に有利であると分かった。光格子においては周期長、すなわち一連の構造素子が繰返される長さは、有利にはピーク波長の範囲、例えば活性領域の側において表面構造を備えた境界面に接している媒体内でのピーク波長のおよそ0.5倍から5倍の範囲にある。
有利な実施形態においては、半導体層列のための成長基板が除去されているか薄くされている。これをそれぞれ全体的に、または少なくとも部分的に行うことができる。
半導体ボディにおいて最初は成長基板と対向していた側を介して、活性領域において生成された放射が半導体チップから放出される際の放射の吸収を、成長基板を除去することによって、または薄くすることによって有利には低減、または少なくとも低減することができる。成長基板が薄くされる場合、半導体ボディにおいて生成された放射が成長基板を通過する際に僅かにしか吸収されないように成長基板の残りの厚さは十分に薄い。
活性領域において生成される放射に対して透過性である基板においても成長基板を除去すること、または薄くすることは有利である。残りの成長基板が薄くなればなるほど、半導体チップの高さをいっそう低くすることができる。半導体チップの放射放出面から放出される放射出力、したがって半導体チップの表面発光密度を高めることができる。したがって成長基板の完全な除去は有利であるが、成長基板を薄くするだけでも既に十分である。
さらに、成長基板が除去されている領域を半導体ボディの電気的な接触、殊に半導体チップの動作時の半導体ボディへの電流の供給に使用することができる。
支持体は半導体ボディの半導体層列のための成長基板とは異なる。つまり半導体ボディの半導体層列の析出は支持体上では行われない。したがって支持体は、殊に結晶品質に関して、成長基板に対する高い要求を満たしている必要はない。むしろ支持体を別の特性、例えば機械的な安定性または熱伝性に関して選択することができる。例えば、支持体はGaAs、Ge、GaAsPまたはSiのような半導体材料を含有することができるか、支持体をその種の材料から構成することができる。択一的または付加的に、支持体は金属、プラスチックまたはセラミックを含有することができるか、支持体をその種の材料から構成することができる。
有利な実施形態においては半導体チップの放射放出面が構造化されて形成されている。半導体チップ、殊に放射放出面を形成している表面を有する層における導波を有利には回避することができる。
別の有利な実施形態においては、半導体ボディの支持体側とは反対側に、半導体チップの動作時に活性領域において生成される放射に対して透過性であり、有利にはTCO材料を含有するか、その種の材料から構成されている別のコンタクト層が配置されている。この別のコンタクト層は、活性領域の支持体側とは反対側から半導体ボディに電流を面状に供給することができるという利点を有する。放射放出面を別のコンタクト層の半導体ボディ側とは反対側の面によって形成することができる。
半導体層列のための半導体材料を例えばLPE、MBEまたはMOVPEによってエピタキシャルに成長基板上に析出することができる。
有利には、半導体ボディ、殊に活性領域はIII−V族半導体材料を含有する。III−V族半導体材料によって、放射の生成時に有利には高い内部量子効率を達成することができる。
別の有利な実施形態においては、半導体チップが薄膜半導体チップとして構成されている。薄膜半導体チップ、殊に薄膜発光ダイオードチップは以下の特徴のうちの少なくとも1つを有する:
−半導体ボディの半導体層列の活性領域において生成された放射が、半導体ボディと支持体との間に配置されているミラー層によって少なくとも部分的に半導体層列に向かって反射される;
−半導体層列は20μmまたはそれ以下の範囲、殊に10μmの範囲の厚さを有する;および/または、
−半導体層列は、混合構造を有する少なくとも1つの面を備えた少なくとも1つの半導体層を有し、理想的な場合にはエピタキシャル層列においてほぼエルゴード的な光分布が生じる。すなわち、この光分布は可能な限りエルゴード的な確率分散特性を有する。薄膜発光ダイオードチップの原理は、例えばI. Schnitzer等によるAppl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174-2176に記載されており、その開示内容は参照により本明細書の引用文献とする。
放射を生成するために設けられている活性領域を備えた半導体層列を有する半導体チップを製造するための本発明による方法は以下のステップを有する;
a)半導体ボディを固定するための固定面が設けられている、半導体層列を備えた半導体ボディを準備するステップ;
b)半導体ボディを固定するための実装面が設けられている、支持体を準備するステップ;
c)半導体ボディを支持体に固定するための結合層を固定面と実装面との間に形成するステップ;
d)第2の支持体面と活性領域との間に複数の反射性の素子または散乱性の素子が形成されている半導体チップを完成させるステップ。
結合層を用いることにより、半導体ボディを支持体に廉価に固定することができる。
別の有利な実施形態においては結合層が結合材料によって形成され、この結合層内に粒子が構成されている。有利には、結合層内の放射の導波を粒子による放射の偏向によって妨げることができる。
別の有利な実施形態においては、ステップc)の前に固定面が表面構造を有する境界面として形成される。
別の有利な実施形態においては、ステップc)の前に実装面が表面構造を有する境界面として形成される。
固定面と実装面のそれぞれが表面構造を有する境界面として構成されることも考えられる。
境界面のこの表面構造は有利には構造化された表面によって形成される。
表面を機械的および/または化学的に、例えば機械的な粗面化、湿式化学的または乾式化学的なエッチング、例えば化学的に支援されるイオンビームエッチング(Chemical assisted ion beam etching, CAIBE)または反応性イオンエッチング(reactive ion etching, RIE)によって構造化することができる。
構造化された表面のための構造を形成するために、例えばリソグラフィ、殊にフォトリソグラフィまたはナノインプリントリソグラフィを使用することができる。リソグラフィにおいては通常の場合、構造化すべき面上に犠牲層が配置される。犠牲層は構造化すべき表面をマスキングするために使用され、リソグラフィ後にはこの犠牲層を殊に完全に除去することができる。例えば、犠牲層を構造化すべき表面に被着させ、続けて構造化することができる。犠牲層の横方向の構造を、殊に上述のエッチング方法のうちの1つを用いて表面に転写することができる。
大抵の場合、フォトリソグラフィにおいて犠牲層は感光式のレジスト層であり、その化学的な特性は相応に構造化されたマスク、例えば金属マスクを介した照射によって変更される。これによって犠牲層において構造が形成される。この方法により、横方向において数μmの大きさの構造を有する面の構造化を実現することができる。規則的な構造も不規則的な構造も形成することができる。
ナノインプリントリソグラフィにおいては、犠牲層の構造化が適切に構造化されている成形型を用いて行われる。この成形型、例えば相応に構造化されているスタンプが犠牲層に押し付けられる。犠牲層は例えば熱可塑性ポリマ(Thermoplastic Nano Imprint Lithography, T-NIL)または感光性材料(Photo Nano Imprint Lithography, P-NIL)を含有することができる。ナノインプリントリソグラフィによって、犠牲層を殊に簡単に構造化することができる。殊に、横方向における小さい構造、すなわち10nm以下の範囲までの1μmを下回る構造を形成することができる。したがってナノインプリントリソグラフィは赤外線、可視または紫外線のスペクトル領域の放射の波長のオーダにある大きさの構造の形成、例えば光格子のための構造の形成に殊に適している。
有利な実施形態においては、表面構造を備えた境界面がミラー層によって形成され、ミラー層は事前に構造化されている表面上に析出され、また境界面の表面構造はこの事前に構造化されている表面の構造に従う。ミラー層は有利にはスパッタリングまたは蒸着によって、構造化された表面上に析出される。したがって反射性の面は反射性の層の析出によって、事前に構造化されている面上に形成される。反射性の面、例えば金属面の煩雑な構造化を有利には省略することができる。
有利な実施形態においては、半導体層列のための成長基板が除去されるか薄くされる。これを全体的または部分的に行うことができる。このために、例えば研磨、エッチングまたはレーザ除去法のような方法を使用することができる。ステップa)においては、半導体層列を備えた半導体ボディを成長基板上に準備することができる。この場合においては、成長基板が有利にはステップc)の前に除去されるか薄くされる。
これとは異なり、成長基板をステップc)の前に除去するか薄くすることもできる。この場合には、半導体層列を備えた半導体ボディが有利には先ず補助支持体上に固定される。この補助支持体を半導体ボディの機械的な安定化のために使用し、ステップc)の後に再び除去することができる。このようにして、最初は成長基板と対向していた半導体ボディの面が支持体に対向している半導体チップも製造することができる。
既述の方法は本発明による半導体チップの製造に殊に適している。
本発明の別の特徴、有利な実施形態および有効性を以下の実施例の説明において図面と関連させて説明する。
本発明による半導体チップの第1の実施例の概略的な断面図を示す。 本発明による半導体チップの第2の実施例の概略的な断面図を示す。 本発明による半導体チップの第3の実施例の概略的な断面図を示す。 本発明による半導体チップの第4の実施例の概略的な断面図を示す。 本発明による半導体チップの第5の実施例の概略的な断面図を示す。 本発明による半導体チップの第6の実施例の概略的な断面図を示す。 本発明による半導体チップの第7の実施例の概略的な断面図を示す。 概略的な断面図で示した中間ステップに基づく本発明による製造方法の実施例を示す。 概略的な断面図で示した中間ステップに基づく本発明による製造方法の実施例を示す。 概略的な断面図で示した中間ステップに基づく本発明による製造方法の実施例を示す。
これらの図面はそれぞれ概略的に示されたものに過ぎず、したがって必ずしも縮尺通りに示されたものではない。むしろ、比較的小さい構成素子、また殊に層厚は分かりやすくするために誇張して大きく示されている。
同一、同種の構成素子また同様に作用する構成素子には図面において同一の参照番号を付してある。
図1に概略的に示されている、本発明による半導体チップに関する第1の実施例において、半導体チップ1は半導体層列を備えた半導体ボディ2を有し、半導体層列は放射を生成するために設けられている活性領域21を有する。半導体チップ1は有利にはLEDチップとして構成されており、また非コヒーレントな放射を生成するために設けられている。半導体ボディ2は結合層4を用いて支持体3に材料結合により固定されている。支持体3は半導体ボディ側の第1の支持体面31と半導体ボディ側とは反対側の第2の支持体面32を有する。
有利には、結合層4は成形材料から形成されている。例えば結合層は接着層であってもよい。半導体ボディ2を支持体3に結合する前に成形材料を例えば支持体上に被着することができる。材料結合により半導体ボディを簡単に支持体に固定することができる。
半導体ボディ2と支持体3との間にはコンタクト層61が形成されており、このコンタクト層61は半導体ボディ側とは反対側において、活性領域において生成された放射に対して透過性であるコンタクト面63を有する。有利には、コンタクト層はTCO材料、例えば酸化亜鉛、酸化スズ、酸化カドミウム、酸化チタン、酸化インジウムまたは酸化インジウムスズ(ITO)のような二元の金属酸化物を含有する。三元または四元の金属酸化物も使用することができる。
コンタクト層61はコンタクト65と導電的に接続されている。別のコンタクト層62が活性領域21の支持体側とは反対側に配置されている。この別のコンタクト層62は別のコンタクト66と導電低に接続されており、同様にTCO材料を含有することができる。コンタクト層61および62を例えばスパッタリングまたは蒸着により半導体ボディ2に析出することができる。
コンタクト層61および62を用いて、半導体ボディの動作時に動作電流を半導体ボディ、殊に活性領域に面状に供給することができる。またそれと同時に、コンタクト層を活性領域21において生成された放射に対して透過性に構成することができる。半導体ボディ2の外側に配置されているこれらのコンタクト層は殊に高い横方向導電性に基づき有利である。しかしながらこれらのコンタクト層は必ずしも必要ではない。例えば択一的に、電気的な接触接続のために半導体ボディ内に殊に高ドープされた半導体層を設けることができる。
コンタクト65および66は半導体チップの動作時に半導体ボディにキャリアを供給するために設けられている。これらのキャリアは活性領域に到達し、活性領域において再結合して電磁放射を放出する。コンタクト層61の高い横方向導電性は、コンタクト65を介して供給される電荷担体を横方向において比較的均等に半導体ボディ2に供給することができるという利点を有する。
2つのコンタクトは結合層4の支持体3側とは反対側に配置されている。第2の支持体面32側における接触接続は必要ない。したがって、コンタクト層61と第2の支持体面32との間に配置されている構成素子、殊に結合層4および支持体3を導電性に構成する必要はない。
コンタクト65および66は好適には金属または金属性の合金を含有することができる。例えばコンタクトはAu、Ag、Ni、Pt、Cu、Ti、Al含有するか、これらの材料のうちの少なくとも1つを有する合金を含有するか、その種の材料から構成することができる。コンタクト65および66を例えばスパッタリングまたは蒸着により形成することができる。
支持体3における半導体ボディ2側の第1の支持体面31は構造化された表面8として構成されている。構造化された表面8は周期的に配置されている構造素子80を有し、これらの構造素子80は角錐状に構成されている。すなわちこれらの構造素子は相互に斜めに配向されている側面を有し、これらの側面は殊に、半導体ボディ2の半導体層列の半導体層の主延在方向に対して斜めに延びている。択一的に、構造素子を例えば三角形の断面を有する溝状に構成することができる。
図示されている実施例とは異なり、構造化された表面8は不規則に配置されている構造素子を有していてもよい。さらには、部分的な構造化しか行われていない表面8も考えられる。
構造素子80は有利には横方向の拡張部を有し、この拡張部は活性領域の側において表面構造を備えた境界面7と接している媒体内での、活性領域21において生成された放射のピーク波長の0.1倍以上200倍以下、殊に有利には0.5倍以上100倍以下の範囲の大きさを有する。ピーク波長が可視スペクトル領域にある場合、横方向の拡張部に関する最大値は20μmまでが殊に有利であると分かった。
構造素子は機械的および/または化学的に、例えば機械的な粗面化、湿式化学的または乾式化学的なエッチング、例えば化学的に支援されるイオンビームエッチング(chemical assisted ion beam etching, CAIBE)または反応性イオンエッチング(reactive ion etching, RIE)によって形成することができる。
支持体3における半導体ボディ2側の第1の支持体面31上にはミラー層5が配置されている。このミラー層5は、活性領域21において生成され、支持体に向かって放出された放射を反射させるために使用される。ミラー層5は有利には金属を含有し、殊に有利には金属で構成されている。例えばミラー層はAl、Ag、Au,Ni、CuまたはPtを含有することができる。例えばAuは黄色、赤色および赤外線のスペクトル領域において高反射率を有している点で優れている。Alは紫外線および可視のスペクトル領域において高反射率を有する。ミラー層は有利には、支持体3の事前に構造化されている第1の支持体面31上に例えばスパッタリングまたは蒸着によって析出されている。
ミラー層5における活性領域21側の面50は表面構造を備えた境界面7を形成する。境界面の表面構造は、構造化された表面8を形成する第1の支持体面31の構造に対応する。ミラー層5の層厚は好適には、構造化された表面8、すなわち第1の支持体面31の構造が平坦化されない、または実質的に平坦化されないように十分に薄い。有利には、境界面7の表面構造は構造化された第1の支持体面31の構造に可能な限り正確に類似する構造を有する。
境界面7の表面構造により形成されている、境界面の部分領域はそれぞれ活性領域21において生成される放射に対する反射性素子を表す。
有利には、結合層4は活性領域において生成された放射に対して透過性に構成されている。つまり、活性領域において生成され、支持体3に向かって放出された放射をミラー層5における反射後に放射放出面10を介して半導体チップ1から放出することができる。
さらには結合層4および/またはコンタクト層61の屈折率を半導体ボディ2の屈折率に適合させることができる。結合層またはコンタクト層の屈折率が半導体ボディ2の比較的高い屈折率に適合されていることによって、支持体に向かって放出された、表面構造を備えた境界面に入射する放射の割合を高めることができる。
結合層4は表面構造を備えた境界面7上に付着成形されている。したがって、結合層における表面構造を備えた境界面7側の面は同様にこの表面構造を有する。
境界面7の表面構造が結合層4内を伝播する放射に及ぼす作用は矢印9によって示唆されている。放射は先ず、全反射についての限界角度を上回る角度で、コンタクト層61における支持体3側の表面63に入射し、この表面において反射される。続けて、放射は表面構造を備えた境界面7に入射する。放射は境界面7から結合層4に向かって反射され、続けて全反射についての限界角度を下回る角度でコンタクト層の表面63に入射する。 その結果、矢印9によって示唆されている放射は結合層から放出される。すなわち結合層4内の放射の導波を妨げることができる。これによって有利には、半導体チップ1における活性領域21の支持体3側とは反対側に構成されている放射放出面10から放出される放射出力を高めることができる。
さらには結合層4を絶縁性に構成することができる。したがって半導体チップ1を支持体3から電気的に絶縁させてこの支持体3に固定することができる。
有利には、半導体ボディ2、殊に活性領域21はIII−V族半導体材料を含有する。III−V族半導体材料は、紫外線スペクトル領域(InxGayAl1-x-yN)から、可視スペクトル領域(InxGayAl1-x-yN、殊に青色から緑色の放射に対して、またはInxGayAl1-x-yP、殊に黄色から赤色の放射に対して)にわたり赤外線スペクトル領域(InxGayAl1-x-yAs)までで放射を形成するのに殊に適している。ここではそれぞれ、0≦x≦1、0≦y≦1およびx+y≦1、有利にはx≠0,y≠0,x≠1およびy≠1が適用される。さらには、殊に前述のIII−V族半導体材料は達成可能な量子効率が高い点で優れている。
半導体チップ1は薄膜半導体チップとして構成されている。半導体ボディ2の半導体層列のための成長基板は完全に除去されており、したがって図1に図示されていない。成長基板を除去することによって、放射が側方において成長基板から放出されることを回避することができる。したがって有利には、放射放出面10から放出される放射出力を高めることができる。さらには放射の成長基板における吸収を回避することができる。
支持体3は成長基板と同一のものではなく、殊に結晶の純度に関して成長基板に課される高い要求を満たす必要はない。その代わりに支持体3を別の判定基準、例えば熱伝性または機械的な安定性または構造化に関する可能性にしたがい選択することができる。有利には、支持体3は半導体材料、例えばSi、GaAs、GeまたはSiCを含有するか、その種の材料から構成されている。半導体材料、殊にSiはとりわけ適している。何故ならばSiは通常の場合、例えばエッチングによって非常に良好に構造化できる点で優れているからである。さらにSiは比較的廉価な半導体材料である。
択一的または付加的に、支持体はCu、セラミックまたはプラスチックのような材料を含有することができるか、支持体をその種の材料から構成することができる。
図2には、本発明による半導体チップ1に関する第2の実施例が示されている。この第2の実施例は実質的に第1の実施例に対応する。第1の実施例とは異なり、第1の実施例においては支持体3の第1の支持体面31である構造化された表面8が突出部としての構造素子80を有し、これらの構造素子80は角錐断端状の経過を有する。その種の突出部を例えば、最初は突出部間に存在している支持体材料を湿式化学的にエッチングすることによって形成することができる。
図3には、本発明による半導体チップ1に関する第3の実施例が示されている。この第3の実施例は実質的に第1の実施例に対応する。第1の実施例とは異なり、構造化された表面8が光格子用に成形されている。表面には溝状の凹部が形成されており、これらの凹部が周期的に配置されている。有利には格子が二次元格子として構成されている。すなわち格子は殊に有利には相互に垂直に延びる2つの方向に沿って周期的な構造を有することができる。周期長は有利には、表面構造を備えた境界面7に接する媒体、すなわち結合層4における、活性領域21において生成された放射のピーク波長の範囲にある。第1の実施例のようにミラー層の活性領域側の表面50によって形成されている表面構造を備えた境界面7はこの実施例では反射性の回折格子を表す。
図1から図3と関連させて説明した実施例とは異なり、表面構造を備えた境界面7が構造化された表面、すなわち例えば第1の支持体面31であってもよい。この場合にはミラー層5を省略することができる。このことは支持体3が十分な反射性を有するように構成されている場合には殊に好適である。例えば、支持体を自己支持型の金属支持体として構成することができる。
支持体3またはこの支持体上に被着されている層の構造化は、半導体ボディ2が支持体3に固定される前に、形成された構造を例えば光学的な特性に関して検査することができるという利点を有する。さらに有利には、半導体ボディ2を構造化する必要はない。支持体3に比べて製造コストの高い半導体ボディが構造化の間に損傷する危険を回避することができる。
図4には、本発明による半導体チップ1に関する第4の実施例が示されている。この第4の実施例は実質的に第1の実施例に対応する。第1の実施例とは異なり、表面構造を備えた境界面7はコンタクト層61の支持体3側の表面63である。したがって、構造表面を備えた境界面は半導体ボディ2と結合層4との間に形成されている。この構造を図1から図3と関連させて説明したように形成することができる。
結合層4はやはり表面構造を備えた境界面7に接しており、この境界面7に付着成形されている。有利には、結合層内の放射の導波をこの境界面によって妨げることができる。さらには、コンタクト層61内の放射の導波も妨げることができる。つまり、活性領域21において生成された放射の半導体チップ1からの出力結合効率を有利には高めることができる。
この第4の実施例においては、結合層4と第2の支持体面32との間に配置されている、結合層4内の導波を妨げるための面、例えば第1の支持体面31の構造化を省略することができる。しかしながらその種の構造化部を付加的に形成してもよい。
図5には、本発明による半導体チップ1に関する第5の実施例が示されている。この第5の実施例は実質的に第4の実施例に対応する。第4の実施例とは異なり、ミラー層5が活性領域21と結合層4との間に配置されている。表面構造を備えた境界面7はミラー層5の活性領域21側の表面50である。ミラー層5はコンタクト層61の支持体側の表面63に接しており、この表面63に付着成形されている。この実施例において、コンタクト層61の支持体側の表面63は構造化された表面7である。
境界面7の表面構造、すなわちミラー層5の活性領域21側の表面50は構造化された表面8の構造に従う。活性領域21において生成され、支持体に向かって放出された放射はミラー層5によって反射される。好適には、ミラー層はこの放射に対して非透過性であるか、僅かにしか透過性でないので、放射は結合層4に入射しない。
したがって結合層4をその光学的な特性に依存せずに選択することができる。例えば、結合層4を活性領域において生成された放射に対して吸収性に構成することができる。殊に、結合層を放射吸収性の接着層またははんだ層として構成することができる。
図6には、本発明による半導体チップ1に関する第6の実施例が示されている。この第6の実施例は実質的に第1の実施例に対応する。第1の実施例とは異なり、半導体ボディ2の半導体層列のための成長基板25が部分的にしか除去されていない。この場合には成長基板を薄くすることができる。さらに別のコンタクト層62が省略されている。
成長基板25は切り欠き26を有する。切り欠きの領域において半導体ボディ2は露出されている。この切り欠き内に別のコンタクト66が配置されている。別のコンタクトは半導体ボディ2と直接的に接している。成長基板25における活性領域側とは反対側の面は半導体チップ1の放射放出面10を形成する。
この実施例とは異なり切り欠き26を省略することも可能である。このことは、成長基板が例えば適切なドーピングにより十分に高い導電性を有している場合には有利である。この場合には、別のコンタクト66を成長基板25の活性領域側とは反対側の面上に形成することができる。成長基板25をこのヴァリエーションにおいても全体的または部分的に薄くすることができる。成長基板が薄くなればなるほど、横方向において成長基板の境界をなす側面から放出される放射の出力は弱くなる。したがって有利には、半導体チップ1の放射放出面10から放出される放射出力を高めることができる。
半導体チップの放射放出面10は構造化されて形成されている。この構造化により、放射放出面を形成している素子内の導波、例えば成長基板内の導波を妨げることができる。図示されている実施例においては、放射放出面の構造化は不規則である。これとは異なり、構造化表面の構造化に関して図1から図3と関連させて説明したように放射放出面を構造化することもできる。
もちろん、放射放出面の構造化は図1から図5および図7と関連させて説明している別の実施例においても可能である。
図7には、本発明による半導体チップ1に関する第7の実施例が示されている。この第7の実施例は実質的に第1の実施例に対応する。第1の実施例とは異なり、反射性または散乱性の構成要素が粒子40によって形成されており、これらの構成要素は結合層4内に設けられている。例えば、結合層4を粒子が埋め込まれている成形材料から形成することができる。粒子40は例えばAg粒子のような金属粒子でよい。さらに粒子は少なくとも部分的に異なる大きさを有することができる。活性領域において生成され、結合層内を伝播する放射はこの粒子において散乱または反射される。矢印9によって示唆されているように、粒子における反射または散乱によって結合層4内での放射の伝播方向が変化する。これによって結合層内の放射の導波を妨げることができる。
粒子40を活性領域21において生成された放射に対して透過性に構成することもできる。この場合においても、粒子は結合層4内での放射の伝播方向を変化させることができる。例えば、放射は粒子を通過する際にもこの粒子における屈折または散乱に基づき伝播方向を変える。
この実施例では、図1から図3と関連させて説明したような、導波を妨げるための表面構造を備えた境界面7は必要とされないが、もちろん付加的に使用することもできる。殊に、半導体チップ1の製造時に半導体ボディ2の構造化を省略することができる。
半導体チップを製造するための本発明による方法に関する実施例が中間的なステップに基づき図8Aから図8Cに概略的に示されている。この実施例においては、図1と関連させて説明したように構成されている半導体チップの製造が例示的に示されている。もちろん本方法は、この半導体チップとは異なる構成の半導体チップ1、殊に図2から図7と関連させて説明したような半導体チップの製造にも適している。
図8Aには、第1の支持体面31および第2の支持体面32を有する支持体3が示されている。この第1の支持体面は構造化された表面8として形成されている。第1の支持体面31上にはミラー層5が配置されている。ミラー層5の支持体側とは反対側の表面50は実装面39を表し、この実装面39は半導体ボディ2を支持体3に実装するために使用される。実装面は表面構造を有する境界面7として形成されている。境界面7の表面構造は構造化された表面の構造、すなわち支持体3の第1の支持体面31の構造に従う。
有利には、構造化された表面の構造は機械的および/または化学的に、例えば機械的な粗面化またはバックスパッタリングまたはエッチングによって形成される。例えば、湿式化学的なエッチングまたは乾式化学的なエッチング、例えば化学的に支援されるイオンビームエッチング(chemical assisted ion beam etching, CAIBE)、反応性イオンエッチング(reactive ion etching, RIE)またはイオンビームエッチングによって形成することが適している。
さらに、構造を形成するためにリソグラフィ法、殊にフォトリソグラフィまたはナノインプリントリソグラフィを使用することができ、有利には先ず犠牲層が構造化すべき表面に被着され、相応に構造化される。続けて、犠牲層の横方向の構造の基本パターンが前述のエッチング方法のうちの1つを用いることにより構造化すべき表面に転写される。
殊に、図3と関連させて説明した光格子のための表面構造は有利にはナノインプリントリソグラフィによって形成される。成形型は例えば石英を含有することができるか、石英から構成することができる。
犠牲層は熱可塑性樹脂を含有することができ、この熱可塑性樹脂は加熱によって犠牲層に成形型が押し付けられた後に硬化する。択一的に、犠牲層は感光性材料を含有することができ、この感光性材料においては硬化が成形型の押し付け後の高エネルギ放射、例えば紫外線放射の照射によって行われる。
ナノインプリントリソグラフィによって殊に小さい横方向の構造、すなわち10nm以下の範囲までの1μmを下回る構造を形成することができる。したがってナノインプリントリソグラフィは、活性領域21において生成された放射、有利には赤外線、可視または紫外線のスペクトル領域の放射のピーク波長のオーダにある大きさの構造の形成、例えば光格子のための構造の形成に殊に適している。犠牲層のその種の小さい構造を構造化すべき表面に転写するために乾式化学的なエッチング方法、例えばCAIBEまたはRIEが殊に有利である。
半導体ボディ2の実装のために事前に構造化されている実装面39が提供される。有利には、半導体ボディの固定の前に実装面の構造を例えば光学的な特性に関して既に検査することができる。さらに有利には、半導体ボディの構造化を省略することができる。有利には、構造化の間に半導体ボディ2が損傷する危険を回避することができる。
さらには、成長基板25上に析出されている半導体層列を備えた半導体ボディ2が準備される。半導体層列は有利にはエピタキシャルに、例えばMBE、MOVPEまたはLPEを用いて析出される。成長基板は例えばGaAs、SiC、GaAsPまたはサファイアを含有することができるか、成長基板をその種の材料から構成することができる。
事前に製造された半導体ボディ2上にコンタクト層61が例えばスパッタリングまたは蒸着によって被着、有利には析出される。コンタクト層61の半導体ボディ側とは反対側にあり、固定後には支持体と対向する表面63は、半導体ボディ2を支持体3に固定するために設けられている固定面29を形成する。
続けて、結合層4が固定面29と実装面39との間に形成される。これは図8Bに示されている。有利には、結合層は成形材料、例えば接着材料から形成されている。成形材料を実装面39上または固定面29上に準備することができる。
完成された半導体チップが図8Cに示されている。完成するにあたり先ず成長基板25が除去される。これを例えば研磨、エッチングによって、またはレーザ除去法によって行うことができる。
続けてコンタクト層61が露出される。このために半導体ボディ2が有利にはエッチングによって部分的に除去される。活性領域21の支持体側とは反対側の面における半導体チップの接触接続のために、選択的に半導体ボディに別のコンタクト層62がスパッタリングまたは蒸着によって被着され、有利には析出される。コンタクト層61および別のコンタクト層62上にはコンタクト65ないし別のコンタクト66が設けられ、コンタクト61はコンタクト層の露出された領域においてこのコンタクト層上に析出される。コンタクト65および66を介して半導体ボディ2を電気的に接続することができる。
代替的なヴァリエーションにおいては半導体ボディを補助支持体上に準備することもできる。この補助支持体は半導体層列を機械的に安定させるために使用される。この場合、成長基板25はこのために必要とされない。つまり、成長基板25を半導体ボディ2の支持体3に固定する前に既に少なくとも部分的に除去することができるか、薄くすることができる。
さらにこの代替的なヴァリエーションにおいては、半導体ボディ2において最初は成長基板25と対向していた面を支持体3と対向させることができる。この場合においても、成長基板は有利には少なくとも部分的に薄くされているか、除去されている。
本発明は実施例に基づいたこれまでの説明によって限定されるものではない。むしろ本発明は、あらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしてもあてはまる。

Claims (35)

  1. 放射を生成する活性領域(21)を備えた半導体層列を有する半導体ボディ(2)と支持体(3)とを備えた半導体チップ(1)において、
    前記支持体(3)は前記半導体ボディ(2)と対向する側において第1の支持体面(31)を有し、且つ前記半導体ボディ(2)側とは反対側において第2の支持体面(32)を有し、
    前記半導体ボディ(2)は結合層(4)を用いて材料結合により前記支持体(3)に固定されており、
    前記第2の支持体面(32)と前記活性領域(21)との間に複数の反射性または散乱性の素子(40,7)が形成されており、
    前記複数の反射性または散乱性の素子は、少なくとも部分的に表面構造を有する境界面(7)によって形成されており、
    前記境界面(7)の前記表面構造は構造化された表面(8)によって形成されており、
    前記構造化された表面(8)は光格子用に構成されていることを特徴とする、半導体チップ(1)。
  2. 前記複数の反射性または散乱性の素子(40,7)は前記第2の支持体面(32)と前記半導体ボディ(2)との間に形成されている、請求項1記載の半導体チップ。
  3. 前記半導体ボディ(2)と前記結合層(4)との間に、前記活性領域において生成された放射に対して透過性であるコンタクト層(61)が形成されている、請求項1または2記載の半導体チップ。
  4. 前記コンタクト層(61)はTCO材料を含有する、請求項3記載の半導体チップ。
  5. 前記コンタクト層(61)の屈折率は前記半導体ボディ(2)の屈折率に適合されている、請求項3または4記載の半導体チップ。
  6. 前記半導体ボディ(2)と前記支持体(3)との間にミラー層(5)が配置されている、請求項1から5までのいずれか1項記載の半導体チップ。
  7. 前記結合層は前記表面構造を備えた前記境界面(7)上に付着成形されている、請求項1から6までのいずれか1項記載の半導体チップ。
  8. 前記表面構造を備えた前記境界面(7)は前記ミラー層(5)の前記活性領域側の面(50)であり、前記境界面(7)の前記表面構造は前記構造化された表面(8)の構造に従う、請求項6記載の半導体チップ。
  9. 前記構造化された表面は、凸部または凹部の形態の構造的要素(80)を有し、該構造的要素(80)は不規則に配置されている、請求項から8までのいずれか1項記載の半導体チップ。
  10. 前記構造化された表面は、凸部または凹部の形態の構造的要素(80)を有し、該構造的要素(80)は周期的に配置されている、請求項1からまでのいずれか1項記載の半導体チップ。
  11. 前記構造的要素(80)は角錐状、角錐断端状、マイクロプリズム状または溝状に形成されている、請求項9または10記載の半導体チップ。
  12. 前記構造的要素(80)は、前記半導体層列の半導体層の主延在方向に沿った方向において、前記活性領域の側において前記表面構造を備えた前記境界面(7)と接している媒体内での、前記活性領域において生成された放射のピーク波長の0.5倍以上100倍以下の範囲の寸法を有する、請求項9から11までのいずれか1項記載の半導体チップ。
  13. 前記構造化された表面(8)は前記活性領域(21)と前記結合層(4)との間に配置されている、請求項9から12までのいずれか1項記載の半導体チップ。
  14. 前記構造化された表面(8)は前記コンタクト層の前記支持体(3)側の面(63)である、請求項3記載の半導体チップ。
  15. 前記構造化された表面(8)は前記結合層(4)と前記第2の支持体面(32)との間に配置されている、請求項1から14までのいずれか1項記載の半導体チップ。
  16. 前記構造化された表面(8)は前記支持体(3)の前記第1の支持体面(31)である、請求項1から15までのいずれか1項記載の半導体チップ。
  17. 前記結合層(4)は接着層である、請求項1から16までのいずれか1項記載の半導体チップ。
  18. 前記結合層(4)は前記活性領域(21)において生成された放射に対して透過性に形成されている、請求項1から17までのいずれか1項記載の半導体チップ。
  19. 前記結合層(4)は、半導体チップ(1)の動作時に前記活性領域(21)において生成された放射の前記結合層(4)内での導波を妨げるように形成されている、請求項1から18までのいずれか1項記載の半導体チップ。
  20. 前記複数の反射性または散乱性の素子は結合層(4)内に構成されている粒子(40)によって形成されている、請求項1から19までのいずれか1項記載の半導体チップ。
  21. 前記結合層(4)は電気的に絶縁性に形成されている、請求項1から20までのいずれか1項記載の半導体チップ。
  22. 前記半導体チップ(1)における前記活性領域(21)の前記支持体(3)側とは反対側の面上に配置されている放射放出面(10)は構造化されて形成されている、請求項1から21までのいずれか1項記載の半導体チップ。
  23. 前記半導体ボディ(2)の前記支持体(3)側とは反対側の面上に、前記活性領域において生成された放射に対して透過性の別のコンタクト層(62)が配置されている、請求項3記載の半導体チップ。
  24. 薄膜半導体チップとして構成されている、請求項1から23までのいずれか1項記載の半導体チップ。
  25. 前記半導体ボディ(2)の前記半導体層列のための成長基板(25)が少なくとも部分的に除去されている、または薄くされている、請求項1から24までのいずれか1項記載の半導体チップ。
  26. 前記結合層(4)の屈折率は前記半導体ボディ(2)の屈折率に適合されている、請求項1から25までのいずれか1項記載の半導体チップ。
  27. 放射を生成する活性領域(21)を備えた半導体層列を有する半導体ボディ(2)と支持体(3)とを備えた半導体チップ(1)の製造方法において、
    a)前記半導体ボディ(2)を固定するための固定面(29)が設けられている、前記半導体層列を備えた前記半導体ボディ(2)を準備するステップと、
    b)前記半導体ボディ(2)を固定するための実装面(39)が設けられている前記支持体(3)を準備するステップと、
    c)前記半導体ボディ(2)を前記支持体(3)に固定するための結合層(4)を前記固定面(29)と前記実装面(39)との間に形成するステップと、
    d)第2の支持体面(32)と前記活性領域(21)との間に、光格子用に構成されている構造化された表面(8)によって形成されている表面構造を少なくとも部分的に有する境界面(7)によって、複数の反射性または散乱性の素子(40,7)を形成し、半導体チップ(1)を完成させるステップとを有することを特徴とする、半導体チップ(1)の製造方法。
  28. 前記ステップc)の前に前記固定面(29)を、表面構造を有する境界面(7)として形成する、請求項27記載の方法。
  29. 前記ステップc)の前に前記実装面(39)を、表面構造を有する境界面(7)として形成する、請求項27記載の方法。
  30. 前記境界面(7)の前記表面構造を構造化された表面(8)によって形成する、請求項28または29記載の方法。
  31. 前記表面(8)を湿式化学的または乾式化学的なエッチングにより構造化する、請求項30記載の方法。
  32. 前記表面構造を備えた前記境界面(7)を前記構造化された表面上に析出されたミラー層(5)によって形成し、前記境界面(7)の表面構造を前記構造化された表面(8)の構造に対応させる、請求項27から31までのいずれか1項記載の方法。
  33. 前記結合層(4)を内部に粒子(40)が構成されている結合材料によって形成する、請求項27から32までのいずれか1項記載の方法。
  34. 前記ステップa)において前記半導体層列が設けられる成長基板(25)を前記ステップc)の後に少なくとも部分的に除去する、または薄くする、請求項27から33までのいずれか1項記載の方法。
  35. 請求項1から26までのいずれか1項記載の半導体チップ(1)を製造する、請求項27から34までのいずれか1項記載の方法。
JP2009529520A 2006-09-29 2007-09-10 半導体チップおよび半導体チップの製造方法 Active JP5243436B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102006046677 2006-09-29
DE102006046677.2 2006-09-29
DE102007004302A DE102007004302A1 (de) 2006-09-29 2007-01-29 Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007004302.5 2007-01-29
PCT/DE2007/001638 WO2008040289A2 (de) 2006-09-29 2007-09-10 Halbleiterchip und verfahren zur herstellung eines halbleiterchips

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013078641A Division JP2013175750A (ja) 2006-09-29 2013-04-04 半導体チップおよび半導体チップの製造方法

Publications (3)

Publication Number Publication Date
JP2010505249A JP2010505249A (ja) 2010-02-18
JP2010505249A5 JP2010505249A5 (ja) 2011-08-04
JP5243436B2 true JP5243436B2 (ja) 2013-07-24

Family

ID=39134571

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009529520A Active JP5243436B2 (ja) 2006-09-29 2007-09-10 半導体チップおよび半導体チップの製造方法
JP2013078641A Pending JP2013175750A (ja) 2006-09-29 2013-04-04 半導体チップおよび半導体チップの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013078641A Pending JP2013175750A (ja) 2006-09-29 2013-04-04 半導体チップおよび半導体チップの製造方法

Country Status (8)

Country Link
US (1) US8431937B2 (ja)
EP (1) EP2052419B1 (ja)
JP (2) JP5243436B2 (ja)
KR (1) KR101456729B1 (ja)
CN (1) CN101542751B (ja)
DE (1) DE102007004302A1 (ja)
TW (1) TWI358840B (ja)
WO (1) WO2008040289A2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017200B (zh) 2008-04-25 2013-07-10 Lg伊诺特有限公司 发光器件和制造发光器件的方法
DE102008020882A1 (de) * 2008-04-25 2009-10-29 Ledon Lighting Jennersdorf Gmbh Lichtemittierende Vorrichtung und Verfahren zur Bereitstellung einer lichtemittierenden Vorrichtung mit vordefinierten optischen Eigenschaften des emittierten Lichts
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
DE102009008223A1 (de) * 2009-02-10 2010-08-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
KR101210172B1 (ko) * 2009-03-02 2012-12-07 엘지이노텍 주식회사 발광 소자
US8704257B2 (en) * 2009-03-31 2014-04-22 Epistar Corporation Light-emitting element and the manufacturing method thereof
US9337407B2 (en) 2009-03-31 2016-05-10 Epistar Corporation Photoelectronic element and the manufacturing method thereof
KR101125025B1 (ko) * 2010-07-23 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
DE102010036180A1 (de) * 2010-09-02 2012-03-08 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US20120056228A1 (en) * 2010-09-07 2012-03-08 Phostek, Inc. Led chip modules, method for packaging the led chip modules, and moving fixture thereof
CN101944566A (zh) * 2010-09-28 2011-01-12 厦门市三安光电科技有限公司 具有透明增光键合层的四元发光二极管及其制作工艺
TWI589021B (zh) * 2011-02-07 2017-06-21 晶元光電股份有限公司 發光元件及其製法
US9269870B2 (en) 2011-03-17 2016-02-23 Epistar Corporation Light-emitting device with intermediate layer
US9741899B2 (en) 2011-06-15 2017-08-22 Sensor Electronic Technology, Inc. Device with inverted large scale light extraction structures
US10522714B2 (en) 2011-06-15 2019-12-31 Sensor Electronic Technology, Inc. Device with inverted large scale light extraction structures
US10319881B2 (en) 2011-06-15 2019-06-11 Sensor Electronic Technology, Inc. Device including transparent layer with profiled surface for improved extraction
US9142741B2 (en) * 2011-06-15 2015-09-22 Sensor Electronic Technology, Inc. Emitting device with improved extraction
US9337387B2 (en) 2011-06-15 2016-05-10 Sensor Electronic Technology, Inc. Emitting device with improved extraction
CN102244164B (zh) * 2011-07-15 2013-11-06 财团法人成大研究发展基金会 发光二极管晶粒模块、其封装方法及其移取治具
CN102437228B (zh) * 2011-11-25 2013-04-17 河南理工大学 一种底部耦合光栅量子阱红外焦平面光敏元芯片及其制备方法
DE102012003638A1 (de) * 2012-02-24 2013-08-29 Limo Patentverwaltung Gmbh & Co. Kg Leuchtdiode
CN102709419B (zh) * 2012-05-29 2014-12-17 东南大学 一种具有交叉光栅结构的发光二极管及其制备方法
US9249014B2 (en) * 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
DE102013103216A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip
DE102015105509A1 (de) * 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US10461221B2 (en) 2016-01-18 2019-10-29 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
CN105870290B (zh) * 2016-06-23 2018-10-09 天津三安光电有限公司 发光二极管及其制作方法
DE102017114467A1 (de) * 2017-06-29 2019-01-03 Osram Opto Semiconductors Gmbh Halbleiterchip mit transparenter Stromaufweitungsschicht
TWI634673B (zh) * 2017-08-09 2018-09-01 國立交通大學 覆晶式發光二極體元件及其製造方法
DE102019100548A1 (de) * 2019-01-10 2020-07-16 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit reflektierender gitterstruktur
CN110061112B (zh) * 2019-02-28 2022-07-08 华灿光电(苏州)有限公司 GaN基发光二极管外延片及其制备方法
WO2023126048A1 (en) * 2021-12-27 2023-07-06 Ams-Osram International Gmbh Semiconductor chip, method for producing a semiconductor chip and arrangement

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739217A (en) * 1969-06-23 1973-06-12 Bell Telephone Labor Inc Surface roughening of electroluminescent diodes
JP3505353B2 (ja) * 1997-07-02 2004-03-08 株式会社東芝 半導体発光装置
JP2000058914A (ja) * 1998-08-03 2000-02-25 Toyoda Gosei Co Ltd 発光装置
JP4016504B2 (ja) 1998-10-05 2007-12-05 セイコーエプソン株式会社 半導体膜の製造方法及びアニール装置
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP2000260997A (ja) 1999-03-10 2000-09-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP3503131B2 (ja) 1999-06-03 2004-03-02 サンケン電気株式会社 半導体発光装置
CA2393081C (en) * 1999-12-03 2011-10-11 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP4034513B2 (ja) * 2000-12-15 2008-01-16 日本オプネクスト株式会社 面発光型レーザ装置、これを用いた光モジュール、及び光システム
GB2373368B (en) * 2001-03-12 2004-10-27 Arima Optoelectronics Corp Light emitting devices
US6563142B2 (en) 2001-07-11 2003-05-13 Lumileds Lighting, U.S., Llc Reducing the variation of far-field radiation patterns of flipchip light emitting diodes
JP4114364B2 (ja) * 2001-11-08 2008-07-09 日亜化学工業株式会社 発光装置およびその製造方法
TW567618B (en) * 2002-07-15 2003-12-21 Epistar Corp Light emitting diode with adhesive reflection layer and manufacturing method thereof
TWI249148B (en) * 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
JP4329374B2 (ja) * 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
JP2004111766A (ja) * 2002-09-20 2004-04-08 Toshiba Corp 窒化ガリウム系半導体素子及びその製造方法
DE10245628A1 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
US6929966B2 (en) * 2002-11-29 2005-08-16 Osram Opto Semiconductors Gmbh Method for producing a light-emitting semiconductor component
JP4201079B2 (ja) * 2002-12-20 2008-12-24 昭和電工株式会社 発光素子、その製造方法およびledランプ
TW571449B (en) * 2002-12-23 2004-01-11 Epistar Corp Light-emitting device having micro-reflective structure
JP2004266134A (ja) * 2003-03-03 2004-09-24 Kanegafuchi Chem Ind Co Ltd ダイボンディング用樹脂ペースト及びそれを用いた発光ダイオード
TWI330413B (en) * 2005-01-25 2010-09-11 Epistar Corp A light-emitting device
DE102004036295A1 (de) * 2003-07-29 2005-03-03 GELcore, LLC (n.d.Ges.d. Staates Delaware), Valley View Flip-Chip-Leuchtdioden-Bauelemente mit Substraten, deren Dicke verringert wurde oder die entfernt wurden
KR20080005314A (ko) * 2003-08-29 2008-01-10 오스람 옵토 세미컨덕터스 게엠베하 방사선 방출 반도체 소자
JP4590905B2 (ja) * 2003-10-31 2010-12-01 豊田合成株式会社 発光素子および発光装置
KR101127314B1 (ko) * 2003-11-19 2012-03-29 니치아 카가쿠 고교 가부시키가이샤 반도체소자
JP4587675B2 (ja) * 2004-01-23 2010-11-24 京セラ株式会社 発光素子収納パッケージおよび発光装置
TWI244220B (en) * 2004-02-20 2005-11-21 Epistar Corp Organic binding light-emitting device with vertical structure
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
CN100350642C (zh) 2004-03-26 2007-11-21 晶元光电股份有限公司 垂直结构的有机粘结发光组件
JP5041653B2 (ja) * 2004-04-21 2012-10-03 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2005347700A (ja) * 2004-06-07 2005-12-15 Toyoda Gosei Co Ltd 発光素子およびその製造方法
US20060001035A1 (en) 2004-06-22 2006-01-05 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
WO2006006555A1 (ja) * 2004-07-12 2006-01-19 Rohm Co., Ltd. 半導体発光素子
TWI299914B (en) * 2004-07-12 2008-08-11 Epistar Corp Light emitting diode with transparent electrically conductive layer and omni directional reflector
DE102004050118A1 (de) * 2004-07-30 2006-03-23 Osram Opto Semiconductors Gmbh Halbleiterlaserbauelement, optische Vorrichtung für ein Halbleiterlaserbauelement und Verfahren zur Herstellung einer optischen Vorrichtung
TWM261838U (en) * 2004-09-16 2005-04-11 Super Nova Optoelectronics Cor Structure for GaN based LED with high light extraction efficiency
TWI243492B (en) * 2004-11-03 2005-11-11 Epistar Corp Light-emitting diodes
JP2006156901A (ja) * 2004-12-01 2006-06-15 Sumitomo Electric Ind Ltd 半導体発光素子
KR100631418B1 (ko) * 2005-11-15 2006-10-04 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자

Also Published As

Publication number Publication date
KR101456729B1 (ko) 2014-10-31
WO2008040289A2 (de) 2008-04-10
JP2013175750A (ja) 2013-09-05
KR20090081377A (ko) 2009-07-28
US20100038664A1 (en) 2010-02-18
CN101542751B (zh) 2012-12-26
DE102007004302A1 (de) 2008-04-03
CN101542751A (zh) 2009-09-23
EP2052419B1 (de) 2018-11-07
EP2052419A2 (de) 2009-04-29
TWI358840B (en) 2012-02-21
US8431937B2 (en) 2013-04-30
WO2008040289A3 (de) 2008-09-18
TW200832755A (en) 2008-08-01
JP2010505249A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5243436B2 (ja) 半導体チップおよび半導体チップの製造方法
US11616172B2 (en) Semiconductor light emitting device with frosted semiconductor layer
US8148890B2 (en) Light-emitting device and method for manufacturing the same
CN100440554C (zh) 半导体发光元件和器件、及制造半导体发光元件的方法
TWI396299B (zh) 薄膜發光二極體晶片及製造薄膜發光二極體晶片之方法
US7697584B2 (en) Light emitting device including arrayed emitters defined by a photonic crystal
TWI314788B (en) Thin-film semiconductor-body
US20080191233A1 (en) Light-emitting diode and method for manufacturing the same
JP5829453B2 (ja) 半導体発光素子
WO2005088741A1 (en) Anti-reflected high efficiency light emitting diode device
JP2011061219A (ja) 垂直構造3族窒化物発光素子およびその製造方法
KR101678242B1 (ko) 광전 반도체칩 및 광전 반도체칩의 제조 방법
JP2003347586A (ja) 半導体発光素子
JP2011176093A (ja) 発光素子用基板および発光素子
US20110272727A1 (en) Light-emitting diode and method for manufacturing the same
WO2007013757A1 (en) Semiconductor light emitting device and fabrication method thereof
KR101346802B1 (ko) 개선된 광 추출 효율을 갖는 발광다이오드 및 그것을 제조하는 방법
KR20110068028A (ko) 반도체 발광소자 제조방법
JP6086703B2 (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5243436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250