JP5229263B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP5229263B2 JP5229263B2 JP2010085630A JP2010085630A JP5229263B2 JP 5229263 B2 JP5229263 B2 JP 5229263B2 JP 2010085630 A JP2010085630 A JP 2010085630A JP 2010085630 A JP2010085630 A JP 2010085630A JP 5229263 B2 JP5229263 B2 JP 5229263B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- line
- current
- pixel
- ramp signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
ここで、上式中、ΔV/Δtはランプ信号の傾き(時間に対する電圧増加分)であり、直線的に増加する信号であれば、Ipはそれに応じた定電流とみなすことができる。
図2は、本発明になる液晶表示装置中の負荷変動補償手段107の第1の実施の形態の部分構成図を示す。同図中、図1と同一構成部分には同一符号を付してある。図2において、本実施の形態の負荷変動補償手段107は、基準電流源111と、NチャンネルのMOS型トランジスタQ0〜Qmと、スイッチt0’〜tm’とからなる。なお、図2ではQ0〜QmのうちQ0〜Q2のみを図示しており、他は図示を省略してある。同様に、図2ではt0'〜tm'のうちt0'〜t2'のみを図示しており、他は図示を省略してある。また、図2ではゲート線などの表示も省略している。
次に、負荷変動補償手段107の第2の実施の形態について説明する。
次に、負荷変動補償手段107の第3の実施の形態について説明する。
次に、負荷変動補償手段107の第4の実施の形態について説明する。
このように電圧関係をすべて逆にしても同じ表示画像が得られる。
次に、負荷変動補償手段107の第5の実施の形態について説明する。
次に、負荷変動補償手段107の第6の実施の形態について説明する。
101 シフトレジスタ回路
102 1ラインラッチ回路
103 階調カウンタ
1041〜104m コンパレータ
105 ランプ信号発生器
106 ランプ信号線
107 負荷変動補償手段
1081〜108m データ線(列信号線)
109 画素部
110 垂直駆動回路
111 基準電流源
121、123、125、127、129、130 電流検出部
131 オペアンプ
200 表示領域
201 ダミー画素領域
203、204 使用ダミー画素列
G1〜Gn ゲート線
t1〜tm ビデオスイッチ
P11〜P1n、P21〜P2n 画素
DP1〜DPn、DP11〜DP1n、DP21〜DP2n ダミー画素
t0'〜tm'、t0" ダミー負荷用スイッチ
SR1、SR2 リセット用スイッチ
Q0〜Qm、Q0'〜Qm'、Q01、Q02 ダミー負荷の定電流トランジスタ
Qc0、Qc1、Qc0'、Qc1'、Qc01、Qc11、Qc02、Qc12 ダミー画素のソース線の電流検出用トランジスタ
Qs0 ランプ信号のレベルシフト用トランジスタ
Ip1〜Ipm データ線の寄生容量への充電電流
Ip0 基準電流
Ip1'〜Ipm' データ線の寄生容量への充電電流を補償する電流
Claims (5)
- 複数のデータ線と複数のゲート線とが交差する交差部に、それぞれ液晶素子を備えた画素が複数配列された画素部と、
前記複数のデータ線に対応して設けられており、1水平走査期間の最初にオンに制御された後、オフに制御されるまで時間の経過と共にレベルが変化する入力アナログ信号に応じた定電流を、対応して設けられたデータ線に供給して、そのデータ線の寄生容量を充電し、オフに制御された時の前記データ線の寄生容量に充電した値を前記画素内の保持容量にサンプリング保持させる複数のビデオスイッチと、
前記複数のゲート線を順次選択する垂直方向駆動手段と、
デジタル映像信号における1ライン分の各画素の映像データを保持する保持手段と、
前記保持手段で保持された1ライン分の各画素の前記映像データと、1水平走査期間内で最小の階調値から最大の階調値まで順次変化するカウント値とを画素単位で比較し、前記1水平走査期間の最初に制御信号により強制的に全ビデオスイッチを同時にオンに制御した後、前記映像データと前記カウンタ値との比較結果が一致を示す画素に対応した前記ビデオスイッチをオフに制御する比較手段と、
黒レベル及び白レベルのうち一方のレベルからスタートして1水平走査期間の終了時には他方のレベルに達するように1水平走査周期で漸次レベルが変化するランプ信号を生成し、そのランプ信号をランプ信号線を介して前記複数のビデオスイッチに前記アナログ信号として供給するランプ信号生成手段と、
前記ビデオスイッチがオンの時に前記データ線に供給されて、そのデータ線の寄生容量を充電する前記定電流と略等しい基準電流を発生する基準電流発生手段と、
前記複数のビデオスイッチと前記ランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、前記ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチと前記ランプ信号線との接続点に接続された前記配線に、前記基準電流を流す複数のダミー負荷手段と
を有することを特徴とする液晶表示装置。 - 複数のデータ線と複数のゲート線とが交差する交差部に、それぞれ液晶素子を備えた画素が複数配列された画素部と、
前記複数のデータ線に対応して設けられており、1水平走査期間の最初にオンに制御された後、オフに制御されるまで時間の経過と共にレベルが変化する入力アナログ信号に応じた定電流を、対応して設けられたデータ線に供給して、そのデータ線の寄生容量を充電し、オフに制御された時の前記データ線の寄生容量に充電した値を前記画素内の保持容量にサンプリング保持させる複数のビデオスイッチと、
前記複数のゲート線を順次選択する垂直方向駆動手段と、
デジタル映像信号における1ライン分の各画素の映像データを保持する保持手段と、
前記保持手段で保持された1ライン分の各画素の前記映像データと、1水平走査期間内で最小の階調値から最大の階調値まで順次変化するカウント値とを画素単位で比較し、前記1水平走査期間の最初に制御信号により強制的に全ビデオスイッチを同時にオンに制御した後、前記映像データと前記カウンタ値との比較結果が一致を示す画素に対応した前記ビデオスイッチをオフに制御する比較手段と、
黒レベル及び白レベルのうち一方のレベルからスタートして1水平走査期間の終了時には他方のレベルに達するように1水平走査周期で漸次レベルが変化するランプ信号を生成し、そのランプ信号をランプ信号線を介して前記複数のビデオスイッチに前記アナログ信号として供給するランプ信号生成手段と、
前記画素部の一画素列に対応した数のダミー画素が1本の信号線に接続されており、その信号線に前記ランプ信号線を介して供給される前記ランプ信号による前記信号線の寄生容量の充電電流を流し、その充電電流を検出する少なくとも一以上の電流検出手段と、
前記複数のビデオスイッチと前記ランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、前記ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチと前記ランプ信号線との接続点に接続された前記配線に、前記電流検出手段により検出された電流を流す複数のダミー負荷手段と
を有することを特徴とする液晶表示装置。 - 複数のデータ線と複数のゲート線とが交差する交差部に、それぞれ液晶素子を備えた画素が複数配列された画素部と、
前記複数のデータ線に対応して設けられており、1水平走査期間の最初にオンに制御された後、オフに制御されるまで時間の経過と共にレベルが変化する入力アナログ信号に応じた定電流を、対応して設けられたデータ線に供給して、そのデータ線の寄生容量を充電し、オフに制御された時の前記データ線の寄生容量に充電した値を前記画素内の保持容量にサンプリング保持させる複数のビデオスイッチと、
前記複数のゲート線を順次選択する垂直方向駆動手段と、
デジタル映像信号における1ライン分の各画素の映像データを保持する保持手段と、
前記保持手段で保持された1ライン分の各画素の前記映像データと、1水平走査期間内で最小の階調値から最大の階調値まで順次変化するカウント値とを画素単位で比較し、前記1水平走査期間の最初に制御信号により強制的に全ビデオスイッチを同時にオンに制御した後、前記映像データと前記カウンタ値との比較結果が一致を示す画素に対応した前記ビデオスイッチをオフに制御する比較手段と、
黒レベル及び白レベルのうち一方のレベルからスタートして1水平走査期間の終了時には他方のレベルに達するように1水平走査周期で漸次レベルが変化するランプ信号を生成し、そのランプ信号をランプ信号線を介して前記複数のビデオスイッチに前記アナログ信号として供給するランプ信号生成手段と、
前記ランプ信号線を介して供給される前記ランプ信号を所定レベルレベルシフトするレベルシフト手段と、
前記画素部の一画素列に対応した数のダミー画素が1本の信号線に接続されており、その信号線に前記レベルシフト手段によりレベルシフトされた前記ランプ信号による前記信号線の寄生容量の充電電流を流し、その充電電流を検出する少なくとも一以上の電流検出手段と、
前記複数のビデオスイッチと前記ランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、前記ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチと前記ランプ信号線との接続点に接続された前記配線に、前記電流検出手段により検出された電流を流す複数のダミー負荷手段と
を有することを特徴とする液晶表示装置。 - 複数のデータ線と複数のゲート線とが交差する交差部に、それぞれ液晶素子を備えた画素が複数配列された画素部と、
前記複数のデータ線に対応して設けられており、1水平走査期間の最初にオンに制御された後、オフに制御されるまで時間の経過と共にレベルが変化する入力アナログ信号に応じた定電流を、対応して設けられたデータ線に供給して、そのデータ線の寄生容量を充電し、オフに制御された時の前記データ線の寄生容量に充電した値を前記画素内の保持容量にサンプリング保持させる複数のビデオスイッチと、
前記複数のゲート線を順次選択する垂直方向駆動手段と、
デジタル映像信号における1ライン分の各画素の映像データを保持する保持手段と、
前記保持手段で保持された1ライン分の各画素の前記映像データと、1水平走査期間内で最小の階調値から最大の階調値まで順次変化するカウント値とを画素単位で比較し、前記1水平走査期間の最初に制御信号により強制的に全ビデオスイッチを同時にオンに制御した後、前記映像データと前記カウンタ値との比較結果が一致を示す画素に対応した前記ビデオスイッチをオフに制御する比較手段と、
黒レベル及び白レベルのうち一方のレベルからスタートして1水平走査期間の終了時には他方のレベルに達するように1水平走査周期で漸次レベルが変化するランプ信号を生成し、そのランプ信号をランプ信号線を介して前記複数のビデオスイッチに前記アナログ信号として供給するランプ信号生成手段と、
前記画素部の一画素列に対応した数のダミー画素が1本の信号線を介して出力端子に接続された第1のトランジスタと、前記第1のトランジスタと共にカレントミラー回路を構成する第2のトランジスタと、前記カレントミラー回路が負帰還ループに挿入され、出力端子が前記第1及び第2のトランジスタの電源側端子に接続されたオペアンプとを備え、前記オペアンプが入力される前記ランプ信号線からのランプ信号電圧と前記カレントミラー回路からのダミー電圧との演算増幅出力信号を前記第1及び第2のトランジスタの電源側端子に供給し、前記第1のトランジスタを通して前記信号線に前記ランプ信号による前記信号線の寄生容量の充電電流を流すと共に、その充電電流と同じ値の検出電流を前記第2のトランジスタの出力端子から出力させる少なくとも一以上の電流検出手段と、
前記複数のビデオスイッチと前記ランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、前記ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチと前記ランプ信号線との接続点に接続された前記配線に、前記電流検出手段から出力される前記検出電流と同じ値の電流を流す複数のダミー負荷手段と
を有することを特徴とする液晶表示装置。 - 前記ダミー画素は、前記画素部の周辺に配置されている、前記画素部を構成する画素と同一構成で、かつ、表示上は見えないようにした画素であることを特徴とする請求項2乃至4のうちいずれか一項記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085630A JP5229263B2 (ja) | 2009-08-07 | 2010-04-02 | 液晶表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009183929 | 2009-08-07 | ||
JP2009183929 | 2009-08-07 | ||
JP2010085630A JP5229263B2 (ja) | 2009-08-07 | 2010-04-02 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011053644A JP2011053644A (ja) | 2011-03-17 |
JP5229263B2 true JP5229263B2 (ja) | 2013-07-03 |
Family
ID=43942668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010085630A Active JP5229263B2 (ja) | 2009-08-07 | 2010-04-02 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5229263B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015040971A1 (ja) | 2013-09-18 | 2015-03-26 | 株式会社Jvcケンウッド | 画像表示装置 |
KR20220113371A (ko) | 2019-12-17 | 2022-08-12 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 표시 장치, 표시 장치의 구동 방법 및 전자 기기 |
CN111243491B (zh) * | 2020-03-31 | 2023-03-28 | 武汉天马微电子有限公司 | 一种显示面板及其驱动方法和驱动装置 |
CN115132135B (zh) * | 2021-03-25 | 2022-12-30 | 孙丽娜 | 源极驱动电路、显示装置及其驱动方法 |
JPWO2022270300A1 (ja) * | 2021-06-21 | 2022-12-29 | ||
WO2023182100A1 (ja) * | 2022-03-24 | 2023-09-28 | ソニーセミコンダクタソリューションズ株式会社 | 表示駆動回路及び表示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6384817B1 (en) * | 1999-12-21 | 2002-05-07 | Philips Electronics North America Corporation | Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device |
JP2007304521A (ja) * | 2006-05-15 | 2007-11-22 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
-
2010
- 2010-04-02 JP JP2010085630A patent/JP5229263B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011053644A (ja) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7289593B2 (en) | Shift register and image display apparatus containing the same | |
JP5229263B2 (ja) | 液晶表示装置 | |
KR100847092B1 (ko) | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 | |
US8816949B2 (en) | Shift register circuit and image display comprising the same | |
US10199007B2 (en) | Output circuit and data driver of liquid crystal display device | |
US5162670A (en) | Sample-and-hold circuit device | |
JP4887657B2 (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
US7499518B2 (en) | Shift register and image display apparatus containing the same | |
US20040066357A1 (en) | Drive circuit, display apparatus, and information display apparatus | |
KR100860243B1 (ko) | 액정표시장치 | |
US6963325B2 (en) | Display driving apparatus with compensating current and liquid crystal display apparatus using the same | |
US20070052874A1 (en) | Display apparatus including sensor in pixel | |
US20060220692A1 (en) | Sample-hold circuit and semiconductor device | |
JP2005502073A (ja) | 自己較正型画像表示装置 | |
US20230377521A1 (en) | Drive circuit, display device, and drive method | |
US20080018586A1 (en) | Drive Circuit for Generating a Delay Drive Signal | |
US10650771B2 (en) | Output amplifier and display driver | |
JP7257963B2 (ja) | 表示装置及び電子機器 | |
KR20070074736A (ko) | 액정표시장치 및 이의 구동방법 | |
JP2012088527A (ja) | 液晶表示装置 | |
JP2005128384A (ja) | 表示パネル装置 | |
JP5509579B2 (ja) | 映像出力装置および映像出力方法ならびにプロジェクタ | |
JP7059329B2 (ja) | 半導体装置 | |
US11862058B2 (en) | Load driving circuit, display driver, display apparatus and semiconductor device | |
JP2000286707A (ja) | デジタル−アナログ変換器およびこれを用いた液晶ディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5229263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |