JP2011053644A

JP2011053644A - 液晶表示装置

Info

Publication number: JP2011053644A
Application number: JP2010085630A
Authority: JP
Inventors: Shuichi Konno; 秀一今野
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2009-08-07
Filing date: 2010-04-02
Publication date: 2011-03-17
Anticipated expiration: 2030-04-02
Also published as: JP5229263B2

Abstract

【課題】ランプ信号を用いたＤＡ変換方式の直線性の良さなどのメリットを保持しつつ、表示する絵柄によるランプ信号線の負荷変動の影響を高精度に補正し、より歪の少ない映像を高画質に表示する。
【解決手段】ダミー画素ＤＰ1〜ＤＰnに繋がるデータ線は実際の画素のデータ線と同じ構造をしているため、ここに流れる電流を検出すると、これは実際のデータ線に流れる電流Ｉpと同じものを検出したことになる。そこで、電流検出手段１２１は、ダミー画素ＤＰ1〜ＤＰnに繋がるデータ線に流れる電流を基準電流として検出し、トランジスタＱ0のドレインにトランジスタＱc1から供給される検出電流と同じ値の電流を、トランジスタＱ0とトランジスタＱ1〜Ｑmとからなるカレントミラー回路により各ダミー負荷にも流すことで、ビデオスイッチｔ1〜ｔmがオフになっても精度良く負荷変動を補償する。
【選択図】図３

Description

本発明は液晶表示装置に係り、特にデジタル映像信号をランプ信号などを使ってデジタル−アナログ変換（以下、ＤＡ変換）して得たアナログ電圧で液晶素子を駆動する反射型液晶プロジェクタ装置等に用いる液晶表示装置に関する。

近年、プロジェクタ装置やプロジェクションテレビには画像を投影するための中心部品としてＬＣＯＳ（Liquid Crystal on Silicon）型の液晶表示装置が多く用いられている。このＬＣＯＳ型の液晶表示装置は、透明電極、液晶層、マトリクス状に配置された反射電極、及びシリコン基板上に液晶駆動回路が形成された液晶駆動素子などが重なった構造を有している。

従来の液晶表示装置では、複数本のデータ線（列信号線）と複数本のゲート線（行走査線）との各交差部にそれぞれ設けられた画素が、ゲート線を介して入力されるゲート信号により選択される。外部から入力されたアナログの映像信号は、ビデオスイッチとデータ線及び選択された各画素内にある垂直方向の画素選択トランジスタを経由して信号保持容量に書き込まれた後、反射電極に印加される。

液晶素子は、互いに対向して配置された反射電極と、共通電極（透明電極）との間に液晶層が挟持された構造であり、共通電極には固定電位が印加される。これにより、液晶表示装置は、上記のように反射電極を映像信号に応じた様々な電圧で駆動することで、液晶層の光透過率を制御し、映像として表示する。

上記の従来の液晶表示装置はアナログ映像信号を表示する構成である。しかし、近年、周辺回路のデジタル化が進み、それに伴い、映像信号としてデジタルデータを液晶素子に入力する方がシステム全体としては好都合になってきている。このデジタルデータを液晶素子により表示する液晶表示装置では、内部にＤＡ変換回路を持つのが効率的である。

ＤＡ変換回路はいろいろな方式が考えられるが、ここで求められるマルチ出力のＤＡ変換回路として、各出力の直線性の良さや面積的にも比較的小さくできるなどの利点から、ランプ信号（あるいはそれに準じた波形）を用いて、デジタル映像信号を画素単位でアナログ映像信号に変換して液晶素子を駆動する液晶表示装置が提案されている（例えば、特許文献１参照）。

この特許文献１記載の従来の液晶表示装置では、黒から白までの全映像信号の成分を持った単純な１Ｈ周期のランプ信号をビデオスイッチに供給すると共に、そのランプ信号に同期したクロックでカウンタをカウントアップしていく。そして、このカウント値とラインバッファにラッチされている水平方向の各画素値とをコンパレータにおいて画素単位で比較し、カウント値が上記のラインバッファにラッチされた画素値と同じ値になったら、その画素に対応するビデオスイッチをオフとし、このときのランプ信号の電圧をオフとされたビデオスイッチにデータ線を介して接続された画素に保持することでアナログ映像信号への変換が行われる。

この液晶表示装置では、最初に全てのビデオスイッチをオンしてから徐々に寄生容量などを充放電していって、デジタルデータに応じたランプ信号の所定の電圧をビデオスイッチをオフとしてサンプル・ホールドし、画素に供給する構成であり、該当する階調レベルに対応する画素列の対応するビデオスイッチがオフに移行するまでの期間、全ビデオスイッチがオン状態である期間が継続する。

しかし、この特許文献１記載の液晶表示装置は、前記のような利点を持つ反面、基準となるランプ信号からデジタルデータに応じた所定の電圧をサンプル・ホールドする方式であることから、表示する絵柄によっては複数の画素で同時に同じ電圧をサンプル・ホールドしたり、あるいは全くサンプル・ホールドされない電圧があったりと、ランプ信号に対する負荷状態が大きく変化することも多い。この変動によって表示画像に所謂ストリーキングと称される歪を発生してしまうという課題がある。

図１２は、この表示画像の歪みの一例を示す。同図において、水平方向に灰色と黒色とが混在する絵柄を表示する場合には、黒色の画像IIの両側に表示される灰色の画像IIIは、水平方向全体にわたって一様に表示される灰色の背景画像Iより明るめとなり、横引き状の画像の歪として見える。すなわち、上記の液晶表示装置では、最初に全ビデオスイッチがオン状態にあり、その時データ線がランプ信号線の負荷となって作用している。そして、上記の液晶表示装置では、黒色に相当する画素列の複数のビデオスイッチが灰色部分の画素列の複数のビデオスイッチに先行してオフとなり、ランプ信号線の負荷が切り離されて低減し、ランプ信号線の電位が変動し、その後の灰色部分の画素列の輝度は図１２にIIIで示すように増加する。

そこで、この課題を解決したＤＡ変換器が提案されている（例えば、特許文献２参照）。この特許文献２記載のＤＡ変換器を液晶表示装置に適用した場合は、各データ線に繋がるサンプル・ホールド用のビデオスイッチがオフする時に発生する電圧変動を防止するために、その直前までと同じ電圧を発生させるダミー負荷を用意しておいて、オフになるときにこのダミー負荷と切替えて電圧変動を抑圧するものである。

特公平７−５０３８９号公報特表２００２−５０５８２８号公報

特許文献１記載の液晶表示装置のように、ランプ信号を用いたＤＡ変換方式では利点も大きい反面、絵柄による負荷の変動は避けられないため、表示画像に歪が出易いなどの課題がある。一方、特許文献２記載のＤＡ変換器のように容量を用いたダミー負荷を用いた場合は、歪みの発生に対する一定の抑圧効果は期待できるものの、最近の高画質化の要求の中では十分とはいえない場合もある。

すなわち、高画質化に伴う表示画素数の増大とともにランプ信号に接続される画素数も増えるため、負荷の変動はより大きなものとなるのと同時に、表示画像の歪に対する許容値もより厳しいものになる。また、液晶表示装置ではダミー容量の精度やばらつきも大きな課題になる。

特にこの負荷変動に対する補正を精度良く実現するためには、データ線の容量とダミー容量を等しくすることが重要なポイントになるが、データ線の容量は各画素選択トランジスタのソース部の寄生容量の総和とデータ線の配線容量が合わさって形成されるのに対して、ダミー容量は例えば１個のＭＯＳ容量などで実現しなければならない。この種類の異なる２つの容量を等しい値で実現するのは極めて困難であり、歪の無い映像を高画質に表示する用途には課題が残る。

本発明は上記の点に鑑みなされたもので、ランプ信号を用いたＤＡ変換方式の直線性の良さなどのメリットを保持しつつ、表示する絵柄によるランプ信号線の負荷変動の影響を高精度に補正し、より歪の少ない映像を高画質に表示し得る液晶表示装置を提供することを目的とする。

上記の目的を達成するため、第１の発明の液晶表示装置は、複数のデータ線と複数のゲート線とが交差する交差部に、それぞれ液晶素子を備えた画素が複数配列された画素部と、複数のデータ線に対応して設けられており、１水平走査期間の最初にオンに制御された後、オフに制御されるまで時間の経過と共にレベルが変化する入力アナログ信号に応じた定電流を、対応して設けられたデータ線に供給して、そのデータ線の寄生容量を充電し、オフに制御された時のデータ線の寄生容量に充電した値を画素内の保持容量にサンプリング保持させる複数のビデオスイッチと、複数のゲート線を順次選択する垂直方向駆動手段と、デジタル映像信号における１ライン分の各画素の映像データを保持する保持手段と、保持手段で保持された１ライン分の各画素の映像データと、１水平走査期間内で最小の階調値から最大の階調値まで順次変化するカウント値とを画素単位で比較し、１水平走査期間の最初に制御信号により強制的に全ビデオスイッチを同時にオンに制御した後、映像データとカウンタ値との比較結果が一致を示す画素に対応したビデオスイッチをオフに制御する比較手段と、黒レベル及び白レベルのうち一方のレベルからスタートして１水平走査期間の終了時には他方のレベルに達するように１水平走査周期で漸次レベルが変化するランプ信号を生成し、そのランプ信号をランプ信号線を介して複数のビデオスイッチにアナログ信号として供給するランプ信号生成手段と、ビデオスイッチがオンの時にデータ線に供給されて、そのデータ線の寄生容量を充電する定電流と略等しい基準電流を発生する基準電流発生手段と、複数のビデオスイッチとランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチとランプ信号線との接続点に接続された配線に、基準電流を流す複数のダミー負荷手段とを有することを特徴とする。

また、上記の目的を達成するため、第２の発明の液晶表示装置は、第１の発明の基準電流発生手段とダミー負荷手段に替えて、画素部の一画素列に対応した数のダミー画素が１本の信号線に接続されており、その信号線にランプ信号線を介して供給されるランプ信号による信号線の寄生容量の充電電流を流し、その充電電流を検出する少なくとも一以上の電流検出手段と、複数のビデオスイッチとランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチとランプ信号線との接続点に接続された配線に、電流検出手段により検出された電流を流す複数のダミー負荷手段とを有することを特徴とする。

また、上記の目的を達成するため、第３の発明の液晶表示装置は、第１の発明の基準電流発生手段とダミー負荷手段に替えて、ランプ信号線を介して供給されるランプ信号を所定レベルレベルシフトするレベルシフト手段と、画素部の一画素列に対応した数のダミー画素が１本の信号線に接続されており、その信号線にレベルシフト手段によりレベルシフトされたランプ信号による信号線の寄生容量の充電電流を流し、その充電電流を検出する少なくとも一以上の電流検出手段と、複数のビデオスイッチとランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチとランプ信号線との接続点に接続された配線に、電流検出手段により検出された電流を流す複数のダミー負荷手段とを有することを特徴とする。

また、上記の目的を達成するため、第４の発明の液晶表示装置は、第１の発明の基準電流発生手段とダミー負荷手段に替えて、画素部の一画素列に対応した数のダミー画素が１本の信号線を介して出力端子に接続された第１のトランジスタと、第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタと、カレントミラー回路が負帰還ループに挿入され、出力端子が第１及び第２のトランジスタの電源側端子に接続されたオペアンプとを備え、オペアンプが入力されるランプ信号線からのランプ信号電圧とカレントミラー回路からのダミー電圧との演算増幅出力信号を第１及び第２のトランジスタの電源側端子に供給し、第１のトランジスタを通して信号線にランプ信号による信号線の寄生容量の充電電流を流すと共に、その充電電流と同じ値の検出電流を第２のトランジスタの出力端子から出力させる少なくとも一以上の電流検出手段と、複数のビデオスイッチとランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチとランプ信号線との接続点に接続された配線に、電流検出手段から出力される検出電流と同じ値の電流を流す複数のダミー負荷手段とを有することを特徴とする。

また、上記の目的を達成するため、第５の発明の液晶表示装置は、第２又は第３の発明におけるダミー画素は、画素部の周辺に配置されている、画素部を構成する画素と同一構成で、かつ、表示上は見えないようにした画素であることを特徴とする。

本発明によれば、ランプ信号を用いたＤＡ変換方式の直線性の良さなどのメリットを保持しつつ、表示する絵柄によるランプ信号線の負荷変動の影響を高精度に補正し、より歪の少ない映像を高画質に表示することができる。

本発明の液晶表示装置の一実施の形態の全体構成のブロック図である。本発明の液晶表示装置中の負荷変動補償手段の第１の実施の形態の部分構成図である。本発明の液晶表示装置中の負荷変動補償手段の第２の実施の形態の部分構成図である。ダミー画素の位置を説明する図である。図３の動作説明用タイミングチャートである。本発明の液晶表示装置中の負荷変動補償手段の第３の実施の形態の部分構成図である。本発明の液晶表示装置中の負荷変動補償手段の第４の実施の形態の部分構成図である。本発明の液晶表示装置中の負荷変動補償手段の第５の実施の形態の部分構成図である。本発明の液晶表示装置中の負荷変動補償手段の第６の実施の形態の部分構成図である。図９中のオペアンプの一例の回路図である。図９の第６の実施の形態の効果を説明する充電電流の時間変化とランプ信号波形の一例を示す図である。画像の歪みの一例を示す図である。

次に、本発明の実施の形態について図面と共に説明する。

図１は、本発明になる液晶表示装置の一実施の形態の全体構成のブロック図を示す。同図に示すように、本実施の形態の液晶表示装置１００は、例えば反射型液晶プロジェクタ装置等に用いる液晶表示装置で、デジタル映像信号の画素データDATAが供給されるシフトレジスタ回路１０１と、シフトレジスタ回路１０１から出力されるデジタル映像信号を１ライン単位で一時保持する１ラインラッチ回路１０２と、所定周波数のカウンタクロックCKをカウントし、１ライン周期で一巡し、かつ、表示階調の最小値から最大値まで変化するカウンタ値を出力する階調カウンタ１０３と、ｍ個（ｍは、１ラインの画素数）のコンパレータ１０４₁〜１０４_mと、ランプ信号発生器１０５と、負荷変動補償手段１０７と、ｍ個のビデオスイッチｔ1〜ｔmと、画素部１０９と、垂直駆動回路１１０とから構成される。本実施の形態は、負荷変動補償手段１０７を有する点に特徴がある。

コンパレータ１０４₁〜１０４_mは、階調カウンタ１０３のカウンタ値と、１ラインラッチ回路１０２からの１ラインの画素データDATAとを画素毎に比較し、両者が一致したときに一致パルスを出力する。ランプ信号発生器１０５は、黒レベルから白レベルまで漸次変化する掃引信号である１Ｈ周期のランプ信号を、階調カウンタ１０３のクロックと同期して発生し、そのランプ信号をランプ信号線１０６を介してビデオスイッチｔ1〜ｔmと負荷変動補償手段１０７とにそれぞれ供給する。

画素部１０９は、水平方向の画素数がｍ個で垂直方向の画素数がｎ個の、マトリクス状に配置された全部でｎ・ｍ個の画素からなる。画素部１０９の画素のうち、同じ垂直（列）方向のｎ個の画素は、ｍ本のデータ線１０８₁〜１０８_mに列単位で別々に接続されており、また、同じ水平（行）方向のｍ個の画素がｎ本のゲート線Ｇ1〜Ｇnに行単位で別々に接続されている。すなわち、画素部１０９は、ｍ本のデータ線１０８₁〜１０８_mと、ｎ本のゲート線Ｇ1〜Ｇnとが交差する交差部にそれぞれ設けられた、ｎ・ｍ個の画素からなる。

垂直駆動回路１１０は、ゲート線Ｇ1〜Ｇnに１Ｈ単位で上から下方向に順次に行選択信号を出力して画素部１０９内の各画素を１ライン単位で選択し、１フレーム期間内で全画素を選択する。

負荷変動補償手段１０７は、液晶表示装置１００の要部を構成する手段で、後述する各実施の形態の構成により、ビデオスイッチｔ1〜ｔmを通してデータ線１０８₁〜１０８_mの容量に流れていた電流と等価な電流を流せるダミー負荷に切り替えて、ビデオスイッチｔ1〜ｔmがオフになる時のランプ信号線１０６の負荷変動を抑圧する補償動作を行う。

次に、液晶表示装置１００の概略動作について説明する。複数ビットの画素データDATAが時系列的に合成されたデジタル映像信号は、シフトレジスタ回路１０１に供給されて１ライン分のデータとして順次展開され、１ライン分の展開が終了した時点で、１ラインラッチ回路１０２でラッチされる。１ラインラッチ回路１０２は、１ライン分の画素データを一時保持した後、各画素列のコンパレータ１０４₁〜１０４_mの第１のデータ入力部に供給する。

階調カウンタ１０３は、クロックCKをカウントして１ライン周期で一巡し、かつ、表示階調の最小値から最大値まで順次変化するカウンタ値（基準階調データ）を生成し、各画素列のコンパレータ１０４₁〜１０４_mの第２のデータ入力部に供給する。コンパレータ１０４₁〜１０４_mは、第１のデータ入力部の入力画素データの値と、第２のデータ入力部の入力基準階調データ値とを比較し、両者が一致したタイミングで一致パルスを生成して出力する。

ビデオスイッチｔ1〜ｔmはアナログスイッチであり、図示しないスタート信号を受け、水平走査期間の開始時点ですべてのビデオスイッチｔ1〜ｔmが強制的に一斉にオンとされた後、コンパレータ１０４₁〜１０４_mのうち、対応して設けられたコンパレータから一致パルスを受けた時点でオフに移行するように開閉制御される。これにより、ビデオスイッチｔ1〜ｔmは、オン期間中はランプ信号発生器１０５からランプ信号線１０６を通して共通に供給されているランプ信号を対応するデータ線１０８₁〜１０８_mへ出力する。

その後、ビデオスイッチｔ1〜ｔmは、コンパレータ１０４₁〜１０４_mのうち、対応して設けられたコンパレータから一致パルスを受けた時点でオフとなり、データ線１０８₁〜１０８_mのうち、オフとなったビデオスイッチに存在するデータ線の寄生容量に、オフ時点直前のランプ信号の電圧がサンプリング保持される。

そして、ビデオスイッチｔ1〜ｔmのうち、オフとなったビデオスイッチに接続されたデータ線を介して接続された画素部１０９内の垂直方向に配列された各画素のうち、そのときのゲート線Ｇ1〜Ｇnで選択されている画素の信号保持容量に、オフとなったビデオスイッチに接続されたデータ線の容量に保持されたランプ信号の電圧が供給されてサンプリング保持される。この時保持されたランプ信号の電圧は、その画素のデジタル映像信号の画素値（階調レベル）に対応している。すなわち、入力されたデジタル映像信号の画素データは、アナログ映像信号に変換されて画素の信号保持容量に蓄積される。

なお、ビデオスイッチｔ1〜ｔmは、一旦オフとなった後はオフ動作を継続するように構成されている。このようにして、各画素にはビデオスイッチｔ1〜ｔmがオフになる時の直前のランプ信号の電圧が、それぞれの画素の信号保持容量で次のフレームまで保持されてそれぞれの画素の液晶素子を駆動する。

ビデオスイッチｔ1〜ｔmがオフになるタイミング、すなわちランプ信号の電圧をサンプル・ホールドするタイミングはそのときに表示しようとする絵柄によって異なり、すべて同時の時もあれば別々のときもある。オフになる順序も固定されているわけではなく、黒レベル（液晶層の光透過率ゼロ相当）から白レベル（液晶層の光透過率１００％相当）へ向かって漸次レベルが変化するランプ信号を入力した場合であれば、黒側のレベルを表示しようとする画素に繋がるビデオスイッチから順にオフになり、絵柄によってその都度オフの順番は異なる。

このような本実施の形態の液晶表示装置１００では、ランプ信号を用いたＤＡ変換方式の動作により直線性が良いなどの特長がある。

ところで、図１に示すように各データ線１０８₁〜１０８_mには、それぞれ画素部１０９内の複数個の画素が接続されているだけであり、各画素選択トランジスタがオフとすれば、そのソース側の寄生容量とソース配線の寄生容量とが、データ線１０８₁〜１０８_mの主な負荷になる。これらを合わせてＣpとする。

ビデオスイッチｔ1〜ｔmはランプ信号の黒レベルの入力と同時にオンとされるので、各データ線の寄生容量Ｃpはランプ信号の電位の増加に追随して充電されることになる。このとき、データ線を通して流れる充電電流Ｉpは、次式で表される。

Ｉp＝Ｃp・ΔＶ／Δｔ
ここで、上式中、ΔＶ／Δｔはランプ信号の傾き（時間に対する電圧増加分）であり、直線的に増加する信号であれば、Ｉpはそれに応じた定電流とみなすことができる。

つまり、各ビデオスイッチがオンしている期間、ランプ信号の電位増加と共にそれぞれのデータ線１０８₁〜１０８_mにはこのような定電流Ｉpが寄生容量Ｃpの充電電流として流れていて、オフになるとそのデータ線の電流はゼロになる。各データ線１０８₁〜１０８_mには同じ数の画素が接続され、データ線１０８₁〜１０８_mの配線の長さや構造も同じに作るので、すべてのデータ線１０８₁〜１０８_mに流れる充電電流は同じ定電流Ｉpになる。

このように、各データ線１０８₁〜１０８_mに流れる充電電流は同じであるが、絵柄によって、各時間毎にオンしているデータ線の数は変化するため、ランプ信号線１０６に流れる電流は一定ではなくなる。このことはランプ信号線１０６の配線抵抗分での電圧降下が変化してしまうことを意味し、例えばある画素の明るさを一定にしようとしても、周囲の絵柄によって電圧が変化してしまうために表示画像に歪が発生することになる。前述した図１２はこの表示画像の歪みを示す。

上記の表示画像の歪みの発生を防止するには、ランプ信号線１０６の配線抵抗分をゼロあるいは無視できるほど小さくするのが理想であるが、画素数が増えるとランプ信号線１０６の配線も長くなり現実的ではない。

そこで、本実施の形態では、負荷変動補償手段１０７を設けて、この画像の歪みの発生を抑制すると共に前述した特許文献２記載の発明の課題をも解決して、ランプ信号を用いたＤＡ変換方式の直線性の良さなどのメリットを保持しつつ、表示する絵柄によるランプ信号線の負荷変動の影響を高精度に補正し、より歪の少ない映像を高画質に表示するものである。

次に、液晶表示装置１００の要部の負荷変動補償手段１０７の各実施の形態について図面を参照して詳細に説明する。

（第１の実施の形態）
図２は、本発明になる液晶表示装置中の負荷変動補償手段１０７の第１の実施の形態の部分構成図を示す。同図中、図１と同一構成部分には同一符号を付してある。図２において、本実施の形態の負荷変動補償手段１０７は、基準電流源１１１と、ＮチャンネルのＭＯＳ型トランジスタＱ0〜Ｑmと、スイッチｔ0’〜ｔm’とからなる。なお、図２ではＱ0〜ＱmのうちＱ0〜Ｑ2のみを図示しており、他は図示を省略してある。同様に、図２ではｔ0'〜ｔm'のうちｔ0'〜ｔ2'のみを図示しており、他は図示を省略してある。また、図２ではゲート線などの表示も省略している。

基準電流源１１１は、予め設定された基準電流Ｉp0を出力する。トランジスタＱ0はそのドレイン及びゲートが接続され、ソースがスイッチｔ0’を介して接地されている。また、トランジスタＱ1〜Ｑmは、図１に示した画素部１０９のｍ列の画素の各列に１対１に対応してｍ個設けられている。トランジスタＱ1〜Ｑmのそれぞれは、そのゲートがトランジスタＱ0のゲートに共通接続されると共に、そのドレインがランプ信号線１０６の各ノードＮ1〜Ｎmに接続され、そのソースがスイッチｔ1'〜ｔm'を介して接地されている。

トランジスタＱ0と、トランジスタＱ1〜Ｑmとはカレントミラー回路を構成しており、トランジスタＱ1〜Ｑmに流れるドレイン電流Ｉp1'〜Ｉpm'を、トランジスタＱ0のドレインに供給される基準電流Ｉp0と等しい電流とする。また、トランジスタＱ1〜Ｑmと、対応して設けられたスイッチｔ1'〜ｔm'とは、ダミー負荷を構成している。すなわち、本実施の形態の負荷変動補償手段１０７は、複数のビデオスイッチｔ1〜ｔmとランプ信号線１０６との各接続点にそれぞれ一端が接続された配線を備えており、その配線の他端がトランジスタＱ0〜Ｑmからなるカレントミラー回路とスイッチｔ0'〜ｔm'とからなる回路部が接続されている。

ランプ信号線１０６は、ノードＮ1にビデオスイッチｔ1及びデータ線１０８₁を介してｎ個の画素Ｐ11〜Ｐ1nが接続され、ノードＮ2にビデオスイッチｔ2及びデータ線１０８₂を介してｎ個の画素Ｐ21〜Ｐ2nが接続されている。同様に、図示を省略したが、ランプ信号線１０６は、ノードＮ3〜Ｎmのそれぞれにビデオスイッチｔ3〜tm及びデータ線１０８₃〜１０８_mを介して垂直方向に配置されたｎ個の画素に接続されている。

また、データ線１０８₁には画素Ｐ11〜Ｐ1nによる寄生容量Ｃp1があり、データ線１０８₂には画素Ｐ21〜Ｐ2nによる寄生容量Ｃp2がある。他のデータ線１０８₃〜１０８_mも同様である。なお、図２では画素Ｐ14〜Ｐ1n、Ｐ24〜Ｐ2nの図示を省略している。ランプ信号線１０６は、ノードＮ1〜Ｎmのそれぞれの直前に配線抵抗分Ｒ1〜Ｒmを有する。

ビデオスイッチｔ1がオンの時にデータ線１０８₁に流れる電流をＩp1、ビデオスイッチｔ2がオンの時にデータ線１０８₂に流れる電流をＩp2とする。同様に、図示しないビデオスイッチｔ3〜ｔmがそれぞれオンの時にデータ線１０８₃〜１０８_mにそれぞれ流れる電流をＩp3〜Ｉpmとすると、上記の基準電流Ｉp0は、Ｉp1〜Ｉpmにそれぞれ等しい値に設定されている。

スイッチｔ1’は、ランプ信号線１０６の同じノードに接続されたビデオスイッチｔ1と逆の接続関係になるように構成されている。すなわち、ビデオスイッチｔ1がオンのときは、スイッチｔ1'はオフ、ビデオスイッチｔ1がオフのときは、スイッチｔ1'はオンとされる。同様に、スイッチｔ2’〜ｔm'は、ランプ信号線１０６の同じノードに接続されたビデオスイッチｔ2〜ｔmと逆の接続関係になるように構成されている。

次に、本実施の形態の動作について説明する。図１のランプ信号発生器１０５から図２のランプ信号線１０６にランプ信号が供給されており、またスイッチｔ0'はオンとされている。通常、ランプ信号は、各水平走査期間の開始時に黒レベル（液晶層の光透過率ゼロ相当）からスタートしてレベルが単調増加していき、水平走査期間の終了時には白レベル（液晶層の光透過率１００％相当）に達するような電圧としてランプ信号線１０６に入力される。

そして、まず、ランプ信号が黒レベルの時には、全てのビデオスイッチｔ1〜ｔmが強制的に一斉にオンとなる。これにより、データ線１０８₁〜１０８_mにそれぞれ電流Ｉp1〜Ｉpmが流れる。一方、スイッチｔ1'〜ｔm'はそれぞれオフになっており、ダミー負荷には電流Ｉp1'〜Ｉpm'は流れていない。

続いて、ランプ信号が黒レベルから白レベル方向にレベル上昇していき、一例として、あるタイミングで第１の画素列に対応して設けられた図１のコンパレータ１０４₁から一致パルスが出力されビデオスイッチｔ1がオフとなったものとする。すると、データ線１０８₁に流れていた電流Ｉp1（寄生容量Ｃp1の充電電流）が流れなくなる。

しかし、本実施の形態では、ビデオスイッチｔ1がオフとなると、対に構成しているスイッチｔ1'がオンとなり、それまでデータ線１０８₁に流れていた電流Ｉp1と同じ値の電流Ｉp1'がトランジスタＱ１によるダミー負荷に流れる。従って、ランプ信号線１０６から見ると、データ線１０８₁に流れていた電流Ｉp1が、ダミー負荷に流れる同じ値の電流Ｉp1'に置き換わるので、電流の変化が無いものとみなせる。

これにより、ランプ信号線１０６に配線抵抗分Ｒ1があったとしても、その配線抵抗分Ｒ1の電圧降下をビデオスイッチｔ1のオン／オフに関係なく常に一定にすることができるため、前述した歪みの発生を防止でき、歪みの無い画像を表示できる。

このように、本実施の形態によれば、各ビデオスイッチｔ1〜ｔmと対でダミーの定電流負荷（ダミー負荷）のトランジスタＱ1〜Ｑmを設け、トランジスタＱ1〜Ｑmには基準電流Ｉp0を用いて、各データ線１０８₁〜１０８_mに流れる電流Ｉp1〜Ｉpmが流れない時は同じ電流Ｉp1'〜Ｉpm’を流すようにしているため、ランプ信号の電位増加と共にオフになるビデオスイッチの数が増えて、データ線に流れていた電流が減るのを防止することができる。

また、本実施の形態では、ダミー負荷容量は不要であるので、ＬＳＩ（大規模半導体集積回路）の製造プロセスを簡略化でき、また、補正精度はダミー負荷容量のばらつきの影響を受けることがなく、また、ダミー負荷容量をスイッチｔ1'〜ｔm'と定電流負荷トランジスタＱ1〜Ｑmとに置き換えているので、レイアウト時の面積を小さくできるという効果もある。また、ダミー負荷容量をデータ線１０８₁〜１０８_mの電圧と同じ電圧まで充放電する回路やこのための新たなランプ信号の入力も不要になるので、端子数やチップ面積の削減にも寄与することができる。以上のことから、本実施の形態によれば、信頼性や生産性の向上及びコストダウンの効果も得られる。

なお、ランプ信号線１０６の配線抵抗分による電圧降下は大きいものではないので、一定であれば通常は無視できるが、映像信号に対するオフセット分として作用するだけなので、映像信号自体に逆のオフセットを付加することで容易にキャンセルすることもできる。

（第２の実施の形態）
次に、負荷変動補償手段１０７の第２の実施の形態について説明する。

図３は、本発明になる液晶表示装置中の負荷変動補償手段１０７の第２の実施の形態の部分構成図を示す。同図中、図１及び図２と同一構成部分には同一符号を付し、その説明を省略する。図３において、本実施の形態の負荷変動補償手段１０７は、電流検出部１２１と、ＮチャンネルのＭＯＳ型トランジスタＱ0〜Ｑmと、スイッチｔ0’〜ｔm’とからなる。なお、図３ではＱ0〜ＱmのうちＱ0〜Ｑ2のみを図示しており、他は図示を省略してある。同様に、図３ではｔ0'〜ｔm'のうちｔ0'〜ｔ2'のみを図示しており、他は図示を省略してある。また、図３ではゲート線などの表示も省略している。

本実施の形態は、基本回路部分は図２の第１の実施の形態と同じであるが、ダミー画素に流れる電流を電流検出部１２１により検出し、その検出電流に基づいてダミー負荷に流す補正電流を作っている。

電流検出部１２１は、互いのゲート同士が接続され、それぞれのソースがランプ信号線１０６に接続されたＰチャンネルＭＯＳ型トランジスタＱc0及びＱc1と、スイッチＳR1と、垂直方向に配列されたｎ個のダミー画素ＤＰ1〜ＤＰnとから構成される。なお、図３には、ダミー画素ＤＰ４〜ＤＰnの図示は省略してある。

トランジスタＱc0は、そのゲートがドレインに接続されると共にトランジスタＱc1のゲートに接続されてトランジスタＱc1と共にカレントミラー回路を構成している。また、トランジスタＱc0は、ランプ信号線１０６に流れるランプ信号をそのドレインに接続されたダミー画素ＤＰ1〜ＤＰnに供給し、寄生容量Ｃp0を充電すると共に、その充電電流を検出する。

ここで、ダミー画素ＤＰ1〜ＤＰnは液晶パネルに元々設けられているが表示に使用しない画素である。通常、液晶パネルは、表示画像を全面に渡って均一なものとするために、図４に示すように、図１の画素部１０９に相当する表示に寄与する複数個の画素からなる表示領域２００に対して、その左右の両外側にそれぞれ数十個程度の画素と、その上下の両外側にそれぞれ数十個程度の画素とからなるダミー画素領域２０１が設けられている。

ダミー画素領域２０１に設けられた画素は、表示領域２００に設けられた画素と同一構成で、選択トランジスタ、保持容量、画素電極などからなるが、ダミー画素領域２０１内の各画素の画素電極は保持容量と切り離して黒レベルに相当するバイアスをかけて、表示上は何も見えないようにするのが普通である。このように表示画素と同じ構造を持ったダミー画素を表示領域２００の周囲に配置することで、上下端あるいは左右端の表示画素においても中央部の画素と同じような均一性（特に共通電極との間の液晶厚さの均一性）を保つことができ、表示領域２００の全面に渡って均一な画像表示が可能になる。上記のダミー画素ＤＰ1〜ＤＰnは、図４の例えば表示領域２００の左側に隣接した使用ダミー画素列２０３のｎ個の画素からなる。

また、図３において、トランジスタＱc1のドレインは、トランジスタＱ0のドレインとゲートとに接続されている。トランジスタＱ0と、トランジスタＱ1〜Ｑmとはカレントミラー回路を構成している。また、トランジスタＱ1〜Ｑmと、対応して設けられたスイッチｔ1'〜ｔm'とは、ダミー負荷を構成している。

上記のようにダミー画素ＤＰ1〜ＤＰnに繋がるデータ線は実際の画素のデータ線と同じ構造をしているため、ここに流れる電流を検出すると、これは実際のデータ線に流れる電流Ｉpと同じものを検出したことになる。そこで、本実施の形態では、ダミー画素ＤＰ1〜ＤＰnに繋がる信号線に流れる電流Ｉp0を基準電流として検出し、トランジスタＱ0のドレインにトランジスタＱc1から供給される検出基準電流Ｉp0と同じ値の電流を供給し、更にトランジスタＱ0とトランジスタＱ1〜Ｑmとからなるカレントミラー回路により各ダミー負荷にも検出基準電流Ｉp0と同じ値の電流を流す。

これにより、本実施の形態によれば、ビデオスイッチｔ1〜ｔmのうちオフになったビデオスイッチに接続されたデータ線に流れていた充電電流と同じ値の電流を、オフになったビデオスイッチに対応したダミー負荷に流すことでランプ信号線１０６の電流変化を精度良く補償する（ランプ信号線１０６の負荷変動を精度良く補償する）ことができ、その結果ランプ信号線１０６の電圧変動を精度良く抑圧することができる。

次に、本実施の形態の動作を図５のタイミングチャートと共に説明する。図５（Ａ）に示すように、ランプ信号は、各水平走査期間の開始時に黒レベルからスタートして、水平走査期間の終了時には白レベルになるような１Ｈ周期の電圧として図３のランプ信号線１０６に入力される。

ここで、まず、ランプ信号のスタート前の水平ブランキング期間内において、図５（Ｆ）にハイレベルで模式的に示すように、スイッチＳR1がオンとされる。これにより、寄生容量Ｃp0に充電された電荷をリセットする。このように、毎水平ライン毎に信号が黒レベルになったときに、スイッチＳR1をオンして寄生容量Ｃp0に充電された電荷をリセットしてやれば、ランプ信号の変化に応じて黒レベルから白レベルまで変化している間にデータ線に対して一定の充電電流を流すことができる。なお、図５（Ｂ）は図１の階調カウンタ１０３のリセットパルスを示す。

次に、ランプ信号が黒レベルになり、この時刻Ｔ0では、全てのビデオスイッチｔ1〜ｔmが強制的に一斉にオンとなる。図５（Ｃ）、（Ｄ）、（Ｅ）は時刻Ｔ0でビデオスイッチｔ1、ｔ2、ｔmが同時にオン状態になったことをハイレベルで模式的に示す。また、図５（Ｇ）、（Ｈ）、（Ｉ）にローレベルで模式的に示すように、時刻Ｔ0でスイッチｔ1'〜ｔm'はそれぞれ一斉にオフになり、ダミー負荷には電流Ｉp1'〜Ｉpm'は流れていない。

続いて、ランプ信号が黒レベルから白レベル方向にレベル上昇していき、画素データ値とカウンタ値との比較結果に基づいて、ビデオスイッチｔ1、ｔ2、ｔmが、図５（Ｃ）、（Ｄ）、（Ｅ）にローレベルで模式的に示すように、順次にオンからオフになったものとする。すると、データ線１０８₁、１０８₂、１０８_mに流れていた電流（寄生容量Ｃp1、Ｃp2、Ｃpmの充電電流）が流れなくなる。

しかし、本実施の形態では、ビデオスイッチｔ1、ｔ2、ｔmがオフとなると、対に構成しているスイッチｔ1'、ｔ2'、ｔm'がオンとなり、それまでデータ線１０８₁、１０８₂、１０８_mに流れていた電流と同じ値の電流がトランジスタＱ1、Ｑ2、Ｑmによるダミー負荷に流れる。従って、ランプ信号線１０６から見ると、データ線１０８₁、１０８₂、１０８_mに流れていた電流が、ダミー負荷に流れる同じ値の電流に置き換わるので、電流の変化が無いものとみなせる。

これにより、ランプ信号線１０６に配線抵抗分があったとしても、その配線抵抗分の電圧降下をビデオスイッチｔ1〜ｔmのオン／オフに関係なく常に一定にすることができるため、前述した歪みの発生を防止でき、歪みの無い画像を表示できる。

本実施の形態は、基本的に図２に示した第１の実施の形態と同様の効果を有する。更に、本実施の形態は、ランプ信号線１０６に実際に入力されるランプ信号により、ダミー画素の寄生容量Ｃp0に供給される実際の充電電流を正確に検出することができ、その検出充電電流に等しい電流を、オフとなったビデオスイッチと対とされたダミー負荷に流すことができるので、図２に示した第１の実施の形態よりも、より正確に前述した歪みの発生を防止できる。

なお、電流検出部１２１は、トランジスタＱc0とＱc1のカレントミラー回路を用いた構成としているが、電流検出部１２１はこの回路構成に限定されるものではない。

（第３の実施の形態）
次に、負荷変動補償手段１０７の第３の実施の形態について説明する。

図６は、本発明になる液晶表示装置中の負荷変動補償手段１０７の第３の実施の形態の部分構成図を示す。同図中、図１〜図３と同一構成部分には同一符号を付し、その説明を省略する。図６に示す本実施の形態の負荷変動補償手段１０７は、電流検出部１２３の構成に特徴がある。

図６において、電流検出部１２３は、図３に示した電流検出部１２１の構成に加えて、ランプ信号線１０６がゲートに接続され、ソースがトランジスタＱc0とＱc1のソースに接続されたＰチャンネルＭＯＳ型トランジスタＱs0を有する。また、トランジスタＱs0はソースが電源電圧Ｖｄｄに接続され、ドレインが接地されている。

本実施の形態の基本動作は、図３に示した実施の形態と同じであるが、電流検出部１２３の動作余裕を改善した例である。すなわち、図３に示した実施の形態では、トランジスタＱc0とＱc1が直接ランプ信号線１０６に繋がっているため、このトランジスタＱc0とＱc1の各閾値電圧Ｖth分だけランプ信号電圧が高くないと寄生容量Ｃp0に充電電流を流すことはできない。この閾値電圧Ｖthは約１Ｖあるため電圧利用率の観点から無視できない場合もある。

そこで、図６に示した第３の実施の形態では、レベルシフト用トランジスタＱS0をランプ信号線１０６とトランジスタＱc0とＱc1からなるカレントミラー回路との間に挿入して、ランプ信号電圧をレベルシフト用トランジスタＱS0によりトランジスタの閾値電圧Ｖth分だけ持ち上げて、トランジスタＱc0とＱc1のソースに供給している。

これにより、本実施の形態によれば、トランジスタＱc0とＱc1の閾値電圧Ｖth分をキャンセルすることができ、ランプ信号はＧｎｄレベル付近から使えるようになるのでＬＳＩプロセスの低耐圧化にも寄与できる。

（第４の実施の形態）
次に、負荷変動補償手段１０７の第４の実施の形態について説明する。

図７は、本発明になる液晶表示装置中の負荷変動補償手段１０７の第４の実施の形態の部分構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明を省略する。以上説明した負荷変動補償手段１０７の第１〜第３の実施の形態では、ランプ信号線１０６に入力されるランプ信号が、黒レベル（例えば０Ｖ）から白レベルにレベルが時間の経過と共に増加していく信号であった。この場合、液晶素子の画素電極に対向する透明電極（共通電極）には０Ｖ付近の共通電圧が印加され、例えば画素電極の駆動電圧が０Ｖのときに黒表示、５Ｖのときに白表示というように動作させる。

これに対し、図７に示す第４の実施の形態の負荷変動補償手段１０７は、ランプ信号線１０６に入力されるランプ信号が、黒レベルから白レベル（例えば０Ｖ）にレベルが時間の経過と共に減少していく信号である。このとき、液晶素子の透明電極（共通電極）を５Ｖ付近にした場合は、画素電極の駆動電圧が５Ｖのときに黒表示、０Ｖのときに白表示になる。
このように電圧関係をすべて逆にしても同じ表示画像が得られる。

電圧関係を逆にする方法はいろいろあるが、ここではランプ信号そのものを反転して入力した場合の例を示している。すなわち、図７において、本実施の形態の負荷変動補償手段１０７は、電流検出部１２５と、ＰチャンネルのＭＯＳ型トランジスタＱ0’〜Ｑm’と、スイッチｔ0’〜ｔm’とからなる。なお、図７ではＱ0’〜Ｑm'のうちＱ0'〜Ｑ2'のみを図示しており、他は図示を省略してある。同様に、図７ではｔ0'〜ｔm'のうちｔ0'〜ｔ2'のみを図示しており、他は図示を省略してある。また、図７ではゲート線などの表示も省略している。

電流検出部１２５は、互いのゲート同士が接続され、それぞれのドレインがランプ信号線１０６に接続されたＮチャンネルＭＯＳ型トランジスタＱc0'及びＱc1'と、スイッチＳR1と、垂直方向に配列されたｎ個のダミー画素ＤＰ1〜ＤＰnとから構成される。なお、図７には、ダミー画素ＤＰ４〜ＤＰnの図示は省略してある。また、スイッチｔ0'〜ｔm'及びＳR1は、図３ではＧＮＤに接続されていたが、図７に示す実施の形態ではそれぞれ電源電圧Ｖｄｄに接続されている。

この実施の形態では、各データ線の容量Ｃp1〜Ｃpmはランプ信号が黒レベルの時に最大の電圧に充電され、ランプ信号のレベルの減少と共に電荷を放電していくという動作になる。図３の実施の形態と対比すると判り易いが、各データ線の電流やダミー負荷を流れる補償電流の向きがすべて逆になる。

こうすることでランプ信号の極性が逆になった場合でも、放電電流に合わせた補償電流を流すことができ、上記の第１〜第３の実施の形態と同様に歪の無い画像を表示できる。この実施の形態は液晶素子の表示極性を反転させたりする場合に有効であり、液晶素子の長寿命化などに寄与できる。

（第５の実施の形態）
次に、負荷変動補償手段１０７の第５の実施の形態について説明する。

図８は、本発明になる液晶表示装置中の負荷変動補償手段１０７の第５の実施の形態の部分構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明を省略する。本実施の形態の負荷変動補償手段１０７は、図３に示した第２の実施の形態の負荷変動補償手段１０７と比較して、電流検出部を２つ設けた点が異なる。

すなわち、図８に示す第５の実施の形態の負荷変動補償手段１０７は、２つの電流検出部１２７及び１２９と、ＮチャンネルのＭＯＳ型トランジスタＱ01、Ｑ02、Ｑ1〜Ｑmと、スイッチｔ0’〜ｔm’、ｔ0"とからなる。なお、図３ではＱ1〜ＱmのうちＱ1〜Ｑ2のみを図示しており、他は図示を省略してある。同様に、図３ではｔ0'〜ｔm'、ｔ0"のうちｔ0'〜ｔ2'、ｔ0"のみを図示しており、他は図示を省略してある。また、図３ではゲート線などの表示も省略している。

電流検出部１２７は、互いのゲート同士が接続され、それぞれのソースがランプ信号線１０６に接続されたＰチャンネルＭＯＳ型トランジスタＱc01及びＱc11と、スイッチＳR1と、垂直方向に配列されたｎ個のダミー画素ＤＰ11〜ＤＰ1nとから構成される。なお、図８には、ダミー画素ＤＰ14〜ＤＰ1nの図示は省略してある。

トランジスタＱc01及びトランジスタＱc11はカレントミラー回路を構成している。また、トランジスタＱc01は、ランプ信号線１０６に流れるランプ信号をそのドレインに接続されたダミー画素ＤＰ11〜ＤＰ1nに供給し、寄生容量Ｃp01を充電すると共に、その充電電流を検出する。

電流検出部１２９も電流検出部１２９と同様の構成であり、互いのゲート同士が接続され、それぞれのソースがランプ信号線１０６に接続されたＰチャンネルＭＯＳ型トランジスタＱc02及びＱc12と、スイッチＳR2と、垂直方向に配列されたｎ個のダミー画素ＤＰ21〜ＤＰ2nとから構成される。なお、図８には、ダミー画素ＤＰ24〜ＤＰ2nの図示は省略してある。

トランジスタＱc02及びトランジスタＱc12はカレントミラー回路を構成している。また、トランジスタＱc02は、ランプ信号線１０６に流れるランプ信号をそのドレインに接続されたダミー画素ＤＰ21〜ＤＰ2nに供給し、寄生容量Ｃp02を充電すると共に、その充電電流を検出する。

ここで、ダミー画素ＤＰ11〜ＤＰ1nは、図４に示した表示領域２００の左側に隣接した使用ダミー画素列２０３のｎ個の画素であり、ダミー画素ＤＰ21〜ＤＰ2nは、図４に示した表示領域２００の右側に隣接した使用ダミー画素列２０４のｎ個の画素である。

また、トランジスタＱc11のドレインはＮチャンネルＭＯＳ型トランジスタＱ01のドレイン及びゲートに接続され、トランジスタＱc12のドレインはＮチャンネルＭＯＳ型トランジスタＱ02のドレイン及びゲートに接続されている。更に、トランジスタＱ01、Ｑ02の各ソースはスイッチｔ0'、ｔ0"を介して接地されている。

本実施の形態では、トランジスタＱ01及びＱ02とトランジスタＱ1〜Ｑmとのカレントミラー回路の設定により、電流検出部１２７で検出される寄生容量Ｃp01の充電電流Ｉp01と、電流検出部１２９で検出される寄生容量Ｃp02の充電電流Ｉp02との平均値を、スイッチｔ1'〜ｔm'のうちオンであるスイッチに接続されたトランジスタＱ1〜Ｑmのドレイン電流として流すことができる。

本実施の形態では、電流検出部１２７、１２９に用いられるダミー画素として図４に示した表示領域２００の左側に隣接した使用ダミー画素列２０３のｎ個の画素と、右側に隣接した使用ダミー画素列２０４のｎ個の画素とを用いているので、液晶パネルの製造段階でのダミー画素の位置に応じた誤差を平均化することができる。

（第６の実施の形態）
次に、負荷変動補償手段１０７の第６の実施の形態について説明する。

図９は、本発明になる液晶表示装置中の負荷変動補償手段１０７の第６の実施の形態の部分構成図を示す。同図中、図６と同一構成部分には同一符号を付し、その説明を省略する。図９において、本実施の形態の負荷変動補償手段１０７は、電流検出部１３０と、ＮチャンネルのＭＯＳ型トランジスタＱ0〜Ｑmと、スイッチｔ0’〜ｔm’とからなる。なお、図９ではＱ0〜ＱmのうちＱ0〜Ｑ2のみを図示しており、他は図示を省略してある。同様に、図９ではｔ0'〜ｔm'のうちｔ0'〜ｔ2'のみを図示しており、他は図示を省略してある。また、図９ではゲート線などの表示も省略している。

本実施の形態の負荷変動補償手段１０７は、電流検出部１３０の構成に特徴がある。すなわち、電流検出部１３０は、オペアンプ１３１と、ゲート同士が接続されたＰチャンネルＭＯＳ型トランジスタＱc0及びＱc1と、スイッチＳR1と、垂直方向に配列されたｎ個のダミー画素ＤＰ1〜ＤＰnとから構成される。なお、図９には、ダミー画素ＤＰ４〜ＤＰnの図示は省略してある。

トランジスタＱc0は、そのゲートがドレインに接続されると共にトランジスタＱc1のゲートに接続されてトランジスタＱc1と共にカレントミラー回路を構成している。また、トランジスタＱc0は、その出力端子であるドレインにソース線を介して接続されたダミー画素ＤＰ1〜ＤＰnにランプ信号線１０６に流れるランプ信号を供給し、寄生容量Ｃp0を充電する。トランジスタＱc1は、トランジスタＱc0に接続されたソース線に流れる寄生容量Ｃp0の充電電流と同じ値の電流をその出力端子であるドレインから検出電流として出力する。

本実施の形態の基本動作は、図６に示した実施の形態と同様であるが、電流検出部１３０における、カレントミラー型の電流検出回路を構成するトランジスタＱc0のドレインとダミー画素ＤＰ1〜ＤＰnとに接続されたソース線に流れる充電電流の立ち上がり特性を改善した例である。

すなわち、第２〜第５の実施の形態では、画素に流れる充放電電流を検出する電流検出部１２１、１２３、１２５、１２７、１２９が、画素の周囲に作られたダミー画素ＤＰ1〜ＤＰnあるいはダミー画素ＤＰ11〜ＤＰ1n、ＤＰ21〜ＤＰ2nを用いている。これらのダミー画素ＤＰ1〜ＤＰn、ＤＰ11〜ＤＰ1n、ＤＰ21〜ＤＰ2nは、表示用の画素と同じ構造で作られているので、表示用の画素と同じ電流が流れる。

しかしながら、充放電電流の経路は、表示側はランプ信号線１０６−ビデオスイッチｔｉ（ｉは１〜ｍ；以下同じ）−表示用の画素Ｐｉ１〜Ｐｉｎとなるのに対し、検出側はランプ信号線１０６−電流検出部内の電流検出回路（例えば、図６の実施の形態ではＱc0）−ダミー画素（例えば、図６の実施の形態ではＤＰ1〜ＤＰn）となり、両者は相違する。このため、ビデオスイッチｔｉのオン抵抗と電流検出回路の抵抗の差が大きいと誤差を生じ易い。

ビデオスイッチｔｉは、表示用の画素Ｐｉ１〜Ｐｉｎの信号保持容量やデータ線１０８iの寄生容量Ｃpiに接続されているため、ランプ信号の電圧変化がなければ、電流はデータ線１０８iには流れない。また、ランプ信号が直線的に増加（あるいは減少）している区間では、容量にかかる電圧を同じにしておけば電流検出回路の抵抗値に拘らず、上記の２つの充放電電流の経路に同じ電流を流すことができる。しかしながら、ランプ信号の立ち上がりによって充電電流が流れ出す時には、抵抗値に応じた時間差が生じて電流誤差になる。この様子を図１１（Ａ）に示す。

すなわち、図１１（Ｂ）に示すランプ信号をランプ信号線１０６に流すと、オンであるときのビデオスイッチｔｉに接続されたデータ線１０８ｉには、図１１（Ａ）に曲線ａで示すように時間と共に変化する充電電流が流れるのに対し、例えば図６に示した実施の形態では、Ｑc0を通してダミー画素ＤＰ1〜ＤＰnに接続されているソース線には図１１（Ａ）に曲線ｂで示すような充電電流が流れる。従って、ビデオスイッチを通して流れる充電電流に比べて、Ｑc0を通して流れる充電電流の立ち上がりが遅いことが分る。これは、第２〜第５の実施の形態の電流検出部で用いているカレントミラー型の電流検出回路の抵抗は、通常、ビデオスイッチｔｉのオン抵抗の数十倍の大きさであることによる。

そこで、本実施の形態では、電流検出回路の抵抗をビデオスイッチｔｉのオン抵抗並みに低抵抗化することで、充電電流の立ち上がりを速くして、より高精度に画像歪みを抑圧するものである。具体的には、図９に示すように、電流検出部１３０は、トランジスタＱc0及びＱc1からなるカレントミラー型の電流検出回路を、オペアンプ１３１を利用した負帰還ループの中に取り込む構成であり、これにより低インピーダンス化を実現する。

すなわち、オペアンプ１３１は、その非反転入力端子がランプ信号線１０６に接続され、その反転入力端子がトランジスタＱc0のゲート及びドレイン、トランジスタＱc1のゲート、スイッチＳR1の一端との共通接続点に接続され、その出力端子がトランジスタＱc0及びＱc1の電源側端子である各ソースに接続されている。

図１０は、オペアンプ１３１の一例の回路図を示す。定電流源用のＰチャンネルＭＯＳ型トランジスタＱ１１のドレイン側に、ソースが共通接続されたＰチャンネルＭＯＳ型トランジスタＱ１２及びＱ１３が接続され、更にそれらのトランジスタＱ１２、Ｑ１３の各ドレイン側には各々ゲートとドレインとが接続されたＮチャンネルＭＯＳ型トランジスタＱ１４、Ｑ１５の各ドレインが接続されている。また、ＮチャンネルＭＯＳ型トランジスタＱ１６及びＱ１７のうち、Ｑ１７はゲートがトランジスタＱ１４のゲート及びドレイン、Ｑ１６はゲートがトランジスタＱ１５のゲート及びドレインに接続されている。また、Ｑ１６、Ｑ１７の各ドレインがＰチャンネルＭＯＳ型トランジスタＱ１８、Ｑ１９の各ドレインに別々に接続されている。トランジスタＱ１８及びＱ１９の各ゲートはトランジスタＱ１８のドレインに接続されており、カレントミラー回路を構成している。また、トランジスタＱ１４及びＱ１７はカレントミラー回路を構成しており、トランジスタＱ１５及びＱ１６もカレントミラー回路を構成している。

この回路構成のオペアンプ１３１は、ランプ信号線１０６のランプ信号電圧Ｖrampが、非反転入力端子を介してトランジスタＱ１２のゲートに印加され、トランジスタＱc0及びＱc1からなるカレントミラー型の電流検出回路の検出電圧Ｖdummyが、反転入力端子を介してトランジスタＱ１３のゲートに印加される。また、トランジスタＱ１９のドレインとＱ１７のドレインとの接続点からオペアンプ１３１の出力信号が取り出される。

通常の動作範囲において、オペアンプ１３１は低入力オフセット電圧・高オープンループゲインなどの特性を持っているので、Ｖramp≒Ｖdummyとなるように負帰還制御される。ダミー画素ＤＰ1〜ＤＰnのソース線の電圧Ｖdummyは、常にランプ信号電圧Ｖrampに追随するので、図９においてランプ信号線１０６から電流検出部１３０内のダミー画素側を見たときには、非常に小さな抵抗（≒Ｑc0のソース・ドレイン間抵抗／オープンループゲイン）で接続されているのと等価になる。

このことは、トランジスタＱc0及びＱc1からなるカレントミラー型の電流検出回路の抵抗が、ビデオスイッチｔ１〜tmの各オン抵抗と同程度に小さくなったことを意味する。これにより、トランジスタＱc0のドレインとダミー画素ＤＰ1〜ＤＰnとを接続しているソース線に流れる充電電流と、各ビデオスイッチｔ１〜tmがオンの時にデータ線１０８₁〜１０８_mのそれぞれに流れる充電電流とは、ランプ信号の上昇に応じて殆ど時間差なく同じように変化する。つまり、本実施の形態によれば、上記のダミー画素ＤＰ1〜ＤＰnに接続されたソース線と、データ線１０８₁〜１０８_mのそれぞれに流れる充電電流の差を非常に小さなものとすることができる。

この効果は、特にランプ信号の立ち上がり付近（充電電流の流れ出し付近）で顕著に現れる。図１１（Ａ）の曲線ｃは本実施の形態において、同図（Ｂ）に示すランプ信号が供給された時に、ダミー画素ＤＰ1〜ＤＰnに接続されたソース線に流れる充電電流の時間変化を示す。

図１１（Ａ）から分るように、本実施の形態においてダミー画素ＤＰ1〜ＤＰnに接続されたソース線に流れる充電電流ｃは、第２〜第５の実施の形態などのカレントミラー型の電流検出回路とダミー画素に接続されたソース線に流れる充電電流ｂに比べて、オン時のビデオスイッチｔｉに接続されたデータ線１０８iに流れる充電電流ａに、特に立ち上がりにおいてかなり近付いており、大きな改善効果が得られている。

ダミー画素ＤＰ1〜ＤＰnに接続されたソース線に流れる電流は、オペアンプ１３１の出力端子にカレントミラー接続されたトランジスタＱc0及びＱc1の作用により、トランジスタＱc1のドレイン側から取り出すことができる。また、トランジスタＱc1のドレイン側から取り出された上記の電流は、前述した各実施の形態と同様に、トランジスタＱ0〜Ｑmからなるカレントミラー回路を通して、ビデオスイッチｔ1〜ｔmにダミー電流として供給でき、これらを用いて高精度な補正電流として置き換えることかでき、ランプ信号線１０６の電圧変動を抑圧することができる。

このように、本実施の形態によれば、ビデオスイッチのオン抵抗並みに電流検出回路の低抵抗化を図ることで、ダミー画素に接続されたソース線に流れる電流の立ち上がりを速くするようにしたため、ランプ信号を用いたＤＡ変換方式の直線性の良さなどのメリットを保持しつつ、負荷変動の影響を高精度に補正することができ、特にランプ信号の立ち上がり付近の歪みを大幅に低減することができる。その結果、本実施の形態によれば、信頼性の向上や生産性の向上、及びコストダウンなどの効果も得られる。

なお、本発明は以上の実施の形態に限定されるものではなく、例えば、電流検出部は３つ以上設けてもよい。また、図８に示した電流検出部１２７、１２９の構成を図７に示した電流検出部１２５の構成としてもよいし、図６又は図９に示した電流検出部１２３、１３０の構成としてもよい。更に、図９に示したオペアンプ１３１の回路構成は、図１０に示す回路に限定されるものではない。

１００液晶表示装置
１０１シフトレジスタ回路
１０２１ラインラッチ回路
１０３階調カウンタ
１０４₁〜１０４_m コンパレータ
１０５ランプ信号発生器
１０６ランプ信号線
１０７負荷変動補償手段
１０８₁〜１０８_m データ線（列信号線）
１０９画素部
１１０垂直駆動回路
１１１基準電流源
１２１、１２３、１２５、１２７、１２９、１３０電流検出部
１３１オペアンプ
２００表示領域
２０１ダミー画素領域
２０３、２０４使用ダミー画素列
Ｇ1〜Ｇn ゲート線
ｔ1〜ｔm ビデオスイッチ
Ｐ11〜Ｐ1n、Ｐ21〜Ｐ2n 画素
ＤＰ1〜ＤＰn、ＤＰ11〜ＤＰ1n、ＤＰ21〜ＤＰ2n ダミー画素
ｔ0'〜ｔm'、ｔ0" ダミー負荷用スイッチ
ＳR1、ＳR2 リセット用スイッチ
Ｑ0〜Ｑm、Ｑ0'〜Ｑm'、Ｑ01、Ｑ02 ダミー負荷の定電流トランジスタ
Ｑc0、Ｑc1、Ｑc0'、Ｑc1'、Ｑc01、Ｑc11、Ｑc02、Ｑc12 ダミー画素のソース線の電流検出用トランジスタ
Ｑs0 ランプ信号のレベルシフト用トランジスタ
Ｉp1〜Ｉpm データ線の寄生容量への充電電流
Ｉp0 基準電流
Ｉp1'〜Ｉpm' データ線の寄生容量への充電電流を補償する電流

Claims

複数のデータ線と複数のゲート線とが交差する交差部に、それぞれ液晶素子を備えた画素が複数配列された画素部と、
前記複数のデータ線に対応して設けられており、１水平走査期間の最初にオンに制御された後、オフに制御されるまで時間の経過と共にレベルが変化する入力アナログ信号に応じた定電流を、対応して設けられたデータ線に供給して、そのデータ線の寄生容量を充電し、オフに制御された時の前記データ線の寄生容量に充電した値を前記画素内の保持容量にサンプリング保持させる複数のビデオスイッチと、
前記複数のゲート線を順次選択する垂直方向駆動手段と、
デジタル映像信号における１ライン分の各画素の映像データを保持する保持手段と、
前記保持手段で保持された１ライン分の各画素の前記映像データと、１水平走査期間内で最小の階調値から最大の階調値まで順次変化するカウント値とを画素単位で比較し、前記１水平走査期間の最初に制御信号により強制的に全ビデオスイッチを同時にオンに制御した後、前記映像データと前記カウンタ値との比較結果が一致を示す画素に対応した前記ビデオスイッチをオフに制御する比較手段と、
黒レベル及び白レベルのうち一方のレベルからスタートして１水平走査期間の終了時には他方のレベルに達するように１水平走査周期で漸次レベルが変化するランプ信号を生成し、そのランプ信号をランプ信号線を介して前記複数のビデオスイッチに前記アナログ信号として供給するランプ信号生成手段と、
前記ビデオスイッチがオンの時に前記データ線に供給されて、そのデータ線の寄生容量を充電する前記定電流と略等しい基準電流を発生する基準電流発生手段と、
前記複数のビデオスイッチと前記ランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、前記ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチと前記ランプ信号線との接続点に接続された前記配線に、前記基準電流を流す複数のダミー負荷手段と
を有することを特徴とする液晶表示装置。
複数のデータ線と複数のゲート線とが交差する交差部に、それぞれ液晶素子を備えた画素が複数配列された画素部と、
前記複数のデータ線に対応して設けられており、１水平走査期間の最初にオンに制御された後、オフに制御されるまで時間の経過と共にレベルが変化する入力アナログ信号に応じた定電流を、対応して設けられたデータ線に供給して、そのデータ線の寄生容量を充電し、オフに制御された時の前記データ線の寄生容量に充電した値を前記画素内の保持容量にサンプリング保持させる複数のビデオスイッチと、
前記複数のゲート線を順次選択する垂直方向駆動手段と、
デジタル映像信号における１ライン分の各画素の映像データを保持する保持手段と、
前記保持手段で保持された１ライン分の各画素の前記映像データと、１水平走査期間内で最小の階調値から最大の階調値まで順次変化するカウント値とを画素単位で比較し、前記１水平走査期間の最初に制御信号により強制的に全ビデオスイッチを同時にオンに制御した後、前記映像データと前記カウンタ値との比較結果が一致を示す画素に対応した前記ビデオスイッチをオフに制御する比較手段と、
黒レベル及び白レベルのうち一方のレベルからスタートして１水平走査期間の終了時には他方のレベルに達するように１水平走査周期で漸次レベルが変化するランプ信号を生成し、そのランプ信号をランプ信号線を介して前記複数のビデオスイッチに前記アナログ信号として供給するランプ信号生成手段と、
前記画素部の一画素列に対応した数のダミー画素が１本の信号線に接続されており、その信号線に前記ランプ信号線を介して供給される前記ランプ信号による前記信号線の寄生容量の充電電流を流し、その充電電流を検出する少なくとも一以上の電流検出手段と、
前記複数のビデオスイッチと前記ランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、前記ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチと前記ランプ信号線との接続点に接続された前記配線に、前記電流検出手段により検出された電流を流す複数のダミー負荷手段と
を有することを特徴とする液晶表示装置。
複数のデータ線と複数のゲート線とが交差する交差部に、それぞれ液晶素子を備えた画素が複数配列された画素部と、
前記複数のデータ線に対応して設けられており、１水平走査期間の最初にオンに制御された後、オフに制御されるまで時間の経過と共にレベルが変化する入力アナログ信号に応じた定電流を、対応して設けられたデータ線に供給して、そのデータ線の寄生容量を充電し、オフに制御された時の前記データ線の寄生容量に充電した値を前記画素内の保持容量にサンプリング保持させる複数のビデオスイッチと、
前記複数のゲート線を順次選択する垂直方向駆動手段と、
デジタル映像信号における１ライン分の各画素の映像データを保持する保持手段と、
前記保持手段で保持された１ライン分の各画素の前記映像データと、１水平走査期間内で最小の階調値から最大の階調値まで順次変化するカウント値とを画素単位で比較し、前記１水平走査期間の最初に制御信号により強制的に全ビデオスイッチを同時にオンに制御した後、前記映像データと前記カウンタ値との比較結果が一致を示す画素に対応した前記ビデオスイッチをオフに制御する比較手段と、
黒レベル及び白レベルのうち一方のレベルからスタートして１水平走査期間の終了時には他方のレベルに達するように１水平走査周期で漸次レベルが変化するランプ信号を生成し、そのランプ信号をランプ信号線を介して前記複数のビデオスイッチに前記アナログ信号として供給するランプ信号生成手段と、
前記ランプ信号線を介して供給される前記ランプ信号を所定レベルレベルシフトするレベルシフト手段と、
前記画素部の一画素列に対応した数のダミー画素が１本の信号線に接続されており、その信号線に前記レベルシフト手段によりレベルシフトされた前記ランプ信号による前記信号線の寄生容量の充電電流を流し、その充電電流を検出する少なくとも一以上の電流検出手段と、
前記複数のビデオスイッチと前記ランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、前記ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチと前記ランプ信号線との接続点に接続された前記配線に、前記電流検出手段により検出された電流を流す複数のダミー負荷手段と
を有することを特徴とする液晶表示装置。
複数のデータ線と複数のゲート線とが交差する交差部に、それぞれ液晶素子を備えた画素が複数配列された画素部と、
前記複数のデータ線に対応して設けられており、１水平走査期間の最初にオンに制御された後、オフに制御されるまで時間の経過と共にレベルが変化する入力アナログ信号に応じた定電流を、対応して設けられたデータ線に供給して、そのデータ線の寄生容量を充電し、オフに制御された時の前記データ線の寄生容量に充電した値を前記画素内の保持容量にサンプリング保持させる複数のビデオスイッチと、
前記複数のゲート線を順次選択する垂直方向駆動手段と、
デジタル映像信号における１ライン分の各画素の映像データを保持する保持手段と、
前記保持手段で保持された１ライン分の各画素の前記映像データと、１水平走査期間内で最小の階調値から最大の階調値まで順次変化するカウント値とを画素単位で比較し、前記１水平走査期間の最初に制御信号により強制的に全ビデオスイッチを同時にオンに制御した後、前記映像データと前記カウンタ値との比較結果が一致を示す画素に対応した前記ビデオスイッチをオフに制御する比較手段と、
黒レベル及び白レベルのうち一方のレベルからスタートして１水平走査期間の終了時には他方のレベルに達するように１水平走査周期で漸次レベルが変化するランプ信号を生成し、そのランプ信号をランプ信号線を介して前記複数のビデオスイッチに前記アナログ信号として供給するランプ信号生成手段と、
前記画素部の一画素列に対応した数のダミー画素が１本の信号線を介して出力端子に接続された第１のトランジスタと、前記第１のトランジスタと共にカレントミラー回路を構成する第２のトランジスタと、前記カレントミラー回路が負帰還ループに挿入され、出力端子が前記第１及び第２のトランジスタの電源側端子に接続されたオペアンプとを備え、前記オペアンプが入力される前記ランプ信号線からのランプ信号電圧と前記カレントミラー回路からのダミー電圧との演算増幅出力信号を前記第１及び第２のトランジスタの電源側端子に供給し、前記第１のトランジスタを通して前記信号線に前記ランプ信号による前記信号線の寄生容量の充電電流を流すと共に、その充電電流と同じ値の検出電流を前記第２のトランジスタの出力端子から出力させる少なくとも一以上の電流検出手段と、
前記複数のビデオスイッチと前記ランプ信号線との各接続点にそれぞれ一端が接続された配線を備えており、前記ビデオスイッチがオフに制御されている期間、そのオフに制御されたビデオスイッチと前記ランプ信号線との接続点に接続された前記配線に、前記電流検出手段から出力される前記検出電流と同じ値の電流を流す複数のダミー負荷手段と
を有することを特徴とする液晶表示装置。
前記ダミー画素は、前記画素部の周辺に配置されている、前記画素部を構成する画素と同一構成で、かつ、表示上は見えないようにした画素であることを特徴とする請求項２乃至４のうちいずれか一項記載の液晶表示装置。