JP5207212B2

JP5207212B2 - 電流出力装置

Info

Publication number: JP5207212B2
Application number: JP2008186635A
Authority: JP
Inventors: 久齋藤; 公英青山
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2008-07-18
Filing date: 2008-07-18
Publication date: 2013-06-12
Anticipated expiration: 2028-07-18
Also published as: JP2010026737A

Description

本発明は、設定値に応じた電流値の電流を出力する電流出力装置に関する。

プロセスオーメーションの分野で使用される電流出力装置として、正電流および負電流の双方を出力可能なソース／シンク機能を有する電流出力装置が使用されている。図６は従来の電流出力装置の回路例を示している。図６に示す電流出力装置１０Ｂは制御回路１から与えられる設定値に応じた電流値の電流を負荷４に向けて出力する。電流出力装置１０Ｂの出力段は、ｎ型トランジスタおよびｐ型トランジスタによるエミッタフォロアを組み合わせたプッシュプル回路により構成され、これによりソース／シンク機能を獲得している。
特開２００８−１０７１７０号公報

しかし、従来の電流出力装置では、ソース／シンク動作の切り替わりに対応する、電流値が０ｍＡ近傍での直線性が得られないという欠点がある。直線性を改善するため、制御回路１からの設定を調整することも考えられるが回路が複雑化する。また、例えば、実際の出力電流値を読み返し、この値に基づいて設定値を制御することも考えられるが、構成および動作が複雑化する。

本発明の目的は、構成を複雑化することなく、電流出力の直線性を向上させることができる電流出力装置を提供することにある。

本発明の電流出力装置は、設定値に応じた電流値の電流を負荷に向けて出力する電流出力装置において、前記設定値に対応付けられたソース電流を出力するソース電流出力回路と、前記設定値に対応付けられたシンク電流を出力するシンク電流出力回路と、を備え、前記負荷に向けて出力される電流は前記ソース電流および前記シンク電流を合成した電流であり、前記シンク電流出力回路は、前記シンク電流を出力する電圧／電流変換回路と、前記設定値を前記電圧／電流変換回路への入力電圧信号に変換するレベル変換回路と、を具備することを特徴とする。
この電流出力装置によれば、設定値に対応付けられたソース電流と、上記設定値に対応付けられたシンク電流とを合成した電流を負荷に向けて出力するので、構成を複雑化することなく、電流出力の直線性を向上させることができる。

前記ソース電流出力回路は、前記ソース電流を出力する電圧／電流変換回路と、前記設定値を前記電圧／電流変換回路への入力電圧信号に変換するレベル変換回路と、を具備してもよい。

本発明の電流出力装置によれば、設定値に対応付けられたソース電流と、上記設定値に対応付けられたシンク電流とを合成した電流を負荷に向けて出力するので、構成を複雑化することなく、電流出力の直線性を向上させることができる。

以下、図１〜図５を参照して、本発明による電流出力装置の実施形態について説明する。

図１（ａ）は、一実施形態の電流出力装置の構成を示すブロック図である。

図１（ａ）に示すように、本実施形態の電流出力装置１０は、出力電流の電流値を指示する設定値を出力する制御回路１と、制御回路１からの上記設定値を受けて上記設定値に対応付けられたソース電流を出力するソース電流出力回路２と、制御回路１からの上記設定値を受けて上記設定値に対応付けられたシンク電流を出力するシンク電流出力回路３と、を備える。

図１（ｂ）は、ソース電流出力回路２およびシンク電流出力回路３の構成を示すブロック図である。

図１（ｂ）に示すように、ソース電流出力回路２は、制御回路１からの上記設定値（電圧値）をレベルシフトするレベル変換回路２１と、レベル変換回路２１の出力値（電圧値）を電流値に変換する電圧／電流変換回路２２と、を備える。また、シンク電流出力回路３は、制御回路１からの上記設定値（電圧値）をレベルシフトするレベル変換回路３１と、レベル変換回路３１の出力値（電圧値）を電流値に変換する電圧／電流変換回路３２と、を備える。

図２は、電流出力装置１０の回路構成例を示す図である。

図２の例では、非反転バッファを構成する演算増幅器５１、ｎ型ＦＥＴ５２、抵抗値Ｒ１の抵抗５３ａ、抵抗値Ｒ１の抵抗５３ｂ、抵抗値Ｒ２の抵抗５４ａおよび抵抗５４ｂにより反転バッファを構成する演算増幅器５５、およびレベルシフトのための電圧源５６により、レベル変換回路２１，３１が形成される。また、非反転バッファを構成する演算増幅器５７、ソース電流の出力素子としてのｐ型ＦＥＴ５８および抵抗値Ｒ３の抵抗５９により電流/電圧変換回路２２が構成される。また、非反転バッファを構成する演算増幅器６０、シンク電流の出力素子としてのｎ型ＦＥＴ６１および抵抗値Ｒ３の抵抗６２により電流/電圧変換回路３２が構成される。

負荷４に与えられる実出力電流は、電流/電圧変換回路２２のソース電流および電流/電圧変換回路３２のシンク電流を合成した電流となる。

なお、回路各部のコンデンサは回路の応答性の調整等を、ＦＥＴのゲートに接続された抵抗は寄生発振の防止等を目的とする。

図３（ａ）は、図２の回路における設定値と出力電流との対応関係を示す図である。

図３（ａ）に示すように、設定値（電圧値：−１５Ｖ〜−１２．５Ｖ）に対応して、電流/電圧変換回路２２のソース電流および電流/電圧変換回路３２のシンク電流はリニアに変化する。この例では、設定値に対するソース電流およびシンク電流の傾きが等しくされている。負荷４に与えられる実出力電流は、ソース電流およびシンク電流を合成したものとなり、その電流値は設定値に一致する。

なお、図３（ｂ）に示すように、ソース電流またはシンク電流を設定値に拠らず一定としてもよい。図３（ｂ）ではソース電流が一定の例を示している。また、図４は、ソース電流一定とする場合の回路例を示しており、この例では演算増幅器５７の入力電圧を電圧源６５により固定している。

図５は、負帰還により出力電流を制御する構成を示している。図５の電流出力装置１０Ａでは、負荷４に流れる実出力電流を抵抗４１により検出し、抵抗４２および負帰還ループ４３による負帰還により実出力電流をフィードバック制御している。この場合には、ソース電流出力回路２あるいはシンク電流出力回路３に故障が生じても、フィードバック制御により強制的に所望の実出力電流が得られる可能性がある。

本発明の適用範囲は上記実施形態に限定されることはない。また、本発明は、
に対し、広く適用することができる。

一実施形態の電流出力装置の構成を示す図であり、（ａ）は一実施形態の電流出力装置の構成を示すブロック図、（ｂ）はソース電流出力回路およびシンク電流出力回路の構成を示すブロック図。電流出力装置の回路構成例を示す図。設定値と出力電流との対応関係を示す図であり、（ａ）は図２の回路における設定値と出力電流との対応関係を示す図、（ｂ）はソース電流が一定の例を示す図。ソース電流一定とする場合の回路例を示す図。負帰還により出力電流を制御する構成を示す図。従来の電流出力装置の回路例を示す図。

符号の説明

１０電流出力装置
２ソース電流出力回路
３シンク電流出力回路
２１レベル変換回路
２２電圧／電流変換回路
３１レベル変換回路
３２電圧／電流変換回路

Claims

設定値に応じた電流値の電流を負荷に向けて出力する電流出力装置において、
前記設定値に対応付けられたソース電流を出力するソース電流出力回路と、
前記設定値に対応付けられたシンク電流を出力するシンク電流出力回路と、
を備え、
前記負荷に向けて出力される電流は前記ソース電流および前記シンク電流を合成した電流であり、
前記シンク電流出力回路は、
前記シンク電流を出力する電圧／電流変換回路と、
前記設定値を前記電圧／電流変換回路への入力電圧信号に変換するレベル変換回路と、
を具備することを特徴とする電流出力装置。
前記ソース電流出力回路は、
前記ソース電流を出力する電圧／電流変換回路と、
前記設定値を前記電圧／電流変換回路への入力電圧信号に変換するレベル変換回路と、
を具備することを特徴とする請求項１に記載の電流出力装置。