JP5203697B2 - 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ - Google Patents

微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ Download PDF

Info

Publication number
JP5203697B2
JP5203697B2 JP2007502855A JP2007502855A JP5203697B2 JP 5203697 B2 JP5203697 B2 JP 5203697B2 JP 2007502855 A JP2007502855 A JP 2007502855A JP 2007502855 A JP2007502855 A JP 2007502855A JP 5203697 B2 JP5203697 B2 JP 5203697B2
Authority
JP
Japan
Prior art keywords
circuit board
space transformer
printed circuit
test device
bottom plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007502855A
Other languages
English (en)
Other versions
JP2007529011A (ja
Inventor
マッツァ、ディーン、シー.
サンザリ、サルバトーレ
リテル、ジェフ、ピー.
マックアーデ、フランシス、ティー.
Original Assignee
ウエントワース ラボラトリーズ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウエントワース ラボラトリーズ,インコーポレイテッド filed Critical ウエントワース ラボラトリーズ,インコーポレイテッド
Publication of JP2007529011A publication Critical patent/JP2007529011A/ja
Application granted granted Critical
Publication of JP5203697B2 publication Critical patent/JP5203697B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

(発明の背景)
(発明の分野)
本発明は、集積回路の電気特性をテストするための機器に関する。更に詳細には、本発明は、垂直ピン式プロービング・デバイス中でテスト・プローブ・ヘッドとプリント回路基板との間に位置するスペース・トランスフォーマ(space transformer)に関する。
(関連技術の説明)
集積回路は、シリコンやガリウムヒ素のウエハ表面上にフォトリソグラフィによって形成された回路パターンおよびその他の特徴構造を有する複数のチップとして形成されるのが一般的である。次に、チップは、切り離され、電子パッケージに封入されて、広範な応用に使用される。電子パッケージは、しばしば高価な装置にその一部として含まれるため、切り離す前に回路パターンの電気特性を確認することが望ましい。回路パターンは、連続性や回路短絡などの電気特性に関して電気的にテストされる。
従来技術の垂直ピン式プロービング・デバイスの一部が図13に示されている。一般に集積回路であるテスト・デバイス14は、可動チャック16によって支えられる。テスト・デバイス14は、第1のホール・アレイ21を有する第1のダイ20と第2のホール・アレイ23を有する第2のダイ22とを含むアセンブリ18において垂直ピン式集積回路プローブの下に配置される。スペーサ24が第1のダイ20を第2のダイ22から分離する。プローブ・ピン26は、第1のホール・アレイ21と第2のホール・アレイ23を貫通して延びる。プローブのチップ端26aは、テスト・デバイス14の一部に接触し、プローブ・ピンの反対側の第2の端26bは、第2のホール・アレイ23から外側に延びる。第1のホール・アレイ21および第2のホール・アレイ23は、互いに少し位置ずれしており、プローブのピンは、蛇のように曲がって座屈を強化しており、垂直方向の不均一性や不整合があってもテストされる集積回路デバイス14上で本質的に一様な接触圧を維持するようになっている。
従来技術のスペース・トランスフォーマ29は、部分的に図13に示されているが、マウント・ブロック30を含み、プローブ・ピン26の第2の端26bとは互いに対応した第3のホール・アレイ34を備えている。配線36が第3のホール・アレイ34中に延びてプローブ・ピン26の第2の端26bと電気的に接触する。
図14を参照すると、配線36は、マウント・ブロック30のウエル32の所定の場所にエポキシ埋め込み樹脂39によって固定される。ウエル32は、少なくとも片面上に導電性パターン12を形成されたプリント回路基板10に固定される(38)。配線36は、導電性パターン12にはんだ付けされて、プローブ・ピン26を介してテスト・デバイス14への電気的相互接続を提供する。
従来技術のスペース・トランスフォーマには、多くの問題点がある。個々の配線36を位置決めしてはんだ付けするのは、時間も掛かるしコストも掛かる。マウント・ブロック30の平坦性は、固定具38とエポキシ埋め込み樹脂39の両者によって埋伏される。マウント・ブロックが位置ずれしたり、歪んでいたりすると、テスト・デバイスとプリント回路基板上の回路パターンとの間の電気的連続性が失われよう。従って、上述の欠点を克服する、低コストおよび高信頼性のスペース・トランスフォーマに対する需要が存在する。
(発明の概要)
本発明の1つの実施の形態に従えば、プローブ・ヘッドをプリント回路基板に対し電気的に相互接続するためのスペース・トランスフォーマが提供される。スペース・トランスフォーマは、フレキシブル多層回路を有しており、テスト・デバイスのコンタクト・パッドが第1の面に形成され、プリント回路基板のコンタクト・パッドが第2の面に形成される。スペース・トランスフォーマの内部では、テスト・デバイスのコンタクト・パッドとプリント回路基板のコンタクト・パッドとの間に導電性の回路パターンが延びている。疲労損傷の危険を緩和するために、シム板(shim plate)がフレキシブル多層回路の第1の面の周囲に固定され、また底板がフレキシブル多層回路の第2の面の周囲に固定される。サポートのために、この底板は、底板支柱によって分離される複数の内部開口を有し、底板支柱は、テスト・デバイスのコンタクト・パッドと互いに対応しており、内部開口は、プリント回路基板のコンタクト・パッドと互いに対応している。複数の相互接続がプリント回路基板のコンタクト・パッドに接着および電気的相互接続され内部開口を貫通して延びている。
本発明の別の実施の形態に従えば、プローブ・ヘッドをプリント回路基板に対し電気的に相互接続するためのスペース・トランスフォーマが提供される。スペース・トランスフォーマは、フレキシブル多層回路を含み、テスト・デバイスのコンタクト・パッドがそれの第1の面に形成され、またプリント回路基板のコンタクト・パッドがそれの第2の面に形成されている。導電性回路パターンは、テスト・デバイスのコンタクト・パッドとプリント回路基板のコンタクト・パッドとの間に延びている。上板は、フレキシブル多層回路の第1の面の周囲に固定される。この上板は、上板支柱によって分離される複数の上板開口を有し、上板支柱は、プリント回路基板コンタクト・パッドと互いに対応しており、上板開口は、テスト・デバイスのコンタクト・パッドと互いに対応している。底板は、フレキシブル多層回路の第2の面の周囲に固定される。底板は、底板支柱によって分離される複数の内部開口を有し、底板支柱は、テスト・デバイスのコンタクト・パッドと互いに対応しており、内部開口は、プリント回路基板のコンタクト・パッドと互いに対応している。複数の相互接続がプリント回路基板のコンタクト・パッドに接着および電気的相互接続され内部開口を貫通している。
本発明の1または複数の実施の形態の詳細については、添付図面および以下の詳細な説明に示してある。本発明のその他の特徴、目的および利点は、説明および図面から、また特許請求の範囲から明らかであろう。
本発明を説明するために、図面は、現時点で好ましいと考えられる発明の1つの形態を示している。しかし、本発明が図面に示した正確な構成に限定されないことを理解されるべきである。
(詳細な説明)
ここで図面を参照すると、同様な部品に同じ参照符号が付されているが、特に図1において、本発明は、スペース・トランスフォーマ50であり、それは、1つの実施の形態において底板52、フレキシブル多層回路54およびシム板56を含んでいる。スペース・トランスフォーマ50は、プリント回路基板10に固定されて、テスト・デバイスと外部回路との間の電気的連続性を提供する。図1および2を参照すると、フレキシブル多層回路54は、プローブ・ヘッド・アセンブリ(図示されていない)に向き合う第1の面58と、プリント回路基板10に向き合う第2の面60とを有する。フレキシブル多層回路は、ポリイミドなどの任意の適切な材料を含む。回路パターン62は、比較的小さいテスト・デバイスのコンタクト・パッド64から扇形に展開する。テスト・デバイスのコンタクト・パッド64は、プローブ・ヘッド・アセンブリのプローブ・ピンの第2の端と互いに対応しており、長方形の場合には、90ミクロン×100ミクロンの公称寸法を有する。同様に、テスト・デバイスのコンタクト・パッド64が円形であれば、それらは、約100ミクロンの公称直径を有する。
フレキシブル・スペース・トランスフォーマ回路パターン62は、テスト・デバイスのコンタクト・パッドから、第1の面58あるいは、第2の面60から、もしくは、フレキシブル多層スペース・トランスフォーマ回路のいずれかの中間層から扇形に展開する。図1および3を参照すると、回路パターンは、プリント回路基板のコンタクト・パッド66で終端する。
フレキシブル・スペース・トランスフォーマのコンタクト・パッド66に対し電気的に相互接続された相互接続68は、この第1の実施の形態に従えば、導電性のピンの形をしている。ピン68は、プリント回路基板の導電性ビア70まで延びて、機械的に所定の場所に固定され、はんだによって電気的に相互接続される。はんだは、ピン68から、外部テスト機器につながる導電性パターン12への電気的相互接続を提供する。
図4および図5を参照すると、底板52は、アルミニウム合金やスチールのような堅くて機械加工の可能な材料から形成されて、0.15インチ(3.81ミリメートル)の公称厚を有する。底板は、支持機構であり、フレキシブル多層回路54に対して全体的な強度を与える。底板52は、底板支柱74によって分離される複数の内部開口72を含む。底板支柱74は、テスト・デバイスのコンタクト・パッド64と揃うように位置し、プローブ・ピンがテスト・デバイスのコンタクト・パッドに接するときのためのしっかりとした不動表面を提供する。内部開口72は、相互接続ピン68を受けとめて、フレキシブル多層回路54とプリント回路基板10との間での相互接続ピンの行き来を容易にする。後に述べるように、マウント・ホール76は、スペース・トランスフォーマ部品を整列させ、タイミング・ホール78は、スペース・トランスフォーマをプリント回路基板と揃える。
図6および7を参照すると、シム板56は、フレキシブル多層回路の周囲を保護し、プローブ・ヘッドの固定ネジに接触することなどで損傷を受けるのを防止する。シム板は、堅くて機械加工の容易な材料、例えば、アルミニウム合金やスチールでできており、0.01インチ(0.254ミリメートル)の公称厚を有する。シム板56は、アライメント・ホール76とタイミング・ホール78とを含み、それらは、フレキシブル多層回路および底板に形成された同様なホールと互いに対応している。
スペース・トランスフォーマの組み立てが図8に示されている。底板52、フレキシブル多層回路54およびシム板56は、例えば、アライメント・ホール76を貫通しナット82によって締め付けられるボルト80を用いて、プリント回路基板10に固定される。上板84は、フレキシブル多層回路54を一時的に固定して、それの第1の面58を固定および平坦化する。上板84が所定の場所に設置される前に、相互接続ピン68がフレキシブル多層回路54の第2の面に、またプリント回路基板10の導電性ビアのマウント・ホール76にはんだ付けされる。スペース・トランスフォーマの組み立ての後、上板84は、取り去られる。
別のスペース・トランスフォーマ90が図9に示されている。シム板56、フレキシブル多層回路54および底板52は、前に述べたものと同じである。相互接続用の堅いピンの代わりに、ワイヤ92がフレキシブル・スペース・トランスフォーマ回路のコンタクト・パッド66にはんだ付けされ、導電性ビア94を貫通して延びて、プリント回路基板のビア・ホール70内部にはんだ付けされ、プリント回路基板10上の導電性パターン12に対して電気的接続を行う。
さらに別のスペース・トランスフォーマ100が図10に示されている。前の2つの実施の形態と違って、この実施の形態では、上板102は、機能を持っており、シム板は、必要ない。フレキシブル多層回路54および底板52は、前に述べたものと同じである。バネ・コンタクト104がフレキシブル・スペース・トランスフォーマ回路基板のコンタクト・パッド66とプリント回路基板10上の導電性パターン12との間に延びている。導電性バネ104は、フレキシブル・スペース・トランスフォーマ回路基板のコンタクト・パッド66にはんだ付けされ、またプリント回路基板のパターン12には、圧力によって機械的に留められている。上板102は、プローブ・ピンがテスト・デバイスのコンタクト・パッド64に接触できるようにするための上板開口106を有する。上板支柱108は、しっかりした裏打ち面を提供し、導電性バネ104がフレキシブル多層回路54を歪めることのないようにしている。
図11および12を参照すると、上板102は、堅くて機械加工の容易な材料、例えば、アルミニウム合金やスチールでできている。上板は、0.05インチ(1.27ミリメートル)の公称厚を有する。上板開口106は、プローブ・ピンを受けとめ、他方、上板支柱108は、堅い表面を提供して、それに対して導電性バネ104が付勢(bias)される。アライメント・ホール76およびタイミング・ホール78は、前に述べたものと同じである。
本発明に従うことによって、冒頭で提示した目的、手段および利点を完全に満たし、集積回路テスト・デバイスにおいて使用するためのスペース・トランスフォーマが提供できることが明らかであろう。本発明は、それの例示的な実施の形態に関連して説明および図示してきたが、当業者は、これまでに述べたことに加えて、その他の変更、省略および付加が本発明の精神および範囲から外れることなく、そのなかで、およびそれに対して行いうることを理解されるべきである。
プリント回路基板に接続された本発明の第1の実施の形態に従うフレキシブル・スペース・トランスフォーマ回路アセンブリ。 図1のアセンブリに使用されるフレキシブル・スペース・トランスフォーマ回路の上面図。 図2のフレキシブル・スペース・トランスフォーマの底面図。 図1のスペース・トランスフォーマ・アセンブリと一緒に使用するための底板の断面図。 図4の底板の上面図。 図1のスペース・トランスフォーマ・アセンブリと一緒に使用するためのシム板の断面図。 図6のシム板の上面図。 図1のスペース・トランスフォーマ・アセンブリを組み立てる方法。 本発明の第2の実施の形態に従うスペース・トランスフォーマ・アセンブリ。 本発明の第3の実施の形態に従うスペース・トランスフォーマ・アセンブリ。 図9のスペース・トランスフォーマ・アセンブリと一緒に使用するための上板の断面図。 図11の上板の上面図。 従来技術の垂直ピン式プロービング・デバイスで使用するためのプローブ・ヘッド・アセンブリ。 従来技術による図13のプローブ・ヘッド・アセンブリに対して電気的に相互接続されたスペース・トランスフォーマ。

Claims (3)

  1. プローブ・ヘッドをプリント回路基板に電気的に相互接続するためのスペース・トランスフォーマ(100)であって、
    フレキシブル多層回路(54)であって、その第1の面(58)には、テスト・デバイスのコンタクト・パッド(64)が形成され、その第2の面(60)には、プリント回路基板のコンタクト・パッド(66)形成されている、前記フレキシブル多層回路(54)と、
    前記テスト・デバイスのコンタクト・パッド(64)と前記プリント回路基板のコンタクト・パッド(66)との間に延びる導電性回路パターン(62)と、
    前記フレキシブル多層回路(54)の前記第1の面(58)の周囲に固定された上板(102)であって、前記上板(102)は、上板支柱(108)によって分離される複数の上板開口(106)を有しており、前記上板支柱(108)と、前記プリント回路基板のコンタクト・パッド(66)とは互いに対応しており、前記上板開口(106)と、前記テスト・デバイスのコンタクト・パッド(64)とは互いに対応している前記上板(102)と、
    前記フレキシブル多層回路(54)の前記第2の面(60)の周囲に固定された底板(52)であって、前記底板(52)は、底板支柱(74)によって分離される複数の内部開口(72)を有しており、前記底板支柱(74)と、前記テスト・デバイスのコンタクト・パッド(64)とは互いに対応しており、前記内部開口(72)と、前記プリント回路基板のコンタクト・パッド(66)とは互いに対応している前記底板(52)と、
    前記プリント回路基板のコンタクト・パッド(66)に接着および電気的相互接続され前記内部開口(72)を貫通して延びる複数の相互接続(104)と、
    を含む前記スペース・トランスフォーマ(100)。
  2. 請求項1記載のスペース・トランスフォーマ(100)であって、前記相互接続(104)は、前記プリント回路基板のコンタクト・パッド(66)にはんだ付けされた導電性の圧縮バネである前記スペース・トランスフォーマ(100)。
  3. 請求項2記載のスペース・トランスフォーマ(100)であって、前記圧縮バネ(104)は、前記上板支柱(108)とプリント回路基板上の回路パターン(62)との間に圧縮されるように適合した前記スペース・トランスフォーマ(100)。
JP2007502855A 2004-03-10 2005-03-02 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ Expired - Fee Related JP5203697B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55199004P 2004-03-10 2004-03-10
US60/551,990 2004-03-10
PCT/US2005/006613 WO2005091916A2 (en) 2004-03-10 2005-03-02 Flexible microcircuit space transformer assembly

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012104536A Division JP2012150128A (ja) 2004-03-10 2012-05-01 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ

Publications (2)

Publication Number Publication Date
JP2007529011A JP2007529011A (ja) 2007-10-18
JP5203697B2 true JP5203697B2 (ja) 2013-06-05

Family

ID=35056680

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2007502855A Expired - Fee Related JP5203697B2 (ja) 2004-03-10 2005-03-02 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ
JP2012104536A Pending JP2012150128A (ja) 2004-03-10 2012-05-01 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ
JP2015190794A Pending JP2016026298A (ja) 2004-03-10 2015-09-29 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012104536A Pending JP2012150128A (ja) 2004-03-10 2012-05-01 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ
JP2015190794A Pending JP2016026298A (ja) 2004-03-10 2015-09-29 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ

Country Status (10)

Country Link
US (1) US7282934B2 (ja)
EP (1) EP1751557B1 (ja)
JP (3) JP5203697B2 (ja)
KR (1) KR101477477B1 (ja)
CN (1) CN101166983B (ja)
CR (1) CR8672A (ja)
HK (1) HK1099582A1 (ja)
MY (1) MY138645A (ja)
TW (1) TWI387979B (ja)
WO (1) WO2005091916A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554348B2 (en) * 2007-06-29 2009-06-30 Wentworth Laboratories, Inc. Multi-offset die head
KR101010675B1 (ko) * 2008-12-05 2011-01-24 윌테크놀러지(주) 공간 변환기와 이를 포함하는 프로브 카드
WO2010086033A1 (en) * 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
US9244099B2 (en) 2011-05-09 2016-01-26 Cascade Microtech, Inc. Probe head assemblies, components thereof, test systems including the same, and methods of operating the same
TWI439698B (zh) * 2011-09-30 2014-06-01 Hermes Testing Solutions Inc 電路測試探針卡及其探針基板結構
US9335355B2 (en) * 2013-03-06 2016-05-10 Apple Inc. Electronic device with liquid contact sensors
JP6255914B2 (ja) * 2013-11-07 2018-01-10 日本電産リード株式会社 検査治具
US11385277B2 (en) 2019-08-05 2022-07-12 Modus Test, Llc Modular electronic testing system with flexible test PCB format
US10156586B2 (en) * 2015-01-16 2018-12-18 Modus Test, Llc Force deflection and resistance testing system and method of use
CN116472784B (zh) * 2020-09-16 2024-05-10 谷歌有限责任公司 搭接接头柔性电路板互连

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056773A (en) 1976-08-25 1977-11-01 Sullivan Donald F Printed circuit board open circuit tester
GB2156532B (en) * 1984-03-24 1988-07-20 Plessey Co Plc Apparatus for testing a printed circuit board
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
FR2608775B1 (fr) * 1986-12-19 1988-12-30 Thomson Csf Interface de test pour circuits imprimes nus
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5399982A (en) * 1989-11-13 1995-03-21 Mania Gmbh & Co. Printed circuit board testing device with foil adapter
JPH0481668A (ja) * 1990-07-25 1992-03-16 Taiyo Kogyo Kk プリント基板の検査装置およびピッチ変換基板
JP2877011B2 (ja) * 1994-12-20 1999-03-31 日本電気株式会社 ベアチップテストキャリア
JP3096234B2 (ja) * 1995-10-30 2000-10-10 日東電工株式会社 プローブ構造の製造方法
US6050829A (en) 1996-08-28 2000-04-18 Formfactor, Inc. Making discrete power connections to a space transformer of a probe card assembly
JPH10213627A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
EP0902296A1 (de) 1997-09-11 1999-03-17 Photo Print Electronic GmbH Adapteranordnungen zum Testen von Leiterplatten
JP3620982B2 (ja) * 1998-12-07 2005-02-16 株式会社ルネサステクノロジ 半導体検査装置の製造方法
US6661244B2 (en) 2000-03-06 2003-12-09 Wentworth Laboratories, Inc. Nickel alloy probe card frame laminate
US6566898B2 (en) 2000-03-06 2003-05-20 Wentworth Laboratories, Inc. Temperature compensated vertical pin probing device
US6762612B2 (en) * 2001-06-20 2004-07-13 Advantest Corp. Probe contact system having planarity adjustment mechanism
JP4607417B2 (ja) * 2001-11-15 2011-01-05 株式会社フジクラ 両面接点コネクタ
US6897666B2 (en) * 2002-12-31 2005-05-24 Intel Corporation Embedded voltage regulator and active transient control device in probe head for improved power delivery and method
US6924654B2 (en) * 2003-03-12 2005-08-02 Celerity Research, Inc. Structures for testing circuits and methods for fabricating the structures

Also Published As

Publication number Publication date
TWI387979B (zh) 2013-03-01
WO2005091916A2 (en) 2005-10-06
KR101477477B1 (ko) 2014-12-30
CN101166983B (zh) 2013-08-14
KR20060132997A (ko) 2006-12-22
JP2016026298A (ja) 2016-02-12
US20050218429A1 (en) 2005-10-06
EP1751557A2 (en) 2007-02-14
CR8672A (es) 2008-04-21
JP2012150128A (ja) 2012-08-09
TW200534300A (en) 2005-10-16
EP1751557A4 (en) 2010-09-15
WO2005091916A3 (en) 2007-11-22
JP2007529011A (ja) 2007-10-18
CN101166983A (zh) 2008-04-23
HK1099582A1 (en) 2007-08-17
MY138645A (en) 2009-07-31
EP1751557B1 (en) 2012-08-15
US7282934B2 (en) 2007-10-16
WO2005091916B1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
JP5203697B2 (ja) 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ
US5258648A (en) Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US8305101B2 (en) Microelectronic contactor assembly, structures thereof, and methods of constructing same
US11204369B2 (en) Semiconductor device test socket
US6690185B1 (en) Large contactor with multiple, aligned contactor units
US6705876B2 (en) Electrical interconnect assemblies and methods
EP0520841A1 (en) Composite flip chip semi-conductor device and method for making and burning-in the same
JP2007059931A (ja) 半導体デバイス上へのばね要素の取り付け、及びウエハレベルのテストを行う方法
KR20010053283A (ko) 스프링 패키징을 이용한 전자 부품 조립체
JP2000306961A (ja) プローブカード及び半導体装置の試験方法
US20070222465A1 (en) Probe head with vertical probes, method for manufacturing the probe head and probe card using the probe head
US7221053B2 (en) Integrated device and electronic system
US5138429A (en) Precisely aligned lead frame using registration traces and pads
KR100266389B1 (ko) 스프링 접점부를 구비한 대 기판을 정주시키기 위한 접점 캐리어(타일)
US7733104B2 (en) Low force interconnects for probe cards
JPH07302821A (ja) 集積回路試験装置
JP2003272789A (ja) 表面実装型パッケージ用ソケット
TWI774101B (zh) 用於裝設半導體積體電路的測試板及方法
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法
JPH10300783A (ja) コンタクトプローブおよびそれを備えたプローブ装置
JP2011501185A (ja) 電気検査装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120301

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120402

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees