JP5200687B2

JP5200687B2 - 半導体装置の製造方法

Info

Publication number: JP5200687B2
Application number: JP2008159405A
Authority: JP
Inventors: 玄一小室
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2008-06-18
Filing date: 2008-06-18
Publication date: 2013-06-05
Anticipated expiration: 2028-06-18
Also published as: JP2010003757A

Description

本発明は一般に半導体装置の製造に係り、特に微細なレジストパターンを形成するプロセスを含む半導体装置の製造方法に関する。

ゲート電極のパターニングなど、特に微細なパターンをフォトリソグラフィにより形成する場合には、マスクとして使われるレジストパターンにも高い精度が要求される。

レジストパターンの寸法を変動させる要因としては、フォトリソグラフィ工程におけるレジストパターン寸法のばらつきや、その後にレジストパターンを使って実行されるゲート電極のエッチング工程で生じる寸法シフト量のばらつきなどがあり、これらのばらつきを減少させるため、エッチング条件を変更してエッチング実施例の寸法シフトを調整する技術が使われている。
特開２００５−４５２１４号公報

しかし、これら従来の技術は、形成したい例えばゲート電極パターンの寸法のずれを、その平均値について補償するものである。

そこで例えば同時に形成されるパターンが多数あり、そのあるものは密な間隔で形成されており、またそのあるものは粗な間隔で形成されているような場合には、従来のパターン寸法の平均値を調整する技術では、所望のパターン寸法の調整を行うことができない。

このように同時に形成されるパターンが多数あり、そのあるものは密な間隔で形成されており（密集パターン）、またそのあるものは粗な間隔で形成されている（孤立パターン）場合には、密集パターンと孤立パターンとで、同一レジストマスクを使ってエッチングを行っても、パターン寸法に差が生じることが知られている。

そこで従来、密集パターンを形成するのに使われるレジストパターンと孤立パターンを形成するのに使われるレジストパターンとでパターン幅を変化させておき、エッチング後の密集パターンと孤立パターンのパターン幅を一致させる技術が使われている。しかし、この従来の技術では、レジストパターンを形成する露光光学系の状態、例えば露光光学系の曇りにより、エッチング後に実際に得られる密集パターンや孤立パターンのパターン幅が変化してしまい、露光のたびに密集パターンと孤立パターンとで、それぞれのレジストパターン幅の目標値を変化させる必要がある。また露光光学系をクリーニングしたような場合には、最適なレジストパターンのパターン幅が大きく変化してしまう問題が生じる。

従来、特開２００５−４５２１４号公報において、様々なパラメータを調整することで、このような孤立パターンと密パターンとで生じるパターン寸法差を解消する技術が提案されている。しかし、この従来の技術では、制御すべきパラメータの数が多く、安定した制御が困難である問題があった。

一の側面によれば半導体装置の製造方法は、被処理基板上の被加工層上に形成された孤立レジストパターンと密集レジストパターンを含むレジストマスクに対しＡｒプラズマを照射し、前記孤立レジストパターンと密集レジストパターンとで、それぞれのパターン幅をトリミングする工程と、前記レジストマスクを使って、前記被加工層をエッチングし、前記孤立レジストパターンに対応して孤立加工パターンを、前記密集レジストパターンに対応して密集加工パターンを形成する工程と、を含み、前記Ａｒプラズマの照射は、ＩＣＰ型プラズマ発生装置またはＥＣＲ型プラズマ発生装置を使って実行され、前記トリミングする工程は、前記孤立レジストパターンのパターン幅と前記密集レジストパターンのパターン幅を求め、前記孤立レジストパターンおよび密集レジストパタ―ンのそれぞれのパターン幅に対応した前記孤立加工パターンおよび密集加工パターンのパターン幅の予測値を求め、前記孤立加工パターンのパターン幅予測値と前記密集加工パターンのパターン幅予測値との差分に対応して前記Ａｒプラズマの照射時間を決定する工程を含む。

本発明によれば、被処理基板上の孤立レジストパターンと密集レジストパターンとを含むレジストマスクにＡｒプラズマを照射することにより、密集レジストパターン中のレジストパターンの幅と孤立レジストパターン中のレジストパターンの幅とを、それぞれの、互いに異なった速度でトリミングでき、Ａｒプラズマの照射時間を適当に制御することにより、エッチングの結果前記被処理基板上に前記密集レジストパターンに対応して形成される密集パターンの幅を、エッチングの結果前記被処理基板上に前記孤立レジストパターンに対応して形成される孤立パターンの幅に対して所望の値に制御することが可能となる。

図１は、本発明で使われるＩＣＰ型プラズマエッチング装置１０の概要を示す。

図１を参照するに、プラズマエッチング装置１０は被処理基板Ｗを保持する基板保持台１１を収容したガラス容器１２を備え、前記ガラス容器１２の外側にはコイル１３が巻回されている。さらに前記ガラス容器１２中には図示しない供給ポートよりＡｒガスが供給され、前記コイル１３を高周波あるいはマイクロ波により駆動することにより、前記ガラス容器１２中、前記被処理基板Ｗの上方にプラズマ１４が形成される。

前記基板保持台１１には高周波電源１５がスイッチ１５Ａを介して接続されており、前記ＩＣＰプラズマエッチング装置１０においてプラズマエッチングを行う場合には、前記スイッチ１５Ａが閉じられ、さらに別の供給ポートよりエッチングガスが前記ガラス容器１２中に導入され、前記基板保持台１１に前記高周波電源１５から高周波を供給する。その結果、前記被処理基板Ｗの表面には数百ボルトのプラズマシースが形成され、前記プラズマ１４中のＡｒイオンが前記エッチングガスのラジカルと共に前記被処理基板Ｗの表面に衝突し、所望のプラズマエッチングが生じる。一方、前記スイッチ１５Ａが開かれ前記基板保持台１１に高周波電力が供給されない場合には、前記被処理基板Ｗの帯電は主としてプラズマ中の電子によるものとなり、ウェハに生じるシース電圧はせいぜい数十ボルト程度にしかならない。

図２（Ａ），（Ｂ）は、本発明において使われる被処理基板Ｗの例を示す平面図および断面図である。

図２（Ａ），（Ｂ）を参照するに、前記被処理基板Ｗはシリコン基板であり、被加工層となるポリシリコン膜２１により覆われている。さらに前記ポリシリコン膜２１上にはレジストパターン２２Ａ〜２２Ｆが形成されている。ここでレジストパターン２２Ａは、その両側に１０００ｎｍ以上のスペースを有する孤立レジストパターンであり、これに対しレジストパターン２２Ｂ〜２２Ｆは、隣接するパターンとの間の間隔が５００ｎｍ以下の密集レジストパターンを構成する。

そこで前記レジストパターン２２Ａ〜２２Ｆをマスクに前記ポリシリコン膜２１をドライエッチングした場合、前記ポリシリコン膜２１中には前記レジストパターニング２２Ａ〜２２Ｆにそれぞれ対応してポリシリコンパターン２１Ａ〜２１Ｆが、図３（Ａ），（Ｂ）に示すように加工パターンとして形成されるが、得られるポリシリコンパターン２１Ａ〜２１Ｆには、パターン幅が当初のレジストパターン２２Ａ〜２２Ｆの幅よりも小さくなる寸法シフトが発生する。また、このような寸法シフトが発生した場合、それがポリシリコンパターン２１Ａのように孤立パターン（以下、「孤立加工パターン」と表記する）を構成するか、あるいはポリシリコンパターン２１Ｂ〜２１Ｆのように密集パターン（以下、「密集加工パターン」と表記する）を構成するかによっても、寸法シフトの大きさが異なることが知られている。

例えば最終的に得られるポリシリコンパターン２１Ａ〜２１Ｆのパターン幅の目標値を、ゲート電極への適用を念頭に６６ｎｍに設定した場合、前記レジストパターン２２Ａを１１０ｎｍのパターン幅で形成し、前記レジストパターン２２Ｂ〜２２Ｆを１００ｎｍのパターン幅で形成すると、実際に得られるポリシリコンパターン２１Ａのパターン幅が６９ｎｍ、ポリシリコンパターン２１Ｂ〜２１Ｆのパターン幅が６５ｎｍとなり、孤立加工パターン２１Ａでは当初のレジストパターン２２Ａとの寸法差が−４１ｎｍ、密集加工パターン２１Ｂ〜２１Ｆでは当初のレジストパターン２２Ｂ〜２２Ｆとの寸法差が−３５ｎｍとなる寸法シフトが発生する。

このような孤立加工パターンおよび密集加工パターンにおける寸法シフトの関係が安定して持続するのであれば、孤立加工パターン２１Ａおよび密集加工パターン２１Ｂ〜２１Ｆをいずれも所望の６６ｎｍのパターン幅で形成しようとすると、前記孤立レジストパターン２２Ａのパターン幅を１０７ｎｍに、また前記密集レジストパターン２２Ｂ〜２２Ｆのパターン幅を１０１ｎｍに設定しておけばよいことになる。

しかし、様々な環境の変化、特にレジストパターンの露光に使われる露光光学系の状態の変化、特には露光光学系の曇りにより、このような孤立加工パターンと密集加工パターンとの間における寸法シフトの関係は変化してしまい、寸法シフトを見込んでレジストパターン２２Ａ〜２２Ｆを形成しようとしても、レジストパターンの幅を露光光学系の状態に合わせて変化させる必要が生じる。また露光光学系のクリーニングを行った場合などでは、寸法シフトの関係が大きく変化してしまう。

これに対し、本願発明の発明者は、図２（Ａ），（Ｂ）の状態のレジストパターン２２Ａ〜２２Ｆに対し、前記図１のＩＣＰ型プラズマエッチング装置１０を使い、Ａｒプラズマトリミングを行う実験を試みた。

より具体的には、図２（Ａ），（Ｂ）に示す、ポリシリコン膜２１上に孤立レジストパターン２２Ａおよび密集レジストパターン２２Ｂ〜２２Ｆを担持したシリコン基板Ｗを、前記図１のＩＣＰ型プラズマエッチング装置１０の基板保持台１１上に被処理基板Ｗとして保持し、流量が３００ｓｃｃｍのＡｒガス雰囲気中、５ｍＴｏｒｒの圧力下、エッチングガスは供給せず、前記コイル１３に高周波を２００Ｗのパワーで０〜１５秒間供給し、前記レジストパターン２２Ａ〜２２ＦをＡｒプラズマによりトリミングする。その際、前記スイッチ１５Ａは開放し、あるいは前記高周波源１５を消勢し、前記被処理基板Ｗに、強い、典型的には数百ボルトのシース電圧が印加されることがないようにする。実験では、前記孤立レジストパターン２２Ａを１０７ｎｍのパターン幅で、また前記密集レジストパターン２２Ｂ〜２２Ｆの各々を１００ｎｍのパターン幅で形成している。

図４は、このようにして得られたポリシリコンパターン２１Ａ（孤立加工パターン）およびポリシリコンパターン２１Ｂ〜２１Ｆ（密集加工パターン）のパターン幅（クリティカルディメンジョン）と、前記レジストパターン２２Ａ〜２２ＦのＡｒプラズマトリミング時間との関係を示す図である。

図４を参照するに、孤立パターン２１Ａの場合、Ａｒプラズマトリミング時間が０秒から１５秒まで変化しても得られるポリシリコンパターン２１Ａ（孤立加工パターン）のパターン幅は６６ｎｍ前後でほとんど変化していないのに対し、ポリシリコンパターン２２Ｂ〜２２Ｆ（密集加工パターン）の場合には、パターン幅がＡｒプラズマトリミング時間と共に減少しているのがわかる。例えば未処理状態では孤立パターン２１Ａのパターン幅が６６．４ｎｍであるのに対し、密集パターン２１Ｂ〜２１Ｆのパターン幅が６８．４ｎｍで、両者の間に２ｎｍの差が存在しているが、Ａｒプラズマトリミングを５秒間行うことで、両者の差を０．５ｎｍまで減少させられることがわかる。

図４の結果は、レジストパターン２２Ａ〜２２Ｆの、実験開始時におけるパターン幅の誤差を含んでいると考えられるので、これを補正するため、電子顕微鏡により実験開始時における実際のレジストパターン幅を実測し、これに対する得られたポリシリコンパターン２１Ａ〜２１Ｆのパターン幅の差、すなわちエッチングシフト量（＝ポリシリコンパターン幅−レジストパタ―ン幅）を求め、Ａｒプラズマによるトリミング時間との関係を調査した。その結果を図５に示す。

図５を参照するに、エッチングシフト量の絶対値は、孤立加工パターン２１Ａの場合、約−４１．５ｎｍでほとんど一定で、直線近似した際の係数がゼロであるのに対し、密集加工パターン２１Ｂ〜２１Ｆの場合には、毎秒あたり０．２５ｎｍの割合で略直線的に、すなわち０．２５ｎｍ／秒の係数で増加しているのがわかる。

これは、現在の実験のように、トリミングを行わないレジストパターンを使って形成されたポリシリコンパターン２１Ａ〜２１Ｆにおいて、孤立加工パターン２１Ａに対し密集加工パターン２１Ｂ〜２１Ｆのパターン幅が２ｎｍだけ大きいような場合には、レジストパターン２２Ａ〜２２Ｆに対して４秒間のＡｒプラズマトリミングを行うことにより、両者の間のパターン幅の差を解消できることになる。前記エッチングシフト量の値が孤立加工パターン２１Ａの場合にＡｒプラズマトリミング時間に対して略一定で、一方密集加工パターン２１Ｂ〜２１Ｆの場合には略直線的に変化することから、孤立加工パターン２１Ａと密集加工パターン２１Ｂ〜２１Ｆとの間のパターン幅の差が他の値をとる場合においては、前記Ａｒプラズマトリミングの時間を、前記差の値に比例して変化させればよい。

図６は、上記の知見に基づく本発明の一実施例による半導体装置の製造工程を示すフローチャートである。

図６を参照するに、ステップ１において被処理基板Ｗ上のポリシリコン膜２１上にレジストパターン２２Ａ〜２２Ｆが形成され、ステップ２において、これらのパターン幅が電子顕微鏡などを使って測定される。

さらにステップ３において、例えば図５に示す過去のエッチングシフト量のデータベースから、形成しようとしているポリシリコンパターン２１Ａ〜２１Ｆの出来上がりパターン幅を予測し、さらにステップ４において、孤立パターン２１Ａと密集パターン２１Ｂ〜２１Ｆで予測されるパターン幅の差が、エッチングシフト量についての前記データベースから計算される。

さらに、このようにして求められた前記パターン幅の差を相殺するためのＡｒプラズマトリミング時間が、ステップ５において前記図５のデータベースから求められ、ステップ６において被処理基板Ｗは前記ＩＣＰ処理装置１０に導入される。

さらにステップ７において前記レジストパターン２２Ａ〜２２Ｆをマスクに前記ポリシリコン膜２１をドライエッチングによりパターニングし、ステップ９において後洗浄した後、ステップ１０において、得られたポリシリコンパターン２１Ａ〜２１Ｆについて、出来上がりパターン幅を電子顕微鏡などにより測定する。

さらにステップ１１において、エッチングシフト量および孤立加工パターン／密加工集パターンについてのそれぞれのレジストパターンのトリミングレートを、実測された出来上がりパターン幅から計算し、ステップ３および４で使われるデータベースを更新する。

図７は、上記図４，５のような、Ａｒプラズマによるレジストパターンのパターン密度に依存したトリミングが生じる機構を説明する図である。

先にも述べたように本願発明ではレジストパターン２２Ａ〜２２ＦのトリミングにＩＣＰ型エッチング装置１０を、基板バイアスを印加しない状態で使っている。

この場合、被処理基板上のレジストパターン２２Ａ〜２２Ｆはプラズマ中の電子により負に帯電し、このためシース電圧が発生するが、その大きさはせいぜい数十ボルト以下、今の実施例では２０Ｖ以下に過ぎない。

その際、密集レジストパターン２２Ｂ〜２２Ｆにおいてはシース電圧が孤立レジストパターン２２Ａよりも大きくなり、引きつけられたＡｒ＋イオンにより、孤立レジストパターン２２Ａにおけるよりも大きなレートでレジストトリミングが進行するものと考えられる。このようなレジストトリミングのパターン依存性が生じるには、基板シース電圧が小さいことが前提となり、他にも例えばＥＣＲ型や表面波型のプラズマエッチング装置を、基板バイアス無しで使うことにより、同様な効果を得ることが可能と考えられる。これに対し、平行平板型のプラズマエッチング装置は数百ボルト以上の基板シース電圧が生じるため、本発明の目的には不適当である。

前記図７のようなＡｒプラズマトリミングにおけるパターン密度依存性が生じるためには、前記孤立レジストパターン２２Ａは、前記孤立レジストパターン２２Ａの両側にスペースを、前記レジスト孤立パターン２２Ａの幅の７倍以上で、かつ１０００ｎｍ以上の幅で有しており、前記密集レジストパターン２２Ｂ〜２２Ｆは少なくとも三本の平行なレジストパターンを含み、前記三本の平行なレジストパターンの各々は、前記密集レジストパターンのうちで隣接するレジストパターンとの間に、前記少なくとも三本の平行なレジストパターンの幅の５倍以下で、５００ｎｍ以下のスペースを有していることが必要である。

また図７のようなメカニズムにより、図４，５で説明したＡｒプラズマによるレジストマスクのトリミングを行う場合、前記Ａｒ流量は５０ｓｃｃｍ〜５００ｓｃｃｍの範囲で変化させることができ、Ａｒガス圧力を１ｍＴｏｒｒ〜５０ｍＴｏｒｒの範囲で変化させることができ、プラズマパワーを１００Ｗ〜１０００Ｗの範囲で変化させることができる。勿論高周波電源１５による基板バイアスパワーは印加しない。

さらに本願発明の発明者は、前記レジストパターン２２Ａ〜２２ＦのトリミングにＡｒガス以外のガスとして、Ｈｅガスを使った研究を行ったところ、図８に示す結果を得た。図８は前記図５と同様な図であり、図５の結果を重ねて示している。

図８を参照するに、Ｈｅガスをトリミングに使った場合、Ａｒガスを使った場合には孤立加工パターンのエッチングシフト量がプラズマ照射時間に対して変化しないのに対し、孤立加工パターンにおいても密集加工パターンにおいても、エッチングシフト量がプラズマ照射時間と共に大きく変化していることがわかる。

さらにＨｅガスを使った場合には、孤立加工パターンおよび密集加工パターンのいずれにおいてもエッチングシフト量がプラズマ照射時間とともに著しく非線形に変化しており、Ｈｅガスを使った場合には、プラズマによるレジストパターン２２Ａ〜２２Ｆのトリミングは複雑になり、容易には行えないことがわかる。特に図８においてＨｅを使った場合にはエッチングシフト量の絶対値が孤立加工パターンおよび密集加工パターンのいずれの場合でも減少しているが、これはＨｅの原子量が小さいことに起因するものと考えられる。またプラズマ照射開始から５〜６秒間の間に見られる非線形なエッチングシフト量の変化も、Ｈｅの原子量が小さいことに起因するものである可能性がある。

このように、図８の結果からは、本発明のような孤立レジストパターンと密集レジストパターンとを含むレジストマスクのトリミングには、Ｈｅプラズマは不適当であることが結論される。

一方、Ａｒよりも原子量の大きい、ＫｒやＸｅなどのプラズマは、本発明と同様に、レジストパターンのパターン密度依存性を有するトリミングに有効であると考えられる。

なお、レジストパターン２２Ａ〜２２Ｆのトリミングに反応性ガスを使うと、レジストパターンとの間で化学反応が発生し、所望のトリミングが得られない恐れがあり、好ましくない。

なお本発明では、前記密集レジストパターン２２Ｂ〜２２Ｆの各々は、前記Ａｒプラズマによるトリミングの効果を見込んで、前記孤立レジストパターン２２Ａよりも多少大きなパターン幅で形成されるのが好ましい。例えば先に説明した例では、前記密集レジストパターン２２Ｂ〜２２Ｆの各々は１０７ｎｍのパターン幅で形成されているのに対し、孤立レジストパターン２２Ａは１０１ｎｍのパターン幅で形成されている。一方、当初の密集レジストパターン２２Ｂ〜２２Ｆのパターン幅を、孤立レジストパターン２２Ａの幅よりも小さく形成してしまうと、Ａｒプラズマトリミングを行っても、得られる孤立加工パターン２１Ａの幅と密集加工パターン２１Ｂ〜２１Ｆの幅を一致させることはできなくなる。

以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
被処理基板上の被加工層上に形成された孤立レジストパターンと密集レジストパターンを含むレジストマスクに対しＡｒプラズマを照射し、前記孤立レジストパターンと密集レジストパターンとで、それぞれのパターン幅をトリミングする工程と、
前記レジストマスクを使って、前記被加工層をエッチングし、前記孤立レジストパターンに対応して孤立加工パターンを、前記密集レジストパターンに対応して密集加工パターンを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
（付記２）
前記Arプラズマ照射が、基板シース電圧が２０V以下の条件下であることを特徴とする付記１記載の半導体装置の製造方法。
（付記３）
前記孤立レジストパターンは、前記孤立レジストパターンを構成するレジストパターンの両側にスペースを、前記レジスト孤立パターンを構成するレジストパターンの幅の７倍以上で、かつ１０００ｎｍ以上の幅で有しており、
前記密集レジストパターンは少なくとも三本の平行なレジストパターンを含み、前記三本の平行なレジストパターンの各々は、前記密集レジストパターンのうちで隣接するレジストパターンとの間に、前記少なくとも三本の平行なレジストパターンの幅の５倍以下で、５００ｎｍ以下のスペースを有していることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４）
前記Ａｒプラズマの照射は、ＩＣＰ型プラズマ発生装置またはＥＣＲ型プラズマ発生装置を使って実行されることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記５）
前記トリミング工程は、前記孤立レジストパターンのパターン幅と前記密集レジストパターンのパターン幅を求め、前記孤立レジストパターンおよび密集レジストパタ―ンのそれぞれのパターン幅に対応した前記孤立加工パターンおよび密集加工パターンのパターン幅の予測値を求め、前記孤立加工パターンのパターン幅予測値と前記密集加工パターンのパターン幅予測値との差分に対応して前記Ａｒプラズマの照射時間を決定する工程を含むことを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置の製造方法。
（付記６）
前記Ａｒプラズマの照射時間を決定する工程は、前もって別の被処理基板について求めておいた、前記孤立レジストパターンを使って前記別の被処理基板上の被加工層をパターニングし孤立加工パターンを形成した際のエッチングシフト量、および前記密集レジストパターンを使って前記別の被処理基板上の前記被加工層をパターニングし密集加工パターンを形成した際のエッチングシフト量のデータベースを使って行われることを特徴とする付記５記載の半導体装置の製造方法。
（付記７）
前記Ａｒプラズマの照射時間を決定する工程は、前記別の被処理基板について前もって求めておいた孤立加工パターンのエッチングシフト量および密集加工パターンのエッチングシフト量と、前記別の被処理基板上の孤立レジストパターンおよび密集レジストパターンに対して行ったＡｒプラズマ照射の照射時間との関係を直線近似した係数を使って実行されることを特徴とする付記６記載の半導体装置の製造方法。
（付記８）
前記密集レジストパターンは、前記被加工層上に形成された時点で、前記孤立レジストパターンよりも大きな幅を有するように形成されることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置の製造方法。

本発明で使われるＩＣＰ型プラズマエッチング装置の構成を示す図である。本発明で使われる孤立レジストパターンと密レジストパターンを含むレジストマスクの例を示す図である。図２のレジストマスクを使ったポリシリコン膜のパターニングの例を示す図である。Ａｒガスを使った場合のプラズマ照射時間と加工パターン幅の関係を示す図である。Ａｒガスを使った場合のプラズマ照射時間とエッチングシフト量の関係を示す図である。本発明の一実施例による半導体装置の製造工程を示すフローチャートである。本発明の原理を説明する別の図である。Ｈｅガスを使った場合のプラズマ照射時間とエッチングシフト量の関係を示す図である。

符号の説明

１１基板保持台
１２ガラス容器
１３コイル
１４プラズマ
１５高周波源
１５Ａスイッチ
２１ポリシリコン膜
２１Ａ〜２１Ｆポリシリコン膜
２２Ａ〜２２Ｆレジスト膜
Ｗウェハ

Claims

被処理基板上の被加工層上に形成された孤立レジストパターンと密集レジストパターンを含むレジストマスクに対しＡｒプラズマを照射し、前記孤立レジストパターンと密集レジストパターンとで、それぞれのパターン幅をトリミングする工程と、
前記レジストマスクを使って、前記被加工層をエッチングし、前記孤立レジストパターンに対応して孤立加工パターンを、前記密集レジストパターンに対応して密集加工パターンを形成する工程と、
を含み、
前記Ａｒプラズマの照射は、ＩＣＰ型プラズマ発生装置またはＥＣＲ型プラズマ発生装置を使って実行され、
前記トリミングする工程は、前記孤立レジストパターンのパターン幅と前記密集レジストパターンのパターン幅を求め、前記孤立レジストパターンおよび密集レジストパタ―ンのそれぞれのパターン幅に対応した前記孤立加工パターンおよび密集加工パターンのパターン幅の予測値を求め、前記孤立加工パターンのパターン幅予測値と前記密集加工パターンのパターン幅予測値との差分に対応して前記Ａｒプラズマの照射時間を決定する工程を含むことを特徴とする半導体装置の製造方法。
前記孤立レジストパターンは、前記孤立レジストパターンを構成するレジストパターンの両側にスペースを、前記孤立レジストパターンを構成するレジストパターンの幅の７倍以上で、かつ１０００ｎｍ以上の幅で有しており、
前記密集レジストパターンは少なくとも三本の平行なレジストパターンを含み、前記三本の平行なレジストパターンの各々は、前記密集レジストパターンのうちで隣接するレジストパターンとの間に、前記少なくとも三本の平行なレジストパターンの幅の５倍以下で、５００ｎｍ以下のスペースを有していることを特徴とする請求項１記載の半導体装置の製造方法。
前記Ａｒプラズマの照射時間を決定する工程は、前もって別の被処理基板について求めておいた、前記孤立レジストパターンを使って前記別の被処理基板上の被加工層をパターニングし孤立加工パターンを形成した際のエッチングシフト量、および前記密集レジストパターンを使って前記別の被処理基板上の前記被加工層をパターニングし密集加工パターンを形成した際のエッチングシフト量のデータベースを使って行われることを特徴とする請求項１記載の半導体装置の製造方法。