JP5187343B2 - 圧接型半導体装置 - Google Patents

圧接型半導体装置 Download PDF

Info

Publication number
JP5187343B2
JP5187343B2 JP2010102462A JP2010102462A JP5187343B2 JP 5187343 B2 JP5187343 B2 JP 5187343B2 JP 2010102462 A JP2010102462 A JP 2010102462A JP 2010102462 A JP2010102462 A JP 2010102462A JP 5187343 B2 JP5187343 B2 JP 5187343B2
Authority
JP
Japan
Prior art keywords
external
electrode
pressure contact
semiconductor substrate
cathode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010102462A
Other languages
English (en)
Other versions
JP2011233704A (ja
Inventor
信久 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010102462A priority Critical patent/JP5187343B2/ja
Priority to DE102011017563.6A priority patent/DE102011017563B4/de
Publication of JP2011233704A publication Critical patent/JP2011233704A/ja
Application granted granted Critical
Publication of JP5187343B2 publication Critical patent/JP5187343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)
  • Die Bonding (AREA)

Description

この発明は、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ）サイリスタやＧＣＴ（Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ−ｏｆｆ）サイリスタ等の圧接型半導体装置に関するものである。
図４は従来のセンターゲートタイプの圧接型半導体装置の圧接前の状態を示す縦断面図である。図４において、１は半導体基体である。この半導体基体１の主面の一方には、圧接電極として、アノード電極２が形成される。一方、半導体基体１の主面の他方には、圧接電極として、ゲート電極３と複数のカソード電極４とが形成される。また、半導体基体１の外縁部の全体を縁取るように、環状のコーティング体５が設けられる。
半導体基体１の主面の一方側には、アノード電極２に接触する外部アノード電極体６が設けられる。一方、半導体基体１の主面の他方側には、ゲート電極３に接触する外部ゲート電極体１１が設けられる。さらに、カソード電極４に接触する外部カソード電極体１９が設けられる。
このように構成されたセンターゲートタイプの圧接型半導体装置においては、外部カソード電極体１９と半導体基体１との間に空間２４が形成される。このため、異物が半導体基体１の外側から空間２４側に移動した状態で、外部カソード電極体１９とカソード電極４とが圧接されることがある。
ところで、センターゲートタイプ以外の圧接型半導体装置として、ガイドリングを有するものが提案されている。このガイドリングの内周面の一側は、外部カソード電極体の外周面が密着している。一方、ガイドリングの内周面の他側は、コーティング体の外周面に密着している。そして、圧接時に、ガイドリングの内周面の他側がコーティング体の外周面を案内する。この案内により、外部カソード電極体と半導体基体とが位置決めされる（例えば、特許文献１及び２参照）。
特開昭６２−１０９３２７号公報 特開平４−１１２５７８号公報
このガイドリングを従来のセンターゲートタイプの圧接型半導体装置に適用すると、圧接前においても、ガイドリングによって外部カソード電極体１９と半導体基体１との間の空間２４を密閉する。このため、半導体基体１の外側から空間２４側に異物が移動することを防止できる。
ここで、図５及び図６を用いて、センターゲートタイプの圧接型半導体装置にガイドリングを適用した場合を説明する。図５はガイドリングを有する圧接型半導体装置の圧接後の状態を示す縦断面図である。図６は図５のＢ部詳細図である。上述したように、ガイドリング２８は、外部カソード電極体１９と半導体基体１とを位置決めするものである。このため、コーティング体５には、半導体基体１の中心方向へ締め付ける応力がかかる。この状態で、外部カソード電極体１９を圧接すると、図５に示すように、ガイドリング２８は、外部カソード電極体１９の移動に追従する。そして、コーティング体５の外周部は、ガイドリング２８の移動に追従しようとする。
しかしながら、コーティング体５の内周部は半導体基体１との密着を維持しようとする。そして、さらに、外部カソード電極体１９が圧接方向に押し込まれると、図６に示すように、コーティング体５の内周部が半導体基体１から剥がれてしまうという問題があった。
この発明は、上述のような課題を解決するためになされたもので、その目的は、外部圧接電極体と半導体基体との間に形成された空間に異物が混入することを防止しつつ、コーティング体の剥がれを防止することができる圧接型半導体装置を提供することである。
この発明に係る圧接型半導体装置は、主面の一面に圧接電極が形成された半導体基体と、前記半導体基体の外縁部を縁取ったコーティング体と、前記圧接電極に接触した外部圧接電極体と、前記主面の一面及び前記外部圧接電極体の互いの対向面を前記半導体基体の外側から囲むように前記外部圧接電極体の外周面と前記コーティング体との間にまたがって配置され、変形することにより前記コーティング体にかかる荷重が前記コーティング体を前記半導体基体から剥がすのに要する荷重よりも小さくなる状態を維持した密閉体と、を備えたものである。
この発明によれば、外部圧接電極体と半導体基体との間に形成された空間に異物が混入することを防止しつつ、コーティング体の剥がれを防止することができる。
この発明の実施の形態１における圧接型半導体装置の圧接前の状態を示す縦断面図である。 図１のＡ部詳細図である。 この発明の実施の形態１における圧接型半導体装置の圧接後の状態を示す縦断面図である。 従来のセンターゲートタイプの圧接型半導体装置の圧接前の状態を示す縦断面図である。 ガイドリングを有する圧接型半導体装置の圧接後の状態を示す縦断面図である。 図５のＢ部詳細図である。
この発明を実施するための形態について添付の図面に従って説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
実施の形態１．
図１はこの発明の実施の形態１における圧接型半導体装置の圧接前の状態を示す縦断面図である。
図１には、仮組みされたセンターゲートタイプの圧接型半導体装置の一例として、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ）サイリスタが示される。この圧接型半導体装置は、電力用として、ＢＴＢ（電力系統連携装置）、ＳＶＧ（無効電力発生装置）等に適用される。また、圧接型半導体装置は、工業用として、製鉄圧延機駆動用インバータ等に適用される。さらに、圧接型半導体装置は、その他高電圧・大容量スイッチ等に適用される。以下、本実施の形態の圧接型半導体装置について説明する。
図１において、１は半導体基体である。この半導体基体１は、ＰＮ接合によって形成される。この半導体基体１の主面の一方には、圧接電極として、アノード電極２が形成される。図１においては、半導体基体１の下面にアノード電極２が形成される。このアノード電極２の表面には、金属膜が施される。
一方、半導体基体１の主面の他方には、圧接電極として、ゲート電極３と複数のカソード電極４とが形成される。図１においては、半導体基体１の上面の中央に、ゲート電極３が形成される。このゲート電極３の表面には、金属膜が施される。また、図１においては、半導体基体１の上面で、ゲート電極３を囲むように、複数のカソード電極４が形成される。これらのカソード電極４は、ゲート電極３よりも０．５ｍｍ程度上方に突出している。これらのカソード電極４の表面には、金属膜が施される。
また、半導体基体１の外縁部の全体を縁取るように、環状のコーティング体５が設けられる。このコーティング体５は、絶縁性を有した樹脂やゴムでモールド成形される。このコーティング体５は、圧接工程後の熱処理工程の設定温度で加熱された場合であってもガスの発生を抑制する材料で形成される。具体的には、コーティング体５は、シリコーンゴムで形成される。
また、半導体基体１の主面の一方側には、アノード電極２に対向して、外部アノード電極体６が設けられる。この外部アノード電極体６は、アノード電極２に接触させるための外部圧接電極体である。この外部アノード電極体６は、外部アノード電極７、フランジ８、ピン９、アノード歪緩衝板１０からなる。
外部アノード電極７は、銅で形成される。この外部アノード電極７の外周面下部には、フランジ部が形成される。このフランジ部は、外部アノード電極７外周面よりも外側に突出する。このフランジ部の上面には、フランジ８が固着される。また、外部アノード電極７上面中央には、溝が形成される。この溝には、ピン９の下部が嵌め込まれる。
外部アノード電極７の上方には、アノード歪緩衝板１０が配置される。このアノード歪緩衝板１０は、モリブデンで形成される。このアノード歪緩衝板１０の下面中央には、溝が形成される。この溝には、ピン９の上部が嵌め込まれる。これにより、外部アノード電極７とアノード歪緩衝板１０とが位置決めされる。また、アノード歪緩衝板１０の外周面上部は、コーティング体５の内周面の内側に配置される。これにより、アノード歪緩衝板１０と半導体基体１とが位置決めされる。
一方、半導体基体１の主面の他方側には、ゲート電極３に対向して、外部ゲート電極体１１が設けられる。この外部ゲート電極体１１は、ゲート電極３に接触させるための外部圧接電極体である。この外部ゲート電極体１１は、外部ゲート電極１２、ゲートリード線１３、ゲートスリーブ１４、ゲートパイプ１５からなる。
外部ゲート電極１２は、ゲート電極３に対向して設けられる。この外部ゲート電極１２は、銅で形成される。この外部ゲート電極１２の外周面上部の一側には、ゲートリード線１３が接続される。このゲートリード線１３は、ゲートスリーブ１４内、ゲートパイプ１５内に収納される。
ここで、外部ゲート電極１２は、支持管１６に支持される。そして、外部ゲート電極１２の上面には、マイカワッシャ１７が配置される。このマイカワッシャ１７の上面には、弾性体１８が配置される。
さらに、半導体基体１の主面の他方側には、カソード電極４に対向して、外部カソード電極体１９が設けられる。この外部カソード電極体１９は、カソード電極４に接触させるための外部圧接電極体である。この外部カソード電極体１９は、外部カソード電極２０、フランジ２１、カソード歪緩衝板２２からなる。
外部カソード電極２０は、銅で形成される。この外部カソード電極２０の上部には、フランジ部が形成される。このフランジ部は、外部カソード電極２０外周面より外側に突出する。このフランジ部の上面には、フランジ２１が固着される。このフランジ２１の外周部は、下方に傾斜するように折り曲げられる。そして、外部カソード電極２０の下方には、カソード歪緩衝板２２が配置される。このカソード歪緩衝板２２は、モリブデンで形成される。
ここで、外部カソード電極２０の下面には、切り欠き部が形成される。この切り欠き部は、外部カソード電極２０の外周面の一側から中心に向かって形成される。また、カソード歪緩衝板２２の中心には、貫通穴が形成される。そして、外部カソード電極２０の切り欠き部とカソード歪緩衝板２２の貫通穴によって、支持管１６が支持される。また、マイカワッシャ１７上面と外部カソード電極２０の切り欠き部の底面との間で、弾性体１８が保持される。
そして、半導体基体１、コーティング体５、外部アノード電極体６、外部ゲート電極体１１、支持管１６、マイカワッシャ１７、弾性体１８、外部カソード電極体１９は、絶縁筒２３に収納される。この絶縁筒２３の内径は、コーティング体５の外径よりも僅かに大きい。この絶縁筒２３の下部は、フランジ８上面に配置される。これにより、絶縁筒２３の下部は、外部アノード電極体６に塞がれる。一方、絶縁筒２３の上部には、フランジ２１が配置される。これにより、絶縁筒２３の上部は、外部カソード電極体１９に塞がれる。すなわち、絶縁筒２３は密閉される。
なお、絶縁筒２３の側面の一側には、貫通穴が形成される。この貫通穴に、ゲートパイプ１５が保持される。これにより、ゲートパイプ１５内に収納されたゲートリード線１３は、絶縁筒２３外部へ引き出される。
このとき、ゲート電極３と外部ゲート電極１２との間には、僅かな空間が形成される。そして、カソード電極４とカソード歪緩衝板２２との間には、ゲート電極３と外部ゲート電極１２との間の空間よりも高さのある空間が形成される。具体的には、カソード電極４とカソード歪緩衝板２２との間は、鉛直方向に１．５ｍｍ程度の空間が形成される。ここで、カソード電極の高さは、０．５ｍｍ程度である。従って、外部カソード電極２０と半導体基体１の主面の他方との間は、鉛直方向に２．０ｍｍ程度の空間２４が形成される。
本実施の形態においては、環状の密閉体２５が設けられる。この密閉体２５は、縦断面略Ｌ字となるゴムリングからなる。この密閉体２５は、コーティング体５と同一材料で形成される。すなわち、密閉体２５は、シリコーンゴムで形成される。この密閉体２５は、絶縁筒２３の内側で空間２４を囲むように、外部カソード電極２０の外周面とコーティング体５の双方に密着する。
具体的には、密閉体２５の外部カソード電極２０側端部の全周が、外部カソード電極２０の外周面に密着する。一方、密閉体２５のコーティング体５側端部の全周が、コーティング体５の外周面よりも半導体基体１の中心側でコーティング体５の外部カソード電極２０側の水平面に密着する。すなわち、密閉体２５のコーティング体５側端部の全周は、コーティング体５の半導体基体１の主面の他方と平行な面に密着する。これらの密着により、密閉体２５は、カソード電極４とカソード歪緩衝板２２の間に形成された空間２４を絶縁筒２３の内側において密閉する。
なお、密閉体２５の一側には、貫通穴２６が形成される。この貫通穴２６の内径は、ゲートスリーブ１４の外径と略同等に形成される。この貫通穴２６の下方には、切り込み部（図示せず）が形成される。この切り込み部は、密閉体２５の下縁部まで繋がっている。密閉体２５に荷重がかかっていない場合、この切り込み部の両側は互いに密着する。
密閉体２５の切り込み部の下方からゲートスリーブ１４の一部を挿入すれば、ゲートスリーブ１４の一部を密閉体２５の貫通穴２６まで移動させることができる。このとき、ゲートスリーブ１４の一部の外周面と密閉体２５の貫通穴２６の内周面とは密着する。また、ゲートスリーブ１４の一部が密閉体２５の貫通穴２６に到達すれば、切り込み部の両側も密着状態を回復する。このため、密閉体２５に貫通穴２６や切り込み部があっても、空間２４は、絶縁筒２３内側において密閉される。
ここで、密閉体２５は、下方から押し込まれたときに変形するように形成される。具体的には、密閉体２５のコーティング体５側と外部カソード電極２０側との間の中央部が外側へ撓むように形成される。この撓みは、密閉体２５を押し込んだ対象に対し下方への荷重を与えることになる。本実施の形態においては、この撓みの復元力が所定値よりも小さくなるように設定される。
具体的には、所定値は、コーティング体５を半導体基体１から剥がすのに要する荷重よりも小さくなるように設定される。このためには、密閉体２５の外周部を極力薄くすることが好ましい。具体的には、密閉体２５の厚みを０．５ｍｍ〜２．０ｍｍとすることが好ましい。
なお、図１においては、密閉体２５はほとんど変形していない。このため、密閉体２５からコーティング体５が受ける荷重もほとんどない。従って、コーティング体５には、コーティング体５を半導体基体１から剥がすのに要する荷重はかかっていない。
次に、図２を用いて、密閉体２５の取り付け方法を説明する。
図２は図１のＡ部詳細図である。
図２に示すように、外部カソード電極２０の外周面には、水平方向に延びる溝２７が形成される。この溝２７は、外部カソード電極２０の外周面よりも引っ込んだ段差となる。この段差への密閉体２５の嵌め込みは、次のように行われる。
すなわち、外部カソード電極２０を単体で密閉体２５の上方から下方へ押し込む。この押し込みによって、密閉体２５の外部カソード電極２０側端部は外側に広がるように弾性変形する。この弾性変形により、密閉体２５の外部カソード電極２０側端部は外部カソード電極２０の外周面に密着する。そして、さらに、外部カソード電極２０を密閉体２５の下方へ押し込むと、密閉体２５の外部カソード電極２０側端部は溝２７に嵌め込まれる。
この嵌め込みにより、密閉体２５の外部カソード電極２０側端部は、鉛直方向及び垂直方向の移動を抑制される。この抑制により、密閉体２５は、絶縁筒２３の内周面側から空間２４を遮蔽する位置に確実に配置される。
上記のように仮組みされた圧接型半導体装置は、圧接装置に運搬される。このとき、絶縁筒２３内の大気に異物が含まれていることもある。そして、運搬中の振動等により、絶縁筒２３内周面近傍の異物が、半導体基体１の外縁部外側から空間２４側に移動しようとすることがある。
しかしながら、本実施の形態においては、密閉体２５が、絶縁筒２３内側において空間２４を密閉している。このため、空間２４側に移動しようとする異物は、空間２４への移動を阻止される。すなわち、本実施の形態においては、絶縁筒２３の内周面近傍の異物が、空間２４に混入することがないようになっている。
次に、図３を用いて、本実施の形態の圧接型半導体装置の圧接工程を説明する。
図３はこの発明の実施の形態１における圧接型半導体装置の圧接後の状態を示す縦断面図である。
まず、フランジ８と絶縁筒２３の下部とが固着される。その後、外部アノード電極７と外部カソード電極２０とが外部から圧接される。具体的には、外部アノード電極７が支持される。この状態で、外部カソード電極２０がカソード電極４とは反対方向の荷重を弾性体１８から受けながら下方に押し込まれる。この押し込みにより、弾性体１８が圧縮する。この弾性体１８の復元力により、外部ゲート電極１２がゲート電極３に押し付けられる。
この押し付けにより、半導体基体１が下方へ押し込まれる。この押し込みにより、アノード電極２がアノード歪緩衝板１０に押し付けられる。この押し付けにより、アノード歪緩衝板１０が外部アノード電極７に押し付けられる。
このとき、外部カソード電極２０によってカソード歪緩衝板２２も下方に押し込まれる。しかしながら、圧接前においては、カソード電極４とカソード歪緩衝板２２との間には、ゲート電極３と外部ゲート電極１２との間の空間よりも高さのある空間が形成されていた。従って、外部ゲート電極１２とゲート電極３とが接触した瞬間では、カソード電極４とカソード歪緩衝板２２との間には、空間２４が維持される。
その後、さらに、外部カソード電極２０がカソード電極４とは反対方向の荷重を弾性体１８から受けながら下方へ押し込まれる。この押し込みにより、カソード歪緩衝板２２が下方へ押し込まれる。この押し込みにより、カソード歪緩衝板２２がコーティング体５の内周面に案内されながら下方へ移動する。その後、カソード歪緩衝板２２がカソード電極４に押し付けられる。すなわち、カソード歪緩衝板２２とカソード電極４とは、位置決めされた状態で接触する。
そして、カソード歪緩衝板２２とカソード電極４とが接触するまで、外部カソード電極２０が下方へ押し込まれると、フランジ２１の外周部の折り曲げ部が水平になる。この状態で、フランジ２１が絶縁筒２３の上部に固着される。
上記圧接工程後は、半導体基体１の主面の一方側で、アノード電極２とアノード歪緩衝板１０との接触が維持される。また、アノード歪緩衝板１０と外部アノード電極７との接触も維持される。一方、半導体基体１の主面の他方側で、ゲート電極３と外部ゲート電極１２との接触が維持される。また、カソード電極４とカソード歪緩衝板２２との接触が維持される。さらに、カソード歪緩衝板２２と外部カソード電極２０の接触も維持される。
本実施の形態の圧接型半導体装置においては、外部カソード電極２０が下方に押し込まれる際に、密閉体２５の外部カソード電極２０側端部が外部カソード電極２０とともに下方に移動する。この移動に追従して、密閉体２５のコーティング体５側端部も下方に移動しようとする。
しかしながら、密閉体２５のコーティング体５側端部の下方には、コーティング体５が配置されている。このコーティング体５により、密閉体２５のコーティング体５側端部は、下方への移動を阻止される。その結果、密閉体２５の中央部が絶縁筒２３の内周面側に撓む。
このとき、密閉体２５の撓みの復元力により、コーティング体５に下向きの荷重がかかる。この荷重により、コーティング体５には、半導体基体１から剥がれる方向の応力がかかる。ここで、密閉体２５の中心軸が半導体基体１の中心軸よりも一側にずれる場合がある。この場合、密閉体２５の一側は、コーティング体５水平面の外周部側を下方に押し込む。一方、密閉体２５の他側は、コーティング体５水平面の内周部側を下方に押し込む。
このため、コーティング体５の一側を下方へ押し込む位置と近傍の半導体基体１の外縁部との距離は、コーティング体５の他側を下方へ押し込む位置と近傍の半導体基体１の外縁部との距離よりも長くなる。従って、密閉体２５の撓みの復元力がコーティング体５の両側で同等の場合には、コーティング体５の他側にかかるモーメントよりも一側にかかるモーメントの方が大きくなる。
しかしながら、密閉体２５の撓みの復元力は、コーティング体５にかかる荷重がコーティング体５を半導体基体１から剥がすのに要する荷重よりも小さくなるように設定されている。このため、密閉体２５がコーティング体５のどこを下方へ押し込んだとしても、コーティング体５が半導体基体１から剥がれることはない。
以上で説明した実施の形態１によれば、圧接前の密閉体２５は、コーティング体５にかかる荷重がコーティング体５を半導体基体１から剥がすのに要する荷重よりも小さくなる状態で、空間２４を半導体基体１の外側から囲んでいる。このため、絶縁筒２３内周面近傍の異物が空間２４に混入することがない。また、コーティング体５が半導体基体１から剥がれることを防止できる。
また、圧接後の密閉体２５は、変形することによって、コーティング体５にかかる荷重がコーティング体５を半導体基体１から剥がすのに要する荷重よりも小さくなる状態を維持する。すなわち、従来のガイドリング２８を利用する場合よりも、コーティング体５にかかる応力を緩和することができる。このため、圧接後においても、コーティング体５が半導体基体１から剥がれることを防止できる。すなわち、高信頼性の圧接型半導体装置を得ることができる。つまり、不良となる圧接型半導体装置の数を低減することができる。その結果、圧接型半導体装置のコストを低減することができる。
しかも、密閉体２５以外は、従来の圧接型半導体装置と同様である。従って、安価な構成で、外部カソード電極体１９と半導体基体１との間に形成された空間２４に、絶縁筒２３内周面側の異物が混入することを防止しつつ、コーティング体５の剥がれを防止することができる。
なお、密閉体２５がコーティング体５のどこを下方へ押し込んだとしても、コーティング体５が半導体基体１から剥がれることはない。このため、密閉体２５の中心軸と半導体基体１の中心軸とがずれていても、コーティング体５が半導体基体１から剥がれることを防止できる。
また、圧接前においては、密閉体２５のコーティング体５側端部は、コーティング体５の外周面よりも半導体基体１の中心側でコーティング体５の外部カソード電極２０側に接触している。そして、圧接後においては、密閉体２５は、コーティング体５側端部をコーティング体５の外部カソード電極２０側に接触させた状態で、中央部を撓ませている。このため、従来のガイドリング２８を利用する場合よりも、圧接型半導体装置の外径を小さくすることができる。
さらに、密閉体２５の厚みは、０．５ｍｍ〜２．０ｍｍとなっている。すなわち、密閉体２５の外周部の厚みを適切に設定するだけで、コーティング体５にかかる応力を緩和し、コーティング体５が半導体基体１から剥がれることを防止できる。
なお、コーティング体５の外周面と絶縁筒２３の内周面との間に形成された空間の幅寸法よりも密閉体２５の厚み寸法を大きくするとよい。この場合、コーティング体５の外周面と絶縁筒２３の内周面との間に形成された空間に密閉体２５が食い込むことを防止できる。これにより、コーティング体５にかかる荷重がコーティング体５を半導体基体１から剥がすのに要する荷重以上となることを確実に防止することができる。例えば、コーティング体５の外周面と絶縁筒２３の内周面との間に形成された空間の幅寸法が０．５ｍｍの場合は、密閉体２５の厚み寸法を１．０ｍｍ〜２．０ｍｍとすればよい。
加えて、密閉体２５は、コーティング体５とともに、シリコーンゴムで形成される。このため、熱処理工程の温度上昇や外部環境による圧接型半導体装置の発熱で最終的に密閉された絶縁筒２３内の温度が上昇しても、ガスの発生による半導体基体１の劣化を防止することができる。これにより、高信頼性の圧接型半導体装置を得ることができる。しかも、シリコーンゴムは安価である。このため、密閉体２５を安価に製作することができる。
また、密閉体２５の外部カソード電極体１９側は、外部カソード電極２０の溝２７に嵌め込まれている。このため、密閉体２５が外部カソード電極体１９から鉛直方向及び水平方向にずれることを防止できる。このため、圧接前において、カソード歪緩衝板２２と半導体基体１との間に形成された空間２４を絶縁筒２３内側において確実に密閉することができる。また、密閉体２５特有の弾性変形を利用して、簡単に外部カソード電極２０の溝２７に嵌め込むことができる。
なお、通常の圧接型半導体装置においては、外部カソード電極体１９は、外部カソード電極２０とカソード歪緩衝板２２とを備える。そして、カソード歪緩衝板２２が外部ゲート電極１２を支持する。この外部ゲート電極１２は、弾性体１８によってゲート電極３に押し付けられる。そして、外部カソード電極２０は、カソード電極４とは反対方向の荷重を弾性体１８から受けている。さらに、圧接前においては、カソード歪緩衝板２２と半導体基体１との間に空間２４が形成される。すなわち、通常の圧接型半導体装置においては、密閉体２５は、カソード歪緩衝板２２と半導体基体１との間に形成された空間２４に異物が混入することを防止できる。
また、実施の形態１においては、圧接型半導体装置の一例としてＧＴＯサイリスタを示した。しかしながら、密閉体２５を利用する圧接型半導体装置は、ＧＴＯサイリスタに限定されない。例えば、ＧＣＴ（Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ−ｏｆｆ）サイリスタに密閉体２５を利用しても、外部カソード電極体１９と半導体基体１との間に形成された空間２４に、絶縁筒２３内周面側の異物が混入することを防止しつつ、コーティング体５の剥がれを防止することができる。
また、実施の形態１においては、密閉体２５のコーティング体５側端部は、コーティング体５の外周面よりも半導体基体１の中心側でコーティング体５の外部カソード電極２０側面に接触していた。しかしながら、コーティング体５の外周面を包みこむように密閉体２５のコーティング体５側端部を配置してもよい。この場合、密閉体２５のコーティング体５側端部は、弾性変形の復元力により、コーティング体５の外周面に密着していればよい。そして、圧接後の密閉体２５の弾性変形の復元力によってコーティング体５にかかる荷重を、コーティング体５を半導体基体１から剥がすのに要する荷重以下となるように設定すればよい。このような構成にすれば、コーティング体５が半導体基体１から剥がれることを防止できる。
また、実施の形態１においては、密閉体２５は、外部カソード電極体１９と半導体基体１との間に形成された空間２４を密閉していた。しかしながら、密閉体２５で密閉する空間は、外部カソード電極体１９と半導体基体１との間に形成された空間２４に限定されない。すなわち、半導体基体１の圧接電極とこれに接触させるための外部圧接電極体との間に形成された空間を密閉体２５によって密閉してもよい。これにより、外部圧接電極体と半導体基体１との間に形成された空間に異物が混入することを防止しつつ、コーティング体５の剥がれを防止することができる。
また、実施の形態１においては、密閉体２５は、コーティング体５とともに、シリコーンゴムで形成されていた。しかしながら、密閉体２５やコーティング体５の材質は、シリコーンゴムに限定されない。すなわち、熱処理工程の温度上昇や外部環境による圧接型半導体装置の発熱等を考慮して、密閉体２５やコーティング体５の材質を選定すればよい。
また、実施の形態１においては、密閉体２５の外部カソード電極体１９側は、外部カソード電極２０の溝２７に嵌め込まれていた。しかしながら、必ずしも、密閉体２５の外部カソード電極体１９側を外部カソード電極２０の溝２７に嵌め込む必要はない。例えば、密閉体２５の外部カソード電極２０側端部を弾性変形させて、密閉体２５と外部カソード電極２０の外周面との密着力を高めてもよい。
１ 半導体基体
２ アノード電極
３ ゲート電極
４ カソード電極
５ コーティング体
６ 外部アノード電極体
７ 外部アノード電極
８ フランジ
９ ピン
１０ アノード歪緩衝板
１１ 外部ゲート電極体
１２ 外部ゲート電極
１３ ゲートリード線
１４ ゲートスリーブ
１５ ゲートパイプ
１６ 支持管
１７ マイカワッシャ
１８ 弾性体
１９ 外部カソード電極体
２０ 外部カソード電極
２１ フランジ
２２ カソード歪緩衝板
２３ 絶縁筒
２４ 空間
２５ 密閉体
２６ 貫通穴
２７ 溝
２８ ガイドリング

Claims (7)

  1. 主面の一面に圧接電極が形成された半導体基体と、
    前記半導体基体の外縁部を縁取ったコーティング体と、
    前記圧接電極に接触した外部圧接電極体と、
    前記主面の一面及び前記外部圧接電極体の互いの対向面を前記半導体基体の外側から囲むように前記外部圧接電極体の外周面と前記コーティング体との間にまたがって配置され、変形することにより前記コーティング体にかかる荷重が前記コーティング体を前記半導体基体から剥がすのに要する荷重よりも小さくなる状態を維持した密閉体と、
    を備えたことを特徴とする圧接型半導体装置。
  2. 前記密閉体は、前記コーティング体側端部を前記コーティング体の外周面よりも前記半導体基体の中心側で前記コーティング体の前記外部圧接電極体側に接触させた状態で、前記コーティング体側と前記外部圧接電極体側との間の中央部を撓ませていることを特徴とする請求項１記載の圧接型半導体装置。
  3. 前記密閉体の厚みを０．５ｍｍ〜２．０ｍｍとしたことを特徴とする請求項１又は請求項２に記載の圧接型半導体装置。
  4. 前記コーティング体と前記密閉体とは、シリコーンゴムで形成されたことを特徴とする請求項１〜請求項３のいずれかに記載の圧接型半導体装置。
  5. 前記外部圧接電極体は、外周面に溝が形成され、
    前記密閉体は、前記外部圧接電極体側が前記溝に嵌め込まれた状態で変形していることを特徴とする請求項１〜請求項４のいずれかに記載の圧接型半導体装置。
  6. 前記圧接電極とは異なる位置で前記主面の一面に形成されたゲート電極と、
    前記ゲート電極に接触した外部ゲート電極と、
    前記外部ゲート電極を前記ゲート電極に押し付けている弾性体と、
    を備え、
    前記外部圧接電極体は、前記圧接電極とは反対方向の荷重を前記弾性体から受けていることを特徴とする請求項１〜請求項５のいずれかに記載の圧接型半導体装置。
  7. 前記圧接電極は、カソード電極からなり、
    前記外部圧接電極体は、
    外部カソード電極と、
    前記外部カソード電極と前記カソード電極との間に設けられ、前記外部カソード電極と前記カソード電極とに接触した状態で、前記外部ゲート電極を支持したカソード歪緩衝板と、
    を備えたことを特徴とする請求項６記載の圧接型半導体装置。
JP2010102462A 2010-04-27 2010-04-27 圧接型半導体装置 Active JP5187343B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010102462A JP5187343B2 (ja) 2010-04-27 2010-04-27 圧接型半導体装置
DE102011017563.6A DE102011017563B4 (de) 2010-04-27 2011-04-26 Druckkontakthalbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010102462A JP5187343B2 (ja) 2010-04-27 2010-04-27 圧接型半導体装置

Publications (2)

Publication Number Publication Date
JP2011233704A JP2011233704A (ja) 2011-11-17
JP5187343B2 true JP5187343B2 (ja) 2013-04-24

Family

ID=44751681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010102462A Active JP5187343B2 (ja) 2010-04-27 2010-04-27 圧接型半導体装置

Country Status (2)

Country Link
JP (1) JP5187343B2 (ja)
DE (1) DE102011017563B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011206B2 (ja) * 2012-09-27 2016-10-19 三菱電機株式会社 圧接型半導体装置、圧接型半導体装置の製造方法
RU2591744C2 (ru) * 2014-12-08 2016-07-20 Открытое акционерное общество "Электровыпрямитель" Тиристор

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2118356A1 (de) * 1971-04-15 1972-10-26 Siemens AG, 1000 Berlin u. 8000 München Scheibenförmiges Halbleiterbauelement
JPS5294777A (en) * 1976-02-05 1977-08-09 Nec Corp Semiconductor device
JPS5797945U (ja) * 1980-12-05 1982-06-16
DE3421672A1 (de) * 1984-06-09 1985-12-12 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Wechsellastbestaendiges, schaltbares halbleiterbauelement
JPS61125143A (ja) * 1984-11-22 1986-06-12 Toshiba Corp 半導体装置
JPS62109327A (ja) 1985-11-08 1987-05-20 Hitachi Ltd 全圧接型半導体装置
US4829364A (en) * 1985-11-29 1989-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH04112578A (ja) * 1990-09-01 1992-04-14 Fuji Electric Co Ltd 平形半導体装置
JPH08167625A (ja) * 1994-12-14 1996-06-25 Hitachi Ltd 圧接型半導体装置の製造法
JPH10135446A (ja) * 1996-10-30 1998-05-22 Hitachi Ltd 圧接型半導体装置

Also Published As

Publication number Publication date
DE102011017563B4 (de) 2015-10-22
JP2011233704A (ja) 2011-11-17
DE102011017563A1 (de) 2011-10-27

Similar Documents

Publication Publication Date Title
US10833055B2 (en) Semiconductor device and optical coupling device
JP5187343B2 (ja) 圧接型半導体装置
KR101630612B1 (ko) 반도체장치의 검사방법
JP6213372B2 (ja) 二次電池および二次電池の製造方法
KR940008217B1 (ko) 전력용 압접형 반도체장치
EP1049175B1 (en) Reverse conducting thyristor, mechanical contact semiconductor device, and semiconductor substrate
KR102064035B1 (ko) 게이트 링의 향상된 센터링 및 고정을 갖는 턴-오프 전력 반도체 디바이스, 및 그것을 제조하기 위한 방법
RU2384915C1 (ru) Силовой полупроводниковый прибор с полностью прижимными контактами
JP2008130622A (ja) メサ型半導体装置
JP5417283B2 (ja) 電界変調部を有する半導体構造体及びその製造方法
GB2586679A (en) Sealing mechanism
CN101621040B (zh) 半导体装置
JPS5943737Y2 (ja) 半導体装置
JP3516844B2 (ja) 圧接型半導体装置
JPH0738082A (ja) 圧接型半導体装置
JP2013187494A (ja) 半導体装置
US20220336300A1 (en) Power Semiconductor Device
JP6011206B2 (ja) 圧接型半導体装置、圧接型半導体装置の製造方法
KR101811482B1 (ko) 단열재가 구비된 실링 장치
CN106098740B (zh) 有机发光二极管显示面板及装置的制造方法
JPH08330337A (ja) 平型半導体装置
JP6081042B1 (ja) 半導体装置およびその製造方法
CN111211103A (zh) 一种氮化镓器件及氮化镓封装结构及方法
JPS58207644A (ja) 半導体装置
KR20190129705A (ko) 방전 램프 및 방전 램프의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5187343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250