CN111211103A - 一种氮化镓器件及氮化镓封装结构及方法 - Google Patents

一种氮化镓器件及氮化镓封装结构及方法 Download PDF

Info

Publication number
CN111211103A
CN111211103A CN202010039926.7A CN202010039926A CN111211103A CN 111211103 A CN111211103 A CN 111211103A CN 202010039926 A CN202010039926 A CN 202010039926A CN 111211103 A CN111211103 A CN 111211103A
Authority
CN
China
Prior art keywords
gallium nitride
chip
lead frame
silicon chip
pasted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010039926.7A
Other languages
English (en)
Inventor
尹宝堂
刘军
董雱
邢艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liaoning Best Semiconductor Technology Co Ltd
Original Assignee
Liaoning Best Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liaoning Best Semiconductor Technology Co Ltd filed Critical Liaoning Best Semiconductor Technology Co Ltd
Priority to CN202010039926.7A priority Critical patent/CN111211103A/zh
Publication of CN111211103A publication Critical patent/CN111211103A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明属于半导体材料技术领域，公开了一种氮化镓器件及氮化镓封装结构及方法，氮化镓芯片下端贴敷有第一引线框架，第一引线框架下端贴敷有金属板，第一印线框架右侧设置有贴敷在金属板上侧的第二引线框架，第二引线框架上端贴敷有硅芯片；氮化镓芯片和硅芯片上端均一体连接有多个凸起，凸起分别与氮化镓芯片和硅芯片的各个电极连接，氮化镓芯片和硅芯片上表面均贴敷有绝缘保护层。本发明中的化镓芯片和硅芯片通过凸设的金属凸起作为电极，用于与外界电连接，不需要额外设置引脚，减小了封装体积，便于安装，不但避免了各个引线指之间会有交点。

Description

一种氮化镓器件及氮化镓封装结构及方法
技术领域
本发明属于半导体材料技术领域，尤其涉及一种氮化镓器件及氮化镓封装结构及方法。
背景技术
目前，最接近的现有技术：半导体材料氮化镓具有禁带宽带大、电子饱和漂移速度高、击穿场强度高、导热性能好等特点。在电子器件方面，氮化镓材料比硅和砷化镓更适合于制造高温、高频、高压和大功率器件，因此氮化镓基电子器件具有很好的应用前景。
由于氮化镓异质结构中存在较强的二维电子气，通常采用氮化镓异质结构形成的高电子迁移率晶体管属于耗尽型器件。在许多地方耗尽型器件的应用具有一定的局限性。氮化镓器件需要重金属以及在高温条件下制备，使得器件与传统的硅工艺不兼容。并且在高温欧姆退火过程中，器件表面将会被氧化，这会导致表面态的产生。这些表面陷阱会俘获电子，使得器件在动态开关过程中会产生较大动态电阻。
目前的氮化镓器件的封装一般是将芯片固定在金属座后，芯片上的电连接区域通过金属线和基岛旁边的引线框架的引脚连接，再将芯片和基岛、引线框架等一起通过环氧树脂等材料封装固定。此种封装结构最终会将芯片、基岛、金属线的全部结构，以及引线框架的大部分结构封装在内，只留下外部的一些引脚，厚度一般都比较厚，不利于向集成度更高的方向发展；同时现有的氮化镓器件在使用过程中，需要设置额外的引脚，增加了封装体积，不方便进行安装；并且各个引线之间有交叉，影响以后的维护维修。
综上所述，现有技术存在的问题是：
(1)现有的氮化镓器件在使用过程中，需要设置额外的引脚，增加了封装体积；并且各个引线之间有交叉，影响以后的维护维修。
(2)目前的氮化镓器件的封装厚度一般都比较厚，不便于进行安装。
发明内容
针对现有技术存在的问题，本发明提供了一种氮化镓器件及氮化镓封装结构及方法。
本发明是这样实现的，一种氮化镓器件设置有：
氮化镓芯片；
所述氮化镓芯片下端贴敷有第一引线框架，第一引线框架下端贴敷有金属板，第一印线框架右侧设置有贴敷在金属板上侧的第二引线框架，第二引线框架上端贴敷有硅芯片；
所述氮化镓芯片和硅芯片上端均一体连接有多个凸起，凸起分别与氮化镓芯片和硅芯片的各个电极连接，氮化镓芯片和硅芯片上表面均贴敷有绝缘保护层，绝缘保护层表面开设有多个通孔，通孔套设在对应的凸起外侧。
进一步，所述氮化镓芯片的源极凸起与硅芯片的漏极凸起分别与第一引线框架连接，氮化镓芯片的栅极凸起和硅芯片的源级凸起分别与第二引线框连接。
进一步，所述第一引线框架和第二引线框架的中间粘贴有绝缘层。
本发明的另一目的在于提供一种氮化镓封装结构，所述氮化镓封装结构设置有：
基座；
所述基座上端胶接有固定槽，固定槽内侧放置有氮化镓器件，固定槽上端铺设有填充层，填充层上端铺设有盖板，盖板与固定槽边沿胶接；
所述固定槽边沿嵌装有多条引线，引线与固定槽内部氮化镓器件的电极连接，引线外端连接有引脚条。
进一步，所述基座下侧粘接有散热板，散热板下端中间开设有多段空隙。
进一步，所述引脚条外端开设有连接孔，连接孔上端外周焊接有环形围板，用于避免焊接时的锡珠外溢。
进一步，所述填充层为软性导热硅胶片，厚度为1.2—0.005mm到1.2+0.005mm，使用温度为30摄氏度到230摄氏度。
进一步，所述软性导热硅胶片上开有通孔。
进一步，所述绝缘保护层为聚酯薄膜，薄膜厚度范围为：0.06-0.003mm到0.06+0.003mm。
本发明的另一目的在于提供一种用于氮化镓封装结构的氮化镓封装方法，所述氮化镓封装方法包括以下步骤：
(1)将氮化镓芯片和硅芯片分别贴敷在第一引线框架和第二引线框架上端，将第一引线框架和第二引线框架间隔贴敷在金属板表面；
(2)在氮化镓芯片和硅芯片的上表面铺设绝缘保护层，绝缘保护层的多个通孔分别套设在氮化镓芯片和硅芯片的对应凸起外侧，完成氮化镓器件的组装；
(3)将组装完成的氮化镓器件放置在固定槽内侧，将氮化镓器件的多个凸起电极与外侧引线连接；
(4)在氮化镓器件上表面铺设填充层，填充层上侧盖设盖板，在盖板与固定槽边沿的缝隙之间填充树脂密封固定。
综上所述，本发明的优点及积极效果为：本发明中的化镓芯片和硅芯片通过凸设的金属凸起作为电极，用于与外界电连接，不需要额外设置引脚，减小了封装体积，便于安装，不但避免了各个引线指之间会有交点，而且解决了封装后的氮化镓器件的电极管脚的排列顺序不兼容的问题。通过氮化镓封装结构的作用将芯片封闭在装置的内部，操作简单方便，加强氮化镓器件安装的密封性；填充物和的面积均大于芯片，方便将芯片进行封闭，对芯片进行保护和防尘，将散热板设置在基座的下表面，加强对芯片、填充物等内部零件进行散热。
本发明中聚酯薄膜表面平整光洁，无颗粒、气泡、褶皱和导电杂质以及表面赃物(如污垢、油渍)，不存在超过偏差范围的鱼眼，并且薄膜边缘应整齐无破损。同时本发明中硅胶片是高阶导热性质，超高耐电压，高可靠度，超高填充量垫片兼具强度与高变形量，高压缩及回弹性，软性导热硅胶片柔软自黏，容易施工，已控制的低渗油适合高效率高发热设备使用。
附图说明
图1是本发明实施例提供的氮化镓器件结构示意图。
图2是本发明实施例提供的氮化镓封装结构结构示意图。
图3是本发明实施例提供的固定槽结构示意图。
图中：1、氮化镓芯片；2、第一引线框架；3、金属板；4、第二引线框架；5、硅芯片；6、凸起；7、绝缘保护层；8、绝缘层；9、基座；10、散热板；11、固定槽；12、填充层；13、盖板；14、固定槽边沿；15、引线；16、引脚条；17、连接孔；18、空隙。
图4是本发明实施例提供的氮化镓封装方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明实施例提供的氮化镓器件包括：氮化镓芯片1、第一引线框架2、金属板3、第二引线框架4、硅芯片5、凸起6、绝缘保护层7、绝缘层8。
氮化镓芯片1下端贴敷有第一引线框架2，第一引线框架2下端贴敷有金属板3，第一印线框架2右侧设置有贴敷在金属板3上侧的第二引线框架4，第二引线框架4上端贴敷有硅芯片5；氮化镓芯片1和硅芯片5上端均一体连接有多个凸起6，凸起6分别与氮化镓芯片1和硅芯片5的各个电极连接，氮化镓芯片1和硅芯片5上表面均贴敷有绝缘保护层7，绝缘保护层7表面开设有多个通孔，通孔套设在对应的凸起外侧。
在本发明实施例中，氮化镓芯片1的源极凸起与硅芯片的漏极凸起分别与第一引线框架2连接，氮化镓芯片的栅极凸起和硅芯片的源级凸起分别与第二引线框连接。
在本发明实施例中，第一引线框架2和第二引线框架4的中间粘贴有绝缘层9。
在本发明实施例中，绝缘保护层7为聚酯薄膜，薄膜厚度范围为：0.06-0.003mm到0.06+0.003mm。
在本发明实施例中，绝缘层8为橡胶减震垫，橡胶减震垫的基本尺寸为85×85×20mm，厚度为8mm-12mm，承载范围为0.3KN-6KN。
如图2和图3所示，本发明实施例提供的氮化镓封装结构包括：基座9、散热板10、固定槽11、填充层12、盖板13、固定槽边沿14、引线15、引脚条16、连接孔17、空隙18。
基座9上端胶接有固定槽11，固定槽11内侧放置有氮化镓器件，固定槽11上端铺设有填充层12，填充层12上端铺设有盖板13，盖板13与固定槽边沿14胶接；固定槽边沿14嵌装有多条引线15，引线15与固定槽11内部氮化镓器件的电极连接，引线15外端连接有引脚条16。
在本发明实施例中，基座9下侧粘接有散热板10，散热板10下端中间开设有多段空隙18。
在本发明实施例中，引脚条16外端开设有连接孔17，连接孔17上端外周焊接有环形围板，用于避免焊接时的锡珠外溢。
在本发明实施例中，填充层12为软性导热硅胶片，厚度为1.2—0.005mm到1.2+0.005mm，使用温度为30摄氏度到230摄氏度；其中，软性导热硅胶片上开有通孔。
如图4所示，本发明实施例提供的氮化镓封装方法包括以下步骤：
S101：将氮化镓芯片和硅芯片分别贴敷在第一引线框架和第二引线框架上端，将第一引线框架和第二引线框架间隔贴敷在金属板表面。
S102：在氮化镓芯片和硅芯片的上表面铺设绝缘保护层，绝缘保护层的多个通孔分别套设在氮化镓芯片和硅芯片的对应凸起外侧，完成氮化镓器件的组装。
S103：将组装完成的氮化镓器件放置在固定槽内侧，将氮化镓器件的多个凸起电极与外侧引线连接。
S104：在氮化镓器件上表面铺设填充层，填充层上侧盖设盖板，在盖板与固定槽边沿的缝隙之间填充树脂密封固定。
本发明实施例提供的S104中填充树脂制备方法，如下：
填充树脂成分为：环氧树脂、氧化锌、玻璃纤维、炭黑、三元共聚物、消泡剂、活性稀释剂。
将环氧树脂在一定温度和搅拌速度下，进行搅拌混合；在搅拌混合过程中，加入一定量的消泡剂、活性稀释剂；
搅拌一定时间后，加入一定量的氧化锌、玻璃纤维、炭黑和三元共聚物进行均匀搅拌混合。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种氮化镓器件，其特征在于，所述氮化镓器件设置有：
氮化镓芯片；
所述氮化镓芯片下端贴敷有第一引线框架，第一引线框架下端贴敷有金属板，第一印线框架右侧设置有贴敷在金属板上侧的第二引线框架，第二引线框架上端贴敷有硅芯片；
所述氮化镓芯片和硅芯片上端均一体连接有多个凸起，凸起分别与氮化镓芯片和硅芯片的各个电极连接，氮化镓芯片和硅芯片上表面均贴敷有绝缘保护层，绝缘保护层表面开设有多个通孔，通孔套设在对应的凸起外侧。
2.如权利要求1所述的氮化镓器件，其特征在于，所述氮化镓芯片的源极凸起与硅芯片的漏极凸起分别与第一引线框架连接，氮化镓芯片的栅极凸起和硅芯片的源级凸起分别与第二引线框连接。
3.如权利要求1所述的氮化镓器件，其特征在于，所述第一引线框架和第二引线框架的中间粘贴有绝缘层。
4.一种用于如权利要求1-3任意一项所述的氮化镓器件的氮化镓封装结构，其特征在于，所述氮化镓封装结构设置有：
基座；
所述基座上端胶接有固定槽，固定槽内侧放置有氮化镓器件，固定槽上端铺设有填充层，填充层上端铺设有盖板，盖板与固定槽边沿胶接；
所述固定槽边沿嵌装有多条引线，引线与固定槽内部氮化镓器件的电极连接，引线外端连接有引脚条。
5.如权利要求4所述的氮化镓封装结构，其特征在于，所述基座下侧粘接有散热板，散热板下端中间开设有多段空隙。
6.如权利要求4所述的氮化镓封装结构，其特征在于，所述引脚条外端开设有连接孔，连接孔上端外周焊接有环形围板。
7.如权利要求4所述的氮化镓封装结构，其特征在于，所述填充层为软性导热硅胶片，厚度为1.2—0.005mm到1.2+0.005mm，使用温度为30摄氏度到230摄氏度。
8.如权利要求7所述的氮化镓封装结构，其特征在于，所述软性导热硅胶片上开有通孔。
9.如权利要求4所述的氮化镓封装结构，其特征在于，所述绝缘保护层为聚酯薄膜，薄膜厚度范围为：0.06-0.003mm到0.06+0.003mm。
10.一种用于权利要求4-9任意一项所述的氮化镓封装结构的氮化镓封装方法，其特征在于，所述氮化镓封装方法包括以下步骤：
(1)将氮化镓芯片和硅芯片分别贴敷在第一引线框架和第二引线框架上端，将第一引线框架和第二引线框架间隔贴敷在金属板表面；
(2)在氮化镓芯片和硅芯片的上表面铺设绝缘保护层，绝缘保护层的多个通孔分别套设在氮化镓芯片和硅芯片的对应凸起外侧，完成氮化镓器件的组装；
(3)将组装完成的氮化镓器件放置在固定槽内侧，将氮化镓器件的多个凸起电极与外侧引线连接；
(4)在氮化镓器件上表面铺设填充层，填充层上侧盖设盖板，在盖板与固定槽边沿的缝隙之间填充树脂密封固定。
CN202010039926.7A 2020-01-15 2020-01-15 一种氮化镓器件及氮化镓封装结构及方法 Pending CN111211103A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010039926.7A CN111211103A (zh) 2020-01-15 2020-01-15 一种氮化镓器件及氮化镓封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010039926.7A CN111211103A (zh) 2020-01-15 2020-01-15 一种氮化镓器件及氮化镓封装结构及方法

Publications (1)

Publication Number Publication Date
CN111211103A true CN111211103A (zh) 2020-05-29

Family

ID=70787695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010039926.7A Pending CN111211103A (zh) 2020-01-15 2020-01-15 一种氮化镓器件及氮化镓封装结构及方法

Country Status (1)

Country Link
CN (1) CN111211103A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069210A1 (en) * 2011-09-16 2013-03-21 Samsung Electro-Mechanics Co., Ltd. Power module package
CN104810360A (zh) * 2014-01-28 2015-07-29 三星电机株式会社 电源模块封装以及制造电源模块封装的方法
CN105448746A (zh) * 2014-08-07 2016-03-30 北大方正集团有限公司 一种氮化镓器件及封装方法
JP2017063234A (ja) * 2011-10-31 2017-03-30 ローム株式会社 半導体装置
CN106876344A (zh) * 2017-01-23 2017-06-20 杰群电子科技（东莞）有限公司 一种半导体封装结构及封装方法
CN107546209A (zh) * 2017-09-28 2018-01-05 深圳市矽莱克半导体有限公司 串联封装的碳化硅衬底及氮化镓衬底半导体装置
CN208315535U (zh) * 2018-07-03 2019-01-01 江西德尔诚半导体有限公司 一种半导体封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069210A1 (en) * 2011-09-16 2013-03-21 Samsung Electro-Mechanics Co., Ltd. Power module package
JP2017063234A (ja) * 2011-10-31 2017-03-30 ローム株式会社 半導体装置
CN104810360A (zh) * 2014-01-28 2015-07-29 三星电机株式会社 电源模块封装以及制造电源模块封装的方法
CN105448746A (zh) * 2014-08-07 2016-03-30 北大方正集团有限公司 一种氮化镓器件及封装方法
CN106876344A (zh) * 2017-01-23 2017-06-20 杰群电子科技（东莞）有限公司 一种半导体封装结构及封装方法
CN107546209A (zh) * 2017-09-28 2018-01-05 深圳市矽莱克半导体有限公司 串联封装的碳化硅衬底及氮化镓衬底半导体装置
CN208315535U (zh) * 2018-07-03 2019-01-01 江西德尔诚半导体有限公司 一种半导体封装结构

Similar Documents

Publication Publication Date Title
US8637979B2 (en) Semiconductor device
JP5232367B2 (ja) 半導体装置
US7671462B2 (en) Power semiconductor device
JP4884830B2 (ja) 半導体装置
CN108538910B (zh) 具有复合栅的igbt芯片
JPH0794673A (ja) 加圧接触形半導体装置およびその組立方法
DE102019202038B4 (de) Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung
US10224257B2 (en) Semiconductor module
CN104620372A (zh) 半导体装置
CN210837732U (zh) 氮化镓hemt的封装结构
JP7124474B2 (ja) 半導体装置
US20140367842A1 (en) Power semiconductor device and method of manufacturing the same
JPH06291223A (ja) 半導体装置
CN113380879A (zh) 一种SiC MOSFET子模组单元及其压接型封装
CN117080182A (zh) GaN合封器件
US11049965B2 (en) Semiconductor device and alternator using the same
CN112768427B (zh) 氮化镓hemt的封装结构及封装方法
CN111211103A (zh) 一种氮化镓器件及氮化镓封装结构及方法
JP2021009869A (ja) 半導体装置およびその製造方法
US11652023B2 (en) Semiconductor device including a semiconductor element with a gate electrode on only one surface
JP2017224778A (ja) 半導体装置
JP2013157485A (ja) 半導体装置とその製造方法
WO2021095146A1 (ja) 半導体装置
US2955242A (en) Hermetically sealed power transistors
WO2020235122A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200529

RJ01 Rejection of invention patent application after publication