WO2021095146A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021095146A1
WO2021095146A1 PCT/JP2019/044434 JP2019044434W WO2021095146A1 WO 2021095146 A1 WO2021095146 A1 WO 2021095146A1 JP 2019044434 W JP2019044434 W JP 2019044434W WO 2021095146 A1 WO2021095146 A1 WO 2021095146A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor film
outer conductor
semiconductor
insulator substrate
semiconductor device
Prior art date
Application number
PCT/JP2019/044434
Other languages
English (en)
French (fr)
Inventor
紘嗣 請川
崇功 川島
明徳 榊原
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to PCT/JP2019/044434 priority Critical patent/WO2021095146A1/ja
Priority to JP2021555680A priority patent/JP7302670B2/ja
Publication of WO2021095146A1 publication Critical patent/WO2021095146A1/ja
Priority to US17/740,926 priority patent/US20220270948A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the technology disclosed herein relates to semiconductor devices.
  • Patent Document 1 discloses a semiconductor device.
  • This semiconductor device includes a semiconductor module and a cooler.
  • the semiconductor module includes an insulator substrate, an inner conductor film provided on one surface of the insulator substrate, a semiconductor element connected to the inner conductor film, and a sealant for sealing the inner conductor film and the semiconductor element. It has an outer conductor film provided on the other surface of the insulator substrate. The outer conductor membrane is exposed on the surface of the encapsulant, and the cooler is placed adjacent to the outer conductor membrane via thermal paste.
  • a fluid thermal interface material (hereinafter, may be simply referred to as TIM), such as thermal paste, gradually flows over time. Even in the above-mentioned semiconductor device, thermal paste gradually leaks from between the semiconductor module and the cooler during long-term use. Leakage of thermal paste can lead to problems such as deterioration of heat dissipation and poor insulation.
  • the present specification provides a technique capable of solving or reducing such a problem.
  • the semiconductor device disclosed in the present specification includes a semiconductor module and a first cooler.
  • the semiconductor module includes a first insulator substrate, a first inner conductor film provided on one surface of the first insulator substrate, a semiconductor element connected to the first inner conductor film, a first inner conductor film, and the like. It has an encapsulant that seals a semiconductor element, and a first outer conductor film that is provided on the other surface of the first insulator substrate and is exposed on the first surface of the encapsulant.
  • the first cooler is arranged adjacent to the first outer conductor film of the semiconductor module via a fluid thermal interface material (TIM). At least one convex portion and / or at least one concave portion is provided on the surface of the first outer conductor film of the semiconductor module in contact with the TIM.
  • TIM fluid thermal interface material
  • the convex or concave portion provided on the first outer conductor film hinders the outward flow of the TIM. As a result, it is possible to suppress the phenomenon that the TIM between the semiconductor module and the cooler leaks to the outside over time.
  • the first outer conductor film may be thermally deformed due to the temperature fluctuation of the semiconductor module.
  • the sizes of the protrusions and recesses provided therein also change. Changes in size that occur in the protrusions and recesses may encourage leakage of the TIM.
  • the first outer conductor film is provided on an insulator substrate having a small coefficient of linear expansion (for example, a ceramic substrate), its thermal deformation is suppressed by the insulator substrate. That is, the change in size that occurs in the convex or concave portion is small, and the leakage of TIM is effectively suppressed.
  • FIG. 2 is a cross-sectional view taken along the line II-II in FIG.
  • FIG. 5 is a cross-sectional view schematically showing an internal structure of the semiconductor module 10. It is a top view which shows typically the 1st insulation circuit board 20, and in particular, shows the 1st outer conductor film 26 and the groove 28 thereof.
  • FIG. 5 is a cross-sectional view showing a cross-sectional shape of a groove 28 of the first outer conductor film 26.
  • the plan view which shows typically the 1st insulation circuit board 20A of one modification.
  • the protrusions and recesses of the first outer conductor film may be located within a range that does not overlap with the semiconductor element in a plan view. According to such a configuration, it is possible to prevent the heat dissipation from the semiconductor element from being hindered by the convex portion or the concave portion.
  • the plan view referred to here means observing the semiconductor device along the direction perpendicular to the first insulator substrate.
  • At least one recess may be provided on the surface of the first outer conductor film.
  • the concave portion is relatively easier to form on the first outer conductor film than the convex portion.
  • the at least one recess may include a groove extending in an annular shape along the outer peripheral edge of the first outer conductor film.
  • At least one recess may include a plurality of grooves extending radially toward the outer peripheral edge of the first outer conductor film. Even with such a configuration, the leakage of TIM can be effectively suppressed.
  • the groove depth may be less than the thickness of the first outer conductor film. That is, the bottom of the groove may not reach the first insulator substrate and may be located in the first outer conductor film. According to such a configuration, since the first outer conductor film is not divided by the groove, for example, peeling of the first outer conductor film from the first insulator substrate can be suppressed.
  • At least one convex portion may be provided on the surface of the first outer conductor film.
  • at least one convex portion may include a ridge extending annularly along the outer peripheral edge of the first outer conductor film.
  • the at least one convex portion may include a plurality of ridges extending radially toward the outer peripheral edge of the first outer conductor film.
  • the TIM may be conductive.
  • many TIMs having excellent thermal conductivity have conductivity. According to the present technology, leakage of the TIM is suppressed, so that even if the TIM has conductivity, problems such as poor insulation are unlikely to occur. Therefore, a TIM having excellent thermal conductivity can be freely adopted regardless of the presence or absence of conductivity.
  • the semiconductor device may further include a second cooler arranged adjacent to the second surface of the semiconductor module via a fluid thermal interface material (TIM).
  • TIM fluid thermal interface material
  • the semiconductor module is provided on one surface of the second insulator substrate facing the first insulator substrate and the second insulator substrate via the semiconductor element, and is connected to the semiconductor element and is connected to the semiconductor element.
  • a second inner conductor film sealed by the sealant and a second outer conductor film provided on the other surface of the second insulator substrate and exposed on the second surface of the sealant. You may have.
  • at least one convex portion and / or at least one concave portion may be provided on the surface of the second outer conductor film in contact with the TIM. According to such a configuration, the leakage of TIM can be suppressed also between the second outer conductor film and the second cooler.
  • the semiconductor device 2 of the embodiment will be described with reference to the drawings.
  • the semiconductor device 2 of this embodiment is adopted in, for example, a power control device of an electric vehicle, and can form at least a part of a power conversion circuit such as a converter or an inverter.
  • the term "electric vehicle” as used herein broadly means an vehicle having a motor for driving wheels. For example, an electric vehicle charged by an external electric power, a hybrid vehicle having an engine in addition to a motor, and a fuel cell-powered fuel. Including battery cars, etc.
  • the semiconductor device 2 includes a semiconductor module 10, a first cooler 4, and a second cooler 6.
  • the first cooler 4 and the second cooler 6 face each other via the semiconductor module 10, and cool the semiconductor module 10, respectively.
  • the first cooler 4 is in contact with the semiconductor module 10 via the thermal paste 5
  • the second cooler 6 is in contact with the semiconductor module 10 via the thermal paste 7.
  • the thermal pastes 5 and 7 are examples of a thermal interface material having fluidity (hereinafter referred to as TIM), and may be another TIM having fluidity.
  • the semiconductor module 10 includes a semiconductor element 12 and a sealant 14 that seals the semiconductor element 12.
  • the sealant 14 is made of an insulating material.
  • the sealing body 14 in this embodiment is made of a sealing material such as an epoxy resin.
  • the sealing body 14 generally has a plate shape, and has an upper surface 14a, a lower surface 14b, a first end surface 14c, a second end surface 14d, a first side surface 14e, and a second side surface 14f.
  • the upper surface 14a is located on the opposite side of the lower surface 14b
  • the first end surface 14c is located on the opposite side of the second end surface 14d
  • the first side surface 14e is located on the opposite side of the second side surface 14f. ing.
  • the semiconductor element 12 is a power semiconductor element and has a semiconductor substrate 12a and a plurality of electrodes 12b, 12c, 12d.
  • the plurality of electrodes 12b, 12c, 12d include a first main electrode 12b and a second main electrode 12c connected to the power circuit, and a plurality of signal electrodes 12d connected to the signal circuit.
  • the semiconductor element 12 is a switching element, and can conduct and cut off between the first main electrode 12b and the second main electrode 12c.
  • the first main electrode 12b and the plurality of signal electrodes 12d are located on one surface of the semiconductor substrate 12a, and the second main electrode 12c is located on the other surface of the semiconductor substrate 12a.
  • the semiconductor element 12 in this embodiment is an RC-IGBT (Reverse-Conducting Insulated Gate Bipolar Transistor), and inside the semiconductor substrate 12a, there is an IGBT structure and a diode structure connected in antiparallel to the IGBT structure. And are provided.
  • the first main electrode 12b is electrically connected to the emitter of the IGBT structure and the anode of the diode structure, and the second main electrode 12c is electrically connected to the collector of the IGBT structure and the cathode of the diode structure. There is. Then, one of the plurality of signal electrodes 12d is connected to a gate having an IGBT structure.
  • the semiconductor element 12 may have a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) structure.
  • the semiconductor module 10 further includes a first insulated circuit board 20.
  • the first insulating circuit board 20 includes a first insulator substrate 22 made of an insulator, a first inner conductor film 24 provided on one surface 22a of the first insulator substrate 22, and a first insulator substrate. It includes a first outer conductor film 26 provided on the other surface 22b of 22.
  • the first inner conductor film 24 and the first outer conductor film 26 are made of a conductor such as metal.
  • the first inner conductor film 24 is located inside the sealing body 14 and is electrically connected to the semiconductor element 12. Specifically, the second main electrode 12c of the semiconductor element 12 is bonded to the first inner conductor film 24 by soldering.
  • the first outer conductor film 26 is exposed on the lower surface 14b of the sealing body 14 and faces the first cooler 4 via the thermal paste 5.
  • the first insulating circuit board 20 also functions as a heat radiating plate that dissipates the heat inside the sealing body 14 (particularly, the heat of the semiconductor element 12) to the outside of the sealing body 14.
  • a groove 28 is provided on the surface 26a of the first outer conductor film 26 in contact with the thermal paste 5.
  • the groove 28 is an example of a recess in the present technology. The groove 28 of the first outer conductor film 26 will be described in detail later.
  • the first insulator substrate 22 in this embodiment is a ceramic substrate, and is made of ceramic such as aluminum oxide, silicon nitride, and aluminum nitride.
  • the first inner conductor film 24 and the first outer conductor film 26 are metal films, and are made of a metal such as copper or aluminum.
  • Such a circuit board is also referred to as an AMB (Active Metal Brazed Copper) board.
  • the first insulated circuit board 20 is not limited to the AMB substrate, and various circuit boards such as a DBC (Direct Bonded Copper) substrate and a DBA (Direct Bonded Aluminum) substrate can also be adopted.
  • the semiconductor module 10 further includes a second insulated circuit board 30.
  • the second insulating circuit board 30 includes a second insulator substrate 32 made of an insulator, a second inner conductor film 34 provided on one surface 32a of the second insulator substrate 32, and a second insulator substrate.
  • a second outer conductor film 36 provided on the other surface 32b of 32 is provided.
  • the second inner conductor film 34 and the second outer conductor film 36 are made of a conductor such as metal.
  • the second inner conductor film 34 is located inside the sealing body 14 and is electrically connected to the semiconductor element 12. Specifically, the first main electrode 12b of the semiconductor element 12 is bonded to the second inner conductor film 34 via the conductor spacer 16.
  • the second outer conductor film 36 is exposed on the upper surface 14a of the sealing body 14 and faces the second cooler 6 via the thermal paste 7.
  • the second insulating circuit board 30 also functions as a heat radiating plate that dissipates the heat inside the sealing body 14 (particularly, the heat of the semiconductor element 12) to the outside of the sealing body 14.
  • a groove 38 is provided on the surface 36a of the second outer conductor film 36 in contact with the thermal paste 7.
  • the groove 38 is an example of a recess in the present technology.
  • the groove 38 of the second outer conductor film 36 will also be described later.
  • the second insulated circuit board 30 in this embodiment has the same structure as the first insulated circuit board 20. That is, the components are standardized between the first insulated circuit board 20 and the second insulated circuit board 30. Therefore, in the description of the second insulated circuit board 30, the overlapping portion with the first insulated circuit board 20 is appropriately omitted, but all the technical features and modifications thereof regarding the first insulated circuit board 20 are described. It is also applied to the second insulated circuit board 30.
  • the second insulated circuit board 30 may have a structure different from that of the first insulated circuit board 20 in at least a part thereof.
  • the semiconductor module 10 does not necessarily have to include the second insulated circuit board 30, and may include only the first insulated circuit board 20.
  • the semiconductor module 10 further includes a plurality of external connection terminals 40, 42, 44.
  • Each of the external connection terminals 40, 42, 44 is composed of a conductor such as metal (for example, copper) and extends inside and outside the sealing body 14.
  • the plurality of external connection terminals 40, 42, 44 include a first power terminal 40, a second power terminal 42, and a plurality of signal terminals 44.
  • the first power terminal 40 is electrically connected to the first inner conductor film 24 of the first insulating circuit board 20 inside the sealing body 14.
  • the second power terminal 42 is electrically connected to the second inner conductor film 34 of the second insulating circuit board 30 inside the sealing body 14.
  • the first power terminal 40 and the second power terminal 42 are connected to each other via the semiconductor element 12, and are electrically connected and disconnected by the operation of the semiconductor element 12.
  • the plurality of signal terminals 44 are connected to the plurality of signal electrodes 12d of the semiconductor element 12 inside the sealing body 14, respectively.
  • the coolers 4 and 6 are arranged adjacent to each other on both sides of the semiconductor module 10 via the thermal pastes 5 and 7.
  • the fluid TIM such as the thermal pastes 5 and 7 gradually flows over time due to, for example, the influence of repeated thermal deformation on the semiconductor module 10. Therefore, even in the semiconductor device 2 of the embodiment, the thermal paste 5 and 7 may gradually leak from between the semiconductor module 10 and the coolers 4 and 6. Leakage of the thermal paste 5 and 7 not only causes a decrease in heat dissipation, but also may cause a problem such as poor insulation by adhering to the external connection terminals 40, 42 and 44.
  • the first outer conductor film 26 of the semiconductor module 10 has a surface 26a that comes into contact with the thermal paste 5, and a groove 28 is provided on the surface 26a. Has been done. In this way, if the surface 26a of the first outer conductor film 26 in contact with the thermal paste 5 is provided with a recess such as a groove 28, the thermal paste 5 is held by the recess, and the thermal paste is held. The outward flow of 5 is blocked. As a result, it is possible to suppress the phenomenon that the thermal paste 5 between the semiconductor module 10 and the first cooler 4 leaks to the outside over time.
  • the second outer conductor film 36 adjacent to the second cooler 6 has a surface 36a that comes into contact with the thermal paste 7, and a groove 38 is provided on the surface 36a.
  • the surface 36a of the second outer conductor film 36 in contact with the thermal paste 7 is provided with a recess such as a groove 38, the thermal paste 7 is held by the recess, and the thermal paste is held.
  • the outward flow of 7 is hindered. As a result, the phenomenon that the thermal paste 7 leaks to the outside with time is suppressed even between the semiconductor module 10 and the second cooler 6.
  • the first outer conductor film 26 may undergo thermal deformation (expansion and contraction) due to temperature fluctuations of the semiconductor module 10.
  • the size (that is, the cross-sectional area) of the groove 28 provided therein also changes.
  • the thermal paste 5 moves in and out of the groove 28, which may promote the leakage of the thermal paste 5.
  • the first outer conductor film 28 is provided on the insulator substrate 22 (for example, a ceramic substrate) having a small coefficient of linear expansion, its thermal deformation is suppressed by the insulator substrate 22. That is, the change in size that occurs in the groove 28 is small, and the leakage of the thermal paste 4 is effectively suppressed.
  • the specific configurations of the grooves 28 and 38 are not particularly limited.
  • the groove 28 of the first outer conductor film 26 in this embodiment will be described with reference to FIGS. 4 and 5.
  • the groove 28 extends in an annular shape along the outer peripheral edge 26e of the first outer conductor film 26. That is, the groove 28 extends in the intersecting direction with respect to the outward flow of the thermal paste 5.
  • the depth D28 of the groove 28 is smaller than the thickness T26 of the first outer conductor film 26 and does not reach the first insulator substrate 22. According to such a configuration, since the first outer conductor film 26 is not divided by the groove 28, for example, peeling of the first outer conductor film 26 from the first insulator substrate 22 can be suppressed.
  • the depth D28 of the groove 28 may be half or less of the thickness T26 of the first outer conductor film 26 (that is, D28 ⁇ T26 / 2).
  • the groove 28 is located in a range that does not overlap with the semiconductor element 12 in a plan view (FIG. 4). As a result, it is possible to prevent the heat dissipation from the semiconductor element 12 from being obstructed by the groove 28.
  • the distance L28 from the semiconductor element 12 to the groove 28 in a plan view may be set to a thickness T20 or more (that is, L28 ⁇ T20) of the first insulating circuit board 20.
  • FIG. 6 shows a modified example of the first insulated circuit board 20A.
  • a plurality of grooves 28 are provided on the surface 26a of the first outer conductor film 26.
  • the plurality of grooves 28 extend radially toward the outer peripheral edge 26e of the first outer conductor film 26.
  • the surface 26a of the first outer conductor film 26 in contact with the thermal paste 5 is provided with a recess such as a groove 28, and the recess holds the thermal paste 5 so that the thermal paste 5 is also provided.
  • the outward flow of grease is blocked. Therefore, it is possible to suppress the phenomenon that the thermal paste 5 between the semiconductor module 10 and the first cooler 4 leaks to the outside over time.
  • FIG. 7 shows the first insulated circuit board 20B of another modified example.
  • the groove 28 of the first outer conductor film 26 has a depth D 28 that reaches the first insulating substrate 22. That is, the depth D28 of the groove 28 is equal to the thickness T26 of the first outer conductor film 26.
  • the depth D28 of the groove 28 can be designed with various dimensions without being particularly limited.
  • the first outer conductor film 26 is not limited to the groove 28, and may be provided with a recess having another shape such as a hole. The number and shape of the recesses provided in the first outer conductor film 26 are not particularly limited.
  • FIG. 8 shows the first insulated circuit board 20C of another modified example.
  • FIG. 9 shows the first insulated circuit board 20D of another modified example.
  • the first outer conductor film 26 is provided with two grooves 28.
  • the two grooves 28 are adjacent to each other and extend in an annular shape along the outer peripheral edge 26e of the first outer conductor film 26.
  • the first outer conductor film 26 may be provided with two or more grooves 28 extending in an annular shape.
  • the inner surface of each groove 28 is a curved surface, whereby the stress generated on the inner surface of the groove 28 is relaxed.
  • Such a groove 28 can be easily formed by, for example, wet etching.
  • the two or more grooves 28 may have the same cross-sectional shape as each other, or may have different cross-sectional shapes from each other.
  • FIG. 10 shows the first insulated circuit board 20E of another modified example.
  • a ridge 29 is provided on the surface 26a of the first outer conductor film 26 instead of the groove 28.
  • the convex portion hinders the flow of the thermal paste 5 toward the outside. Will be done.
  • the specific configuration of the recess such as the ridge 29 is not particularly limited.
  • the ridge 29 in this modification extends in an annular shape along the outer peripheral edge 26e of the first outer conductor film 26.
  • the surface 26a of the first outer conductor film 26 may be provided with a plurality of convex portions extending radially toward the outer peripheral edge 26e of the first outer conductor film 26. The number and shape of the convex portions are not particularly limited.

Abstract

半導体装置は、半導体モジュールと第１冷却器とを備える。半導体モジュールは、第１絶縁体基板と、第１絶縁体基板の一方の面に設けられた第１内側導体膜と、第１内側導体膜に接続された半導体素子と、第１内側導体膜及び半導体素子を封止する封止体と、第１絶縁体基板の他方の面に設けられているとともに、封止体の第１の面に露出する第１外側導体膜とを有する。第１冷却器は、半導体モジュールの第１外側導体膜に、少なくともＴＩＭを介して隣接配置されている。半導体モジュールの第１外側導体膜のＴＩＭに接触する表面には、少なくとも一つの凸部及び／又は少なくとも一つの凹部が設けられている。

Description

半導体装置
　本明細書が開示する技術は、半導体装置に関する。
　特許文献１に、半導体装置が開示されている。この半導体装置は、半導体モジュールと冷却器とを備える。半導体モジュールは、絶縁体基板と、絶縁体基板の一方の面に設けられた内側導体膜と、内側導体膜に接続された半導体素子と、内側導体膜及び半導体素子を封止する封止体と、絶縁体基板の他方の面に設けられた外側導体膜とを有する。外側導体膜は、封止体の表面に露出しており、冷却器は、放熱グリスを介して外側導体膜に隣接配置される。
特開２００８－０４１７５２号公報
　放熱グリスのように、流動性を有するサーマルインターフェースマテリアル（以下、単にＴＩＭと称することがある）は、経年によって徐々に流動していく。上記の半導体装置においても、長期間に亘って使用されている間に、半導体モジュールと冷却器との間から放熱グリスが徐々に漏出していく。放熱グリスの漏出は、放熱性の低下や、絶縁不良といった問題を招き得る。本明細書は、このような問題を解決又は低減し得る技術を提供する。
　本明細書が開示する半導体装置は、半導体モジュールと第１冷却器とを備える。半導体モジュールは、第１絶縁体基板と、第１絶縁体基板の一方の面に設けられた第１内側導体膜と、第１内側導体膜に接続された半導体素子と、第１内側導体膜及び半導体素子を封止する封止体と、第１絶縁体基板の他方の面に設けられているとともに、封止体の第１の面に露出する第１外側導体膜とを有する。第１冷却器は、半導体モジュールの第１外側導体膜に、流動性を有するサーマルインターフェースマテリアル（ＴＩＭ）を介して隣接配置されている。半導体モジュールの第１外側導体膜のＴＩＭに接触する表面には、少なくとも一つの凸部及び／又は少なくとも一つの凹部が設けられている。
　上記した構造によると、第１外側導体膜に設けられた凸部又は凹部によって、ＴＩＭの外側へ向かう流動が阻害される。これにより、半導体モジュールと冷却器との間のＴＩＭが、経年によって外部へ漏出するという事象を抑制することができる。
　なお、半導体モジュールの温度変動に伴って、第１外側導体膜には熱変形が生じ得る。第１外側導体膜に熱変形が生じると、そこに設けられた凸部や凹部のサイズにも変化が生じる。凸部や凹部に生じるサイズの変化は、ＴＩＭの漏出を助長するおそれがある。この点に関して、第１外側導体膜は、線膨張係数の小さい絶縁体基板（例えばセラミック基板）に設けられているので、その熱変形が絶縁体基板によって抑制される。即ち、凸部や凹部に生じるサイズの変化も小さく、ＴＩＭの漏出が効果的に抑制される。
実施例の半導体装置２の構造を模式的に示す平面図。但し、第１冷却器４及び第２冷却器６は、その輪郭のみが破線で示されている。 図１中のＩＩ－ＩＩ線における断面図。 半導体モジュール１０の内部構造を模式的に示す断面図。 第１絶縁回路基板２０を模式的に示す平面図であって、特に、第１外側導体膜２６及びその溝２８を示す。 第１外側導体膜２６の溝２８の断面形状を示す断面図。 一変形例の第１絶縁回路基板２０Ａを模式的に示す平面図。 一変形例の第１絶縁回路基板２０Ｂを模式的に示す断面図。 一変形例の第１絶縁回路基板２０Ｃを模式的に示す断面図。 一変形例の第１絶縁回路基板２０Ｄを模式的に示す断面図。 一変形例の第１絶縁回路基板２０Ｅを模式的に示す断面図。
　本技術の一実施形態において、第１外側導体膜の凸部及び凹部は、平面視において、半導体素子と重複しない範囲に位置してもよい。このような構成によると、半導体素子からの放熱が、凸部や凹部によって阻害されることを抑制することができる。なお、ここでいう平面視とは、第１絶縁体基板に垂直な方向に沿って、半導体装置を観察することを意味する。
　本技術の一実施形態において、第１外側導体膜の表面には、少なくとも一つの凹部が設けられていてもよい。第１外側導体膜には、凸部よりも凹部の方が、比較的に形成し易い。
　上記した実施形態において、少なくとも一つの凹部は、第１外側導体膜の外周縁に沿って環状に延びる溝を含んでもよい。このような構成によると、ＴＩＭの漏出を効果的に抑制することができる。
　上記に加えて、又は代えて、少なくとも一つの凹部は、第１外側導体膜の外周縁に向けて放射状に延びる複数の溝を含んでもよい。このような構成によっても、ＴＩＭの漏出を効果的に抑制することができる。
　いくつかの実施形態において、溝の深さは、第１外側導体膜の厚みよりも小さくてもよい。即ち、溝の底が、第１絶縁体基板に達しておらず、第１外側導体膜内に位置していてもよい。このような構成によると、第１外側導体膜が溝によって分断されないので、例えば、第１外側導体膜の第１絶縁体基板からの剥離を抑制することができる。
　いくつかの実施形態において、溝の幅は、深さ方向に沿って徐々に減少していてもよい。このような構成によると、溝の内面に生じる応力が緩和されることで、溝を起点とする亀裂が、第１外側導体膜に生じることを抑制することができる。但し、溝の側面を傾斜させすぎると、第１外側導体膜の亀裂をかえって誘発することもある。そのことから、特に限定されないが、溝の側面が第１絶縁体基板に対して成す角度θは、θ≧ｔａｎ－１（２）＝６３°を満たすとよい。
　本技術の一実施形態において、第１外側導体膜の表面には、少なくとも一つの凸部が設けられてもよい。この場合、少なくとも一つの凸部は、第１外側導体膜の外周縁に沿って環状に延びる突条を含んでもよい。加えて、又は代えて、少なくとも一つの凸部は、第１外側導体膜の外周縁に向けて放射状に延びる複数の突条を含んでもよい。
　本技術の一実施形態において、ＴＩＭは導電性を有してもよい。一般に、熱伝導性に優れるＴＩＭは、導電性を有するものが多い。本技術によれば、ＴＩＭの漏出が抑制されるので、ＴＩＭが導電性を有していても、絶縁不良といった問題が生じ難い。従って、導電性の有無にかかわらず、熱伝導性に優れるＴＩＭを自由に採用することができる。
　本技術の一実施形態において、半導体装置は、半導体モジュールの第２の面に、流動性を有するサーマルインターフェースマテリアル（ＴＩＭ）を介して隣接配置された第２冷却器をさらに備えてもよい。この場合、半導体モジュールは、半導体素子を介して第１絶縁体基板に対向する第２絶縁体基板と、第２絶縁体基板の一方の面に設けられ、半導体素子に接続されており、かつ、封止体によって封止された第２内側導体膜と、第２絶縁体基板の他方の面に設けられているとともに、封止体の第２の面に露出する第２外側導体膜とをさらに有してもよい。そして、第２外側導体膜のＴＩＭに接触する表面には、少なくとも一つの凸部及び／又は少なくとも一つの凹部が設けられていてもよい。このような構成によると、第２外側導体膜と第２冷却器との間についても、ＴＩＭの漏出を抑制することができる。
　図面を参照して、実施例の半導体装置２について説明する。本実施例の半導体装置２は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の少なくとも一部を構成することができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
　図１、図２、図３に示すように、半導体装置２は、半導体モジュール１０と、第１冷却器４と、第２冷却器６とを備える。第１冷却器４と第２冷却器６は、半導体モジュール１０を介して互いに対向しており、それぞれ半導体モジュール１０を冷却する。第１冷却器４は、放熱グリス５を介して半導体モジュール１０に接しており、第２冷却器６は、放熱グリス７を介して半導体モジュール１０に接している。なお、放熱グリス５、７は、流動性を有するサーマルインターフェースマテリアル（以下、ＴＩＭ）の一例であり、他の流動性を有するＴＩＭであってもよい。
　半導体モジュール１０は、半導体素子１２と、半導体素子１２を封止する封止体１４とを備える。封止体１４は、絶縁性の材料で構成されている。特に限定されないが、本実施例における封止体１４は、例えばエポキシ樹脂といった、封止用材料で構成されている。封止体１４は、概して板形状を有しており、上面１４ａ、下面１４ｂ、第１端面１４ｃ、第２端面１４ｄ、第１側面１４ｅ及び第２側面１４ｆを有する。上面１４ａは、下面１４ｂの反対側に位置しており、第１端面１４ｃは、第２端面１４ｄの反対側に位置しており、第１側面１４ｅは、第２側面１４ｆの反対側に位置している。
　半導体素子１２は、パワー半導体素子であって、半導体基板１２ａと、複数の電極１２ｂ、１２ｃ、１２ｄとを有する。複数の電極１２ｂ、１２ｃ、１２ｄには、電力回路に接続される第１主電極１２ｂ及び第２主電極１２ｃと、信号回路に接続される複数の信号電極１２ｄとが含まれる。特に限定されないが、半導体素子１２はスイッチング素子であり、第１主電極１２ｂと第２主電極１２ｃとの間を導通及び遮断することができる。第１主電極１２ｂ及び複数の信号電極１２ｄは、半導体基板１２ａの一方の面に位置しており、第２主電極１２ｃは、半導体基板１２ａの他方の面に位置している。
　特に限定されないが、本実施例における半導体素子１２は、ＲＣ－ＩＧＢＴ（Reverse-Conducting Insulated Gate Bipolar Transistor）であり、半導体基板１２ａの内部には、ＩＧＢＴ構造と、それに逆並列に接続されたダイオード構造とが設けられている。そして、第１主電極１２ｂは、ＩＧＢＴ構造のエミッタ及びダイオード構造のアノードと電気的に接続されており、第２主電極１２ｃは、ＩＧＢＴ構造のコレクタ及びダイオード構造のカソードと電気的に接続されている。そして、複数の信号電極１２ｄの一つは、ＩＧＢＴ構造のゲートに接続されている。なお、他の実施形態として、半導体素子１２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）構造を有してもよい。
　半導体モジュール１０は、第１絶縁回路基板２０をさらに備える。第１絶縁回路基板２０は、絶縁体で構成された第１絶縁体基板２２と、第１絶縁体基板２２の一方の面２２ａに設けられた第１内側導体膜２４と、第１絶縁体基板２２の他方の面２２ｂに設けられた第１外側導体膜２６とを備える。第１内側導体膜２４と第１外側導体膜２６は、例えば金属といった導体で構成されている。第１内側導体膜２４は、封止体１４の内部に位置しており、半導体素子１２と電気的に接続されている。詳しくは、半導体素子１２の第２主電極１２ｃが、はんだ付けによって第１内側導体膜２４に接合されている。
　一方、第１外側導体膜２６は、封止体１４の下面１４ｂに露出しており、放熱グリス５を介して第１冷却器４に対向している。これにより、第１絶縁回路基板２０は、封止体１４の内部の熱（特に、半導体素子１２の熱）を、封止体１４の外部へ放熱する放熱板としても機能する。また、第１外側導体膜２６の放熱グリス５に接触する表面２６ａには、溝２８が設けられている。溝２８は、本技術における凹部の一例である。第１外側導体膜２６の溝２８については、後段において詳細に説明する。
　本実施例における第１絶縁体基板２２は、セラミック基板であり、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウムといった、セラミックで構成されている。第１内側導体膜２４と第１外側導体膜２６は、金属膜であり、例えば銅又はアルミニウムといった金属で構成されている。なお、このような回路基板は、ＡＭＢ（Active Metal Brazed Copper）基板とも称される。但し、第１絶縁回路基板２０には、ＡＭＢ基板に限定されず、例えばＤＢＣ（Direct Bonded Copper）基板やＤＢＡ（Direct Bonded Aluminum）基板といった各種の回路基板を採用することもできる。
　半導体モジュール１０は、第２絶縁回路基板３０をさらに備える。第２絶縁回路基板３０は、絶縁体で構成された第２絶縁体基板３２と、第２絶縁体基板３２の一方の面３２ａに設けられた第２内側導体膜３４と、第２絶縁体基板３２の他方の面３２ｂに設けられた第２外側導体膜３６とを備える。第２内側導体膜３４と第２外側導体膜３６は、例えば金属といった導体で構成されている。第２内側導体膜３４は、封止体１４の内部に位置しており、半導体素子１２と電気的に接続されている。詳しくは、半導体素子１２の第１主電極１２ｂが、導体スペーサ１６を介して第２内側導体膜３４に接合されている。
　一方、第２外側導体膜３６は、封止体１４の上面１４ａに露出しており、放熱グリス７を介して第２冷却器６に対向している。これにより、第２絶縁回路基板３０は、封止体１４の内部の熱（特に、半導体素子１２の熱）を、封止体１４の外部へ放熱する放熱板としても機能する。また、第２外側導体膜３６の放熱グリス７に接触する表面３６ａには、溝３８が設けられている。溝３８は、本技術における凹部の一例である。第２外側導体膜３６の溝３８についても後段で説明する。
　特に限定されないが、本実施例における第２絶縁回路基板３０は、第１絶縁回路基板２０と同一の構造を有する。即ち、第１絶縁回路基板２０と第２絶縁回路基板３０との間で、部品の共通化が図られている。従って、第２絶縁回路基板３０に関する説明については、第１絶縁回路基板２０との間で重複する部分を適宜省略するが、第１絶縁回路基板２０に関する技術的特徴及びその変形例の全ては、第２絶縁回路基板３０にも適用される。しかしながら、他の実施形態として、第２絶縁回路基板３０は、その少なくとも一部において、第１絶縁回路基板２０と異なる構造を有してもよい。あるいは、半導体モジュール１０は、必ずしも第２絶縁回路基板３０を備える必要はなく、第１絶縁回路基板２０のみを備えてもよい。
　半導体モジュール１０は、複数の外部接続端子４０、４２、４４をさらに備える。各々の外部接続端子４０、４２、４４は、金属（例えば銅）といった導体で構成されており、封止体１４の内外に亘って延びている。複数の外部接続端子４０、４２、４４には、第１電力端子４０と、第２電力端子４２と、複数の信号端子４４とが含まれる。第１電力端子４０は、封止体１４の内部において、第１絶縁回路基板２０の第１内側導体膜２４へ電気的に接続されている。第２電力端子４２は、封止体１４の内部において、第２絶縁回路基板３０の第２内側導体膜３４へ電気的に接続されている。これにより、第１電力端子４０と第２電力端子４２は、半導体素子１２を介して互いに接続されており、半導体素子１２の動作によって電気的に接続及び遮断される。複数の信号端子４４は、封止体１４の内部において、半導体素子１２の複数の信号電極１２ｄにそれぞれ接続されている。
　以上のように、本実施例の半導体装置２では、半導体モジュール１０の両側に、放熱グリス５、７を介して冷却器４、６が隣接配置されている。放熱グリス５、７のように流動性を有するＴＩＭは、例えば半導体モジュール１０に繰り返し生じる熱変形の影響等により、経年によって徐々に流動していく。従って、実施例の半導体装置２においても、半導体モジュール１０と冷却器４、６との間から、放熱グリス５、７が徐々に漏出していくおそれがある。放熱グリス５、７の漏出は、放熱性の低下を招くだけでなく、外部接続端子４０、４２、４４へ付着することによって、絶縁不良といった問題を引き起こすおそれがある。
　上記の問題に対して、本実施例の半導体装置２では、半導体モジュール１０の第１外側導体膜２６が、放熱グリス５に接触する表面２６ａを有しており、その表面２６ａに溝２８が設けられている。このように、第１外側導体膜２６の放熱グリス５に接触する表面２６ａに、溝２８のような凹部が設けられていると、その凹部によって放熱グリス５が保持されるなどして、放熱グリス５の外側へ向かう流動が阻害される。これにより、半導体モジュール１０と第１冷却器４との間の放熱グリス５が、経年によって外部へ漏出するという事象を抑制することができる。
　同様に、第２冷却器６に隣接する第２外側導体膜３６は、放熱グリス７に接触する表面３６ａを有しており、その表面３６ａに溝３８が設けられている。このように、第２外側導体膜３６の放熱グリス７に接触する表面３６ａに、溝３８のような凹部が設けられていると、その凹部によって放熱グリス７が保持されるなどして、放熱グリス７の外側へ向かう流動が阻害される。これにより、半導体モジュール１０と第２冷却器６との間においても、放熱グリス７が経年によって外部へ漏出するという事象が抑制される。
　なお、半導体モジュール１０の温度変動に伴って、第１外側導体膜２６には熱変形（膨張及び収縮）が生じ得る。第１外側導体膜２６に熱変形が生じると、そこに設けられた溝２８のサイズ（即ち、断面積）にも変化が生じる。溝２８のサイズが変化すると、溝２８に対して放熱グリス５が出入りすることで、放熱グリス５の漏出が助長されるおそれがある。この点に関して、第１外側導体膜２８は、線膨張係数の小さい絶縁体基板２２（例えばセラミック基板）に設けられているので、その熱変形が絶縁体基板２２によって抑制される。即ち、溝２８に生じるサイズの変化も小さく、放熱グリス４の漏出が効果的に抑制される。
　本実施例の半導体装置２において、溝２８、３８の具体的な構成は特に限定されない。一例ではあるが、図４、図５を参照して、本実施例における第１外側導体膜２６の溝２８について説明する。溝２８は、第１外側導体膜２６の外周縁２６ｅに沿って、環状に延びている。即ち、放熱グリス５の外側へ向かう流動に対して、溝２８は交差する方向に延びている。溝２８の深さＤ２８は、第１外側導体膜２６の厚みＴ２６よりも小さく、第１絶縁体基板２２には達していない。このような構成によると、第１外側導体膜２６が溝２８によって分断されないので、例えば、第１外側導体膜２６の第１絶縁体基板２２からの剥離を抑制することができる。特に限定されないが、溝２８の深さＤ２８は、第１外側導体膜２６の厚みＴ２６の半分以下（即ち、Ｄ２８≦Ｔ２６／２）であってもよい。溝２８は、平面視（図４）において、半導体素子１２と重複しない範囲に位置している。これにより、半導体素子１２からの放熱が、溝２８によって阻害されることを避けることができる。この場合、特に限定されないが、平面視における半導体素子１２から溝２８までの距離Ｌ２８を、第１絶縁回路基板２０の厚みＴ２０以上（即ち、Ｌ２８≧Ｔ２０）としてもよい。
　図６に、一変形例の第１絶縁回路基板２０Ａを示す。本変形例の第１絶縁回路基板２０Ａでは、第１外側導体膜２６の表面２６ａに、複数の溝２８が設けられている。複数の溝２８は、第１外側導体膜２６の外周縁２６ｅに向けて、放射状に延びている。本変形例においても、第１外側導体膜２６の放熱グリス５に接触する表面２６ａに、溝２８のような凹部が設けられており、その凹部が放熱グリス５を保持することによって、放熱グリス５の外側へ向かう流動が阻害される。従って、半導体モジュール１０と第１冷却器４との間の放熱グリス５が、経年によって外部へ漏出するという事象を抑制することができる。
　図７に、他の一変形例の第１絶縁回路基板２０Ｂを示す。本変形例の第１絶縁回路基板２０Ｂでは、第１外側導体膜２６の溝２８が、第１絶縁体基板２２に達する深さＤ２８を有する。即ち、溝２８の深さＤ２８は、第１外側導体膜２６の厚みＴ２６に等しい。このように、溝２８の深さＤ２８は、特に限定されることなく、様々な寸法で設計することができる。なお、第１外側導体膜２６には、溝２８に限られず、例えば穴といった他の形状の凹部が設けられてもよい。第１外側導体膜２６に設ける凹部の数や形状は、特に限定されない。
　図８に、他の一変形例の第１絶縁回路基板２０Ｃを示す。本変形例の第１絶縁回路基板２０Ｃでは、第１外側導体膜２６の溝２８が、テーパ状の断面を有する。詳しくは、溝２８の幅Ｗ２８が、深さ方向に沿って、即ち、第１絶縁体基板２２に向かうにつれて、徐々に減少している。このような構成によると、溝２８の内面に生じる応力が緩和されることで、溝２８を起点とする亀裂が、第１外側導体膜２６に生じることを抑制することができる。但し、溝２８の側面を傾斜させすぎると、第１外側導体膜２６の亀裂をかえって誘発することもある。そのことから、特に限定されないが、溝２８の側面が第１絶縁体基板２２に対して成す角度θは、θ≧ｔａｎ－１（２）＝６３°を満たすとよい。
　図９に、他の一変形例の第１絶縁回路基板２０Ｄを示す。本変形例の第１絶縁回路基板２０Ｄでは、第１外側導体膜２６に二つの溝２８が設けられている。二つの溝２８は、互いに隣接しているとともに、第１外側導体膜２６の外周縁２６ｅに沿って、環状に延びている。このように、第１外側導体膜２６には、環状に延びる二以上の溝２８が設けられてもよい。また、特に限定されないが、各々の溝２８の内面は曲面となっており、それによって、溝２８の内面に生じる応力が緩和される。このような溝２８は、例えばウェットエッチングによって容易に形成することができる。なお、二以上の溝２８は、互いに同一の断面形状を有してもよいし、互いに異なる断面形状を有してもよい。
　図１０に、他の一変形例の第１絶縁回路基板２０Ｅを示す。本変形例の第１絶縁回路基板２０Ｅでは、溝２８に代えて、第１外側導体膜２６の表面２６ａに突条２９が設けられている。このように、第１外側導体膜２６の放熱グリス５に接触する表面２６ａに、突条２９のような凸部が設けられていても、その凸部によって放熱グリス５の外側へ向かう流動が阻害される。これにより、半導体モジュール１０と第１冷却器４との間の放熱グリス５が、経年によって外部へ漏出するという事象を抑制することができる。ここで、突条２９といった凹部の具体的な構成は特に限定されない。一例ではあるが、本変形例における突条２９は、第１外側導体膜２６の外周縁２６ｅに沿って、環状に延びている。但し、他の一変形例として、第１外側導体膜２６の表面２６ａには、第１外側導体膜２６の外周縁２６ｅに向けて放射状に延びる複数の凸部が設けられてもよい。凸部の数や形状については、特に限定されない。
　前述したように、第１絶縁回路基板２０に関する技術的特徴及びその変形例の全てについては、単独で、又は任意に組み合わせて、第２絶縁回路基板３０にも同様に適用することができる。例えば、図６－図１０に示す変形例に係る技術的内容は、第１絶縁回路基板２０に加えて、又は代えて、第２絶縁回路基板３０にも同様に採用することができる。
　以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：半導体装置
４：第１冷却器
５：放熱グリス
６：第２冷却器
７：放熱グリス
１０：半導体モジュール
１２：半導体素子
１４：封止体
２０、２０Ａ－２０Ｅ、３０：絶縁回路基板
２２、３２：セラミック基板
２４、３４：内側導体膜
２６、３６：外側導体膜
２８、３８：溝
２９：突条
４０、４２：電力端子
４４：信号端子

Claims (10)

  1. 　第１絶縁体基板、
    　前記第１絶縁体基板の一方の面に設けられた第１内側導体膜、
    　前記第１内側導体膜に接続された半導体素子、
    　前記第１内側導体膜及び前記半導体素子を封止する封止体、及び
    　前記第１絶縁体基板の他方の面に設けられているとともに、前記封止体の第１の面に露出する第１外側導体膜、を有する半導体モジュールと、
    　前記半導体モジュールの前記第１外側導体膜に、流動性を有するサーマルインターフェースマテリアルを介して隣接配置された第１冷却器と、
    　を備え、
    　前記第１外側導体膜の前記サーマルインターフェースマテリアルに接触する表面には、少なくとも一つの凸部及び／又は少なくとも一つの凹部が設けられている、
    　半導体装置。
  2. 　前記凸部及び前記凹部は、平面視において、前記半導体素子と重複しない範囲に位置する、請求項１に記載の半導体装置。
  3. 　前記第１外側導体膜の前記表面には、前記少なくとも一つの凹部が設けられている、請求項１又は２に記載の半導体装置。
  4. 　前記少なくとも一つの凹部は、前記第１外側導体膜の外周縁に沿って環状に延びる溝を含む、請求項３に記載の半導体装置。
  5. 　前記少なくとも一つの凹部は、前記第１外側導体膜の外周縁に向けて放射状に延びる複数の溝を含む、請求項３又は４に記載の半導体装置。
  6. 　前記溝の深さは、前記第１外側導体膜の厚みよりも小さい、請求項４又は５に記載の半導体装置。
  7. 　前記溝の幅は、深さ方向に沿って徐々に減少している、請求項４から６のいずれか一項に記載の半導体装置。
  8. 　前記第１外側導体膜の前記表面には、前記少なくとも一つの凸部が設けられている、請求項１から７のいずれか一項に記載の半導体装置。
  9. 　前記サーマルインターフェースマテリアルは、導電性を有する、請求項１から８のいずれか一項に記載の半導体装置。
  10. 　前記半導体モジュールの第２の面に、流動性を有するサーマルインターフェースマテリアルを介して隣接配置された第２冷却器をさらに備え、
    　前記半導体モジュールは、
    　前記半導体素子を介して前記第１絶縁体基板に対向する第２絶縁体基板と、
    　前記第２絶縁体基板の一方の面に設けられ、前記半導体素子に接続されており、かつ、前記封止体によって封止された第２内側導体膜と、
    　前記第２絶縁体基板の他方の面に設けられているとともに、前記封止体の前記第２の面に露出する第２外側導体膜と、をさらに有し、
    　前記第２外側導体膜の前記サーマルインターフェースマテリアルに接触する表面には、少なくとも一つの凸部及び／又は少なくとも一つの凹部が設けられている、請求項１から９のいずれか一項に記載の半導体装置。
PCT/JP2019/044434 2019-11-12 2019-11-12 半導体装置 WO2021095146A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2019/044434 WO2021095146A1 (ja) 2019-11-12 2019-11-12 半導体装置
JP2021555680A JP7302670B2 (ja) 2019-11-12 2019-11-12 半導体装置
US17/740,926 US20220270948A1 (en) 2019-11-12 2022-05-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/044434 WO2021095146A1 (ja) 2019-11-12 2019-11-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/740,926 Continuation US20220270948A1 (en) 2019-11-12 2022-05-10 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2021095146A1 true WO2021095146A1 (ja) 2021-05-20

Family

ID=75912583

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/044434 WO2021095146A1 (ja) 2019-11-12 2019-11-12 半導体装置

Country Status (3)

Country Link
US (1) US20220270948A1 (ja)
JP (1) JP7302670B2 (ja)
WO (1) WO2021095146A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2614724A (en) * 2022-01-13 2023-07-19 Mtal Gmbh Semiconductor module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311905A (ja) * 2003-04-10 2004-11-04 Denso Corp 半導体モジュール実装構造
JP2013138113A (ja) * 2011-12-28 2013-07-11 Toyota Motor Corp 冷却構造
JP2016054175A (ja) * 2014-09-03 2016-04-14 トヨタ自動車株式会社 半導体装置
JP2017034167A (ja) * 2015-08-04 2017-02-09 株式会社日本自動車部品総合研究所 半導体装置
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5950872B2 (ja) 2013-06-26 2016-07-13 三菱電機株式会社 半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311905A (ja) * 2003-04-10 2004-11-04 Denso Corp 半導体モジュール実装構造
JP2013138113A (ja) * 2011-12-28 2013-07-11 Toyota Motor Corp 冷却構造
JP2016054175A (ja) * 2014-09-03 2016-04-14 トヨタ自動車株式会社 半導体装置
JP2017034167A (ja) * 2015-08-04 2017-02-09 株式会社日本自動車部品総合研究所 半導体装置
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2614724A (en) * 2022-01-13 2023-07-19 Mtal Gmbh Semiconductor module

Also Published As

Publication number Publication date
JP7302670B2 (ja) 2023-07-04
US20220270948A1 (en) 2022-08-25
JPWO2021095146A1 (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
US10600717B2 (en) Semiconductor device
US20190103402A1 (en) Semiconductor device
US20220199578A1 (en) Semiconductor device
US20220270948A1 (en) Semiconductor device
JP7163583B2 (ja) 半導体装置
US11201099B2 (en) Semiconductor device and method of manufacturing the same
US10566295B2 (en) Semiconductor device
WO2020235122A1 (ja) 半導体装置
JP7172846B2 (ja) 半導体装置
US10847448B2 (en) Semiconductor device and method of manufacturing the same
JP2020188162A (ja) 半導体装置
JP2020031129A (ja) 半導体装置
JP2015053775A (ja) 半導体電力変換装置
JP7310571B2 (ja) 半導体装置
JP2020061427A (ja) 半導体モジュール
US11749620B2 (en) Semiconductor module
US11276627B2 (en) Semiconductor device
US20220278006A1 (en) Semiconductor device
US20230197581A1 (en) Power semiconductor module and method of manufacturing the same
US11189534B2 (en) Semiconductor assembly and deterioration detection method
US20200312739A1 (en) Semiconductor device and method for manufacturing same
US20220392819A1 (en) Semiconductor device and method of manufacturing the same
US20220005750A1 (en) Semiconductor device
JP7147187B2 (ja) 半導体装置
JP7159609B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19952174

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021555680

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19952174

Country of ref document: EP

Kind code of ref document: A1