JP5180802B2 - 積層電極形成方法とその積層電極を備える半導体装置 - Google Patents

積層電極形成方法とその積層電極を備える半導体装置 Download PDF

Info

Publication number
JP5180802B2
JP5180802B2 JP2008321887A JP2008321887A JP5180802B2 JP 5180802 B2 JP5180802 B2 JP 5180802B2 JP 2008321887 A JP2008321887 A JP 2008321887A JP 2008321887 A JP2008321887 A JP 2008321887A JP 5180802 B2 JP5180802 B2 JP 5180802B2
Authority
JP
Japan
Prior art keywords
metal film
semiconductor layer
electrode
heat treatment
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008321887A
Other languages
English (en)
Other versions
JP2010147205A (ja
Inventor
大悟 菊田
靖 山田
勉 上杉
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2008321887A priority Critical patent/JP5180802B2/ja
Publication of JP2010147205A publication Critical patent/JP2010147205A/ja
Application granted granted Critical
Publication of JP5180802B2 publication Critical patent/JP5180802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、III族窒化物の半導体層の表面に積層電極を形成する技術に関する。
III族窒化物の半導体層を利用する半導体装置が特許文献1に開示されている。図11に、特許文献1に開示される技術が適用された半導体装置100を示す。半導体装置100は、絶縁基板110と、III族窒化物の半導体層180を備えている。半導体層180には、電気的機能を発揮するための半導体素子が形成されている。半導体素子の一例には、HEMT等のスイッチング素子が挙げられる。半導体層180の裏面のCu裏面電極134と絶縁基板110の表面のCu膜122が、CuとSnが合金化した接合部M1を介して接合されている。Cu裏面電極134と接合部M1とCu膜122は積層電極を構成しており、その積層電極のCu膜122にボンディングワイヤW1が接続されている。
特開2008−28295号公報
半導体層180の裏面電極の材料にCuを利用すると、半導体層180に対する放熱効果を向上させることができる。しかしながら、III族窒化物の半導体層180とCu裏面電極134の間の接着性が悪く、両者間に剥離が発生し易い。本発明は、III族窒化物の半導体層とCu電極の接着性を向上させる技術を提供することを目的としている。
本明細書で開示される技術は、III族窒化物の半導体層と接着性がよい膜と、その膜と合金化するとともにCu電極とも合金化する膜を用いることによって、III族窒化物の半導体層とCu電極を良好に接合させることを特徴としている。この技術思想を具現化するために、以下の技術が提供される。
本明細書で開示される積層電極形成方法は、III族窒化物の半導体層の少なくとも一方の表面に積層電極を形成する方法であって、第1工程と第2工程と第3工程を備えている。第1工程では、半導体層の少なくとも一方の表面にMg又はCrの第1金属膜を形成する。第2工程では、その第1金属膜上にAlの第2金属膜を形成する。第3工程では、その第2金属膜上にCuの第3金属膜を形成する。
Mg又はCrはIII族窒化物の半導体層との接着性が良い。また、第2金属膜のAlは、第1金属膜のMg又はCrと合金化するとともに、第3金属膜のCuとも合金化する。上記した方法によると、III族窒化物の半導体層の少なくとも一方の表面に、Cuを含む積層電極を形成することができる。
第1工程、第2工程、及び第3工程を実施した後に、第1金属膜、第2金属膜及び第3金属膜を熱処理する熱処理工程をさらに備えていることが好ましい。また、熱処理工程は、第1金属膜のMg又はCrと第2金属膜のAlの双方を含む合金層が形成される最低温度以上であり、第2金属膜のAlと第3金属膜のCuの双方を含む合金層が形成される最低温度以上の温度で実施するのが好ましい。
熱処理工程では、半導体層の温度が450℃以下で熱処理をすることが好ましい。
例えば、半導体層に積層電極を形成するのに先立って、半導体層の他の表面にAl等の電極が形成されていることが多い。このため、積層電極を形成する時の熱処理は、Al等の電極に悪影響を及ぼさない低い温度で実施するのが望ましい。450℃以下の熱処理温度であれば、Al等の電極に悪影響を及ぼすことなく、積層電極を合金化させることができる。
上記した積層電極形成方法は、第3工程と熱処理工程の間に、第3金属膜上に少なくともSnを含む第4金属膜を形成する工程をさらに備えていてもよい。この場合、上記熱処理工程は、第4金属膜に含まれるSnと第2金属膜のAlの双方を含む合金層が形成されない条件で実施されるのが好ましい。このため、上記熱処理工程を実施しても、第4金属膜に含まれるSnと第2金属膜のAlが合金化した脆弱な合金層が形成されない。また、その合金層によって積層電極の電気抵抗が高くなることも抑制される。
第4金属膜に含まれるSnと第2金属膜のAlの双方を含む合金層が形成されないためには、第3金属膜の膜厚が2μm以上であることが好ましい。第3金属膜の膜厚が2μm以上であれば、第4金属膜に含まれるSnと第2金属膜のAlが第3金属膜を越えて合金化することが防止される。
上記した積層電極形成方法では、第3金属膜の膜厚が20μm以下であることが好ましい。第3金属膜の膜厚は20μm以下であれば、熱応力の影響が低減され、積層金属の剥離が抑制される。
本明細書では、上記した方法で製造した半導体装置も開示される。本明細書で開示される半導体装置は、III族窒化物の半導体層と、半導体層の少なくとも一方の表面に設けられている積層電極とを備えている。積層電極は、MgとAl又はCrとAlの第1合金層と、AlとCuの第2合金層を有している。第1合金層は、第2合金層よりも半導体層側に配置されている。
積層電極は、少なくとも第1合金層と第2合金層を有していればよく、さらに他の金属層を備えていてもよい。例えば、半導体層と第1合金層の間に、Mg又はCrの金属層が設けられていても良い。また、第1合金層と第2合金層の間に、Alの金属層が設けられていても良い。上記した半導体装置の積層電極は、低温の熱処理で形成することができるとともに、III族窒化物の半導体層と接着性がよい。
本発明によると、III族窒化物の半導体層の表面に低温で形成することができるとともに、半導体層との接着性が向上した積層電極を提供することができる。
以下に説明する実施例の特徴を整理しておく。
(1)III族窒化物の半導体層の表面に、Mg又はCrの第1金属膜を形成する第1工程と、その第1金属膜の表面に、Alの第2金属膜を形成する第2工程と、その第2金属膜の表面に、Cuの第3金属膜を形成する第3工程と、第1工程、第2工程、及び第3工程を実施した後に、半導体層の温度が230℃以上450℃以下となる温度で1分から120分の熱処理をする熱処理工程を備えている。
(2)上記した熱処理工程は、半導体層の温度が350℃となる温度で10分から60分実施することが一層好ましい。
(3)半導体層の材料にはGaN、AlN又はAlGaNを用いる。
(4)半導体層の裏面に積層電極を形成する時には、既にその半導体層の表面に表面電極が形成されている。
(5)表面電極の材料はAl等であり、500℃を越える温度で熱すると溶融してしまう。半導体層の裏面に積層電極を形成する際の熱処理工程は、この表面電極が溶融しない温度で実施する。
(6)積層電極を形成する際に、Cuの第3金属膜は、その膜厚が10μmとなるように形成する。
図1に、半導体装置1の要部断面図を示す。半導体装置1は、AlNやSi3N4の絶縁基板10と接続部2とGaNの半導体層80と表面電極90を備えている。絶縁基板10と半導体層80とが接続部2で接合されている。接続部2には、絶縁基板10の表面11に設けられているCu膜22と、CuとSnの合金層である接合部M1と、Cuの金属膜34(第3金属膜34という)と、AlとCuの合金層35(第2合金層35という)と、半導体層80の裏面82に接しているMgとAlの合金層37(第1合金層37という)が積層されている。接続部2に含まれる複数種類の金属層は電気的に導通している。また、半導体層80には、電気的機能を発揮するための半導体素子が形成されている。半導体素子の一例には、HEMT等のスイッチング素子が挙げられる。上記した接続部2は、半導体層80内に形成されている半導体素子の一方の主電極である裏面積層電極として用いられている。その裏面積層電極のCu膜22にボンディングワイヤW1が接続されている。また、表面電極90は、半導体層80の表面81に形成されている。表面電極90の材料にはAl等が用いられている。表面電極90は、半導体層80内に形成されている半導体素子の他方の主電極として用いられている。なお、図示していないが、絶縁基板10の裏面には放熱板が接続されている。半導体装置1の動作時に半導体層80に発生した熱が、放熱板に放熱される。
図2から図8を参照して半導体装置1の製造方法を説明する。
まず図2に示すように、GaNの半導体層80を準備する。半導体層80内には、半導体素子を構成する各半導体領域(ドーパント領域やエピタキシャル成長領域等が含まれる)が既に形成されている。次に、半導体層80の表面81の一部に表面電極90が形成される。
次に図3〜図5に示すように、電子線ビーム蒸着法やスパッタリング法を利用して、半導体層80の裏面82に、複数種類の金属膜を積層していく。なお、図3〜図5に示す半導体層80は、図2に示す半導体層80と上下を反対に配置してある。まず図3に示すように、半導体層80の裏面82に、膜厚が20nmのMgの第1金属膜38を形成する。次に図4に示すように、第1金属膜38上に、膜厚が200nmのAlの第2金属膜36を形成する。次に、その第2金属膜36上に、膜厚が10μmのCuの第3金属膜34を形成する。次に図5に示すように、第3金属膜34上に、膜厚が5μmのSnの第4金属膜32を形成する。
一方、図6に示すように、絶縁基板10の表面11にも、膜厚が150μmのCu膜22を形成する。次にCu膜22上に、膜厚が5μmのSn膜24を形成する。
次に図7に示すように、半導体層80を絶縁基板10上に載置する。この載置工程では、半導体層80の裏面82に積層された金属膜のうちの最外層であるSnの第4金属膜32と、絶縁基板10の表面11に積層された金属膜のうちの最外層であるSn膜24を合わせる。合わせた面を接合面S1という。次に、半導体層80の温度が350℃となる温度で、不活性雰囲気ガス中または還元性雰囲気ガス中において30分の熱処理を実施する。これにより、第1金属膜38のMgと第2金属膜36のAlが合金化して、半導体層80の裏面82に接する第1合金層37(図1参照)が形成される。また、第2金属膜36のAlと第3金属膜34のCuが合金化して、第1合金層37に接する第2合金層35が形成される。
同時に、第3金属膜34のCuと絶縁基板10側のCu膜22のCuとが、第4金属膜32のSnと絶縁基板10側のSn膜24のSnと合金化してCu3Sn層(図1参照)となる。このCu3Sn層によって接合部M1が形成される。接続部2が形成されて半導体層80と絶縁基板10が接合される。なお、第3金属膜32のCuとCu膜22のCuは、全ては合金化しない。熱処理後も、第3金属膜32の一部とCu膜22の一部が残存している。
本実施例の接続部2はCuの第3金属膜34を備えている。Cuを利用すると、半導体層80に対する放熱効果を向上させることができる。また、Cuは電気抵抗が低く安価であるので、電極材料としても優れている。本実施例の方法では、半導体層80の裏面82に、Mgの第1金属膜38とAlの第2金属膜36とCuの第3金属膜34とSnの第4金属膜32を積層し、半導体層80の温度が350℃となる温度で熱処理を実施することによって積層電極を形成している。MgはIII族窒化物の半導体層80との接着性が良い。また、この低い温度の熱処理であっても、MgとAlは合金化する。AlとCuも合金化する。CuとSnも合金化する。このため、第1金属膜38のMgと第2金属膜36のAlは合金化して接合することができる。また、第2金属膜36のAlと第3金属膜34のCuは合金化して接合することができる。また、第3金属膜34のCuと絶縁基板10側のCu膜22のCuとが、第4金属膜32のSnと、絶縁基板10側のSn膜24のSnと合金化して接合部M1(Cu3Sn層)を形成することができる。半導体層80の裏面82に、低温の熱処理で接着性の良い積層電極を形成することができる。
なお、半導体層80を絶縁基板10上に載置した後に熱処理をする際の温度と時間は、上記実施例に限定されるものではない。熱処理の温度は、半導体層80の温度が230℃以上450℃以下となる温度であればよい。熱処理の時間は、1分から120分であればよい。この範囲であれば、熱処理工程で表面電極90が溶融することを抑制するとともに、MgとAlの第1合金層37とAlとCuの第2合金層35を形成することができる。また、熱処理の温度は、半導体層80の温度が300℃以上400℃以下であり、熱処理の時間は、10分から60分であることが好ましい。この範囲であれば、表面電極90が溶融することを一層抑制することができ、第1合金層37と第2合金層35を確実に形成することができる。また、熱処理の温度は、半導体層80の温度が350℃となる温度であり、熱処理の時間は、30分であることがさらに好ましい(上記した実施例の場合)。この場合には、表面電極90が損傷することなく、放熱性に優れており電気抵抗の低い良好な特性の積層電極を形成することができることが確認されている。
また、積層電極の形成過程でAlの第2金属膜36上に積層するCuの第3金属膜34の膜厚は、上記実施例の限定されるものではない。第3金属膜34の膜厚は、2μmから20μmの間であればよい。膜厚が2μm以上あれば、第4金属膜32に含まれるSnと第2金属膜36のAlが第3金属膜34を越えて合金化することが抑制される。また、膜厚が20μm以下であれば、熱応力の影響が低減されて積層金属の剥離が抑制される。また、第3金属膜の膜厚は、5μm以上15μm以下であることが好ましい。この範囲であれば、第4金属膜32に含まれるSnと第2金属膜36のAlが第3金属膜34を越えて合金化することが一層抑制され、積層金属が剥離することが一層抑制される。また、第3金属膜の膜厚は、10μmであることがさらに好ましい(上記した実施例の場合)。この場合には、第4金属膜32に含まれるSnと第2金属膜36のAlの双方が合金化されることなく、半導体装置1が動作している時の冷熱サイクル等に起因する熱応力の影響によっても、積層電極が剥離しないことが確認されている。
本実施例では、熱処理後には、第1金属膜38のMgと第2金属膜36のAlは、両者とも全て合金化して残存しない場合について説明したが、第1金属膜38のMgと第2金属膜36のAlは、熱処理後に残存していてもよい。図8に示す半導体装置1aのように両者が残存していてもよいし、一方が残存していてもよい。
本実施例では、半導体層80の裏面82側に金属膜を積層し、また絶縁基板10の表面11側に金属膜を積層し、両者を接合面S1で合わせた後に一度に熱処理を実施しているが、熱処理は複数回に分けて実施してもよい。例えば、半導体層80の裏面82側にCuの第3金属膜32までを積層した時(図4に示した状態の時)に、一回目の熱処理を実施する。この際に、半導体層80の温度が350℃となる温度で、5%の水素を含む窒素雰囲気中において30分間の熱処理を実施する。これにより、第1金属膜38のMgと第2金属膜36のAlが合金化し、図9に示す第1合金層37が形成されるとともに、第2金属膜36のAlと第3金属膜34のCuが合金化し、図9に示す第2合金層35が形成される。次に、図10に示すように、残存したCuの第3金属膜34の表面に、Snの第4金属膜32を形成する。あとは、本実施例の方法と同様に、半導体層80側の第4金属膜32と、絶縁基板10側のSn膜24を接合面S1で合わせて(図7参照)二回目の熱処理を実施する。
また、半導体層80側のCuの第3金属膜34の表面にSnの第4金属膜32を形成した時(図5に示した状態の時)に、一回目の熱処理を実施してもよい。
また、半導体層80側のCuの第3金属膜34と、絶縁基板10側のCu膜22との間にCu−Sn系のはんだ材料を配して熱処理を実施し、これによって接合部M1を形成してもよい。この方法によると、半導体層80側と絶縁基板10側の各々に、Snの金属膜(第4金属膜32とSn膜24)を積層する工程を実施せずに接合部M1を形成することができる。
本実施例では、半導体層80と絶縁基板10が接合されている半導体装置1について説明したが、半導体装置は、半導体層80と他の部材が接合されているものであってもよい。また、少なくとも半導体層80と、第1金属膜38のMgと第2金属膜36のAlが合金化した第1合金層37と、第2金属膜36のAlと第3金属膜34のCuが合金化した第2合金層35を備えていればよく、積層電極を介して他の部材(本実施例では絶縁基板10)と接合されていない状態をもって半導体装置と言ってもよい。この場合には、半導体層80の裏面82に形成されている最内層(第1合金層37あるいは第1金属膜38)からCuの第3金属膜34までの複数層の金属膜を積層電極と称してもよいし、Snの第4金属膜32までの複数層の金属膜を積層電極と称してもよい。
本実施例では、半導体層80の材料としてGaNを用いる場合について説明したが、半導体層80の材料はIII族窒化物であればよい。例えば、半導体層80の材料は、AlN又はAlGaN等であってもよい。
本実施例では、第1金属膜38の材料がMgである場合について説明したが、第1金属膜38の材料がCrであってもよい。この場合にも本実施例と同様の作用効果を得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
半導体装置1の要部断面図を示す。 半導体装置1の製造工程を示す。 半導体装置1の製造工程を示す。 半導体装置1の製造工程を示す。 半導体装置1の製造工程を示す。 半導体装置1の製造工程を示す。 半導体装置1の製造工程を示す。 半導体装置1aの要部断面図を示す。 半導体装置1の別の製造方法の工程を示す。 半導体装置1の別の製造方法の工程を示す。 従来の半導体装置100の要部断面図を示す。
符号の説明
1,1a:半導体装置
2:接続部
10:絶縁基板
11:表面
22:Cu膜
24:Sn膜
32:第4金属膜
34:第3金属膜
35:第2合金層
36:第2金属膜
37:第1合金層
38:第1金属膜
80:半導体層
81:表面
82:裏面
90:表面電極
M1:接合部
S1:接合面
W1:ボンディングワイヤ

Claims (8)

  1. III族窒化物の半導体層の少なくとも一方の表面に積層電極を形成する方法であり、
    半導体層の前記表面にMg又はCrの第1金属膜を形成する第1工程と、
    その第1金属膜上にAlの第2金属膜を形成する第2工程と、
    その第2金属膜上にCuの第3金属膜を形成する第3工程と、
    を備えている積層電極形成方法。
  2. 第1工程、第2工程、及び第3工程を実施した後に、第1金属膜、第2金属膜及び第3金属膜を熱処理する熱処理工程をさらに備えていることを特徴とする請求項1に記載の積層電極形成方法。
  3. 前記熱処理工程では、半導体層の温度が450℃以下で熱処理をすることを特徴とする請求項2に記載の積層電極形成方法。
  4. 第3工程と熱処理工程の間に、第3金属膜上に少なくともSnを含む第4金属膜を形成する工程をさらに備えており、
    熱処理工程では、第4金属膜に含まれるSnと第2金属膜のAlの双方を含む合金層が形成されないことを特徴とする請求項2又は3に記載の積層電極形成方法。
  5. 第3金属膜の膜厚が2μm以上であることを特徴とする請求項4に記載の積層電極形成方法。
  6. 第3金属膜の膜厚が20μm以下であることを特徴とする請求項1〜5のいずれか一項に記載の積層電極形成方法。
  7. 請求項1〜6のいずれか一項に記載の積層電極形成方法を備える半導体装置の製造方法。
  8. III族窒化物の半導体層と、
    半導体層の少なくとも一方の表面に設けられている積層電極と、を備えており、
    積層電極は、MgとAl又はCrとAlの第1合金層と、AlとCuの第2合金層を有し、
    第1合金層が第2合金層よりも半導体層側に配置されていることを特徴とする半導体装置。
JP2008321887A 2008-12-18 2008-12-18 積層電極形成方法とその積層電極を備える半導体装置 Active JP5180802B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008321887A JP5180802B2 (ja) 2008-12-18 2008-12-18 積層電極形成方法とその積層電極を備える半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008321887A JP5180802B2 (ja) 2008-12-18 2008-12-18 積層電極形成方法とその積層電極を備える半導体装置

Publications (2)

Publication Number Publication Date
JP2010147205A JP2010147205A (ja) 2010-07-01
JP5180802B2 true JP5180802B2 (ja) 2013-04-10

Family

ID=42567324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008321887A Active JP5180802B2 (ja) 2008-12-18 2008-12-18 積層電極形成方法とその積層電極を備える半導体装置

Country Status (1)

Country Link
JP (1) JP5180802B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803741B2 (ja) * 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
JP3494478B2 (ja) * 1994-08-22 2004-02-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
JP3289617B2 (ja) * 1996-10-03 2002-06-10 豊田合成株式会社 GaN系半導体素子の製造方法
JP2004095983A (ja) * 2002-09-03 2004-03-25 Toppan Printing Co Ltd プリント配線板の製造方法
JP2004327982A (ja) * 2003-04-11 2004-11-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005203765A (ja) * 2003-12-17 2005-07-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子およびその負極
JP4699822B2 (ja) * 2005-07-04 2011-06-15 株式会社豊田中央研究所 半導体モジュ−ルの製造方法

Also Published As

Publication number Publication date
JP2010147205A (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
CN106575628B (zh) 功率模块
JP5160201B2 (ja) はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
US10319664B2 (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
JP6432466B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP6432465B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP4699822B2 (ja) 半導体モジュ−ルの製造方法
JP2006024829A (ja) 半導体装置及びその製造方法
JP4604641B2 (ja) 半導体装置
JP6456494B2 (ja) 半導体装置の製造方法
CN109478543B (zh) 半导体装置
JP6151089B2 (ja) 半導体装置およびその製造方法
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP5018737B2 (ja) 半導体装置の製造方法
JP5720694B2 (ja) 半導体装置、放熱部材、および、半導体装置の製造方法
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
JP4917375B2 (ja) パワー半導体モジュールの製造方法
JP5180802B2 (ja) 積層電極形成方法とその積層電極を備える半導体装置
WO2021019891A1 (ja) 熱電モジュール及び熱電モジュールの製造方法
JP5723314B2 (ja) 回路素子を備えるモジュール
JP2013187418A (ja) 半導体装置およびその製造方法、並びに実装部材
JP5418654B2 (ja) 半導体装置
JP6407355B2 (ja) 半導体装置およびその製造方法
JP2019096643A (ja) 半導体チップおよびパワーモジュールならびにその製造方法
JP2019110280A (ja) 半導体装置の製造方法
JP6046010B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130111

R150 Certificate of patent or registration of utility model

Ref document number: 5180802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250