JP5180802B2 - 積層電極形成方法とその積層電極を備える半導体装置 - Google Patents
積層電極形成方法とその積層電極を備える半導体装置 Download PDFInfo
- Publication number
- JP5180802B2 JP5180802B2 JP2008321887A JP2008321887A JP5180802B2 JP 5180802 B2 JP5180802 B2 JP 5180802B2 JP 2008321887 A JP2008321887 A JP 2008321887A JP 2008321887 A JP2008321887 A JP 2008321887A JP 5180802 B2 JP5180802 B2 JP 5180802B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- semiconductor layer
- electrode
- heat treatment
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
Mg又はCrはIII族窒化物の半導体層との接着性が良い。また、第2金属膜のAlは、第1金属膜のMg又はCrと合金化するとともに、第3金属膜のCuとも合金化する。上記した方法によると、III族窒化物の半導体層の少なくとも一方の表面に、Cuを含む積層電極を形成することができる。
例えば、半導体層に積層電極を形成するのに先立って、半導体層の他の表面にAl等の電極が形成されていることが多い。このため、積層電極を形成する時の熱処理は、Al等の電極に悪影響を及ぼさない低い温度で実施するのが望ましい。450℃以下の熱処理温度であれば、Al等の電極に悪影響を及ぼすことなく、積層電極を合金化させることができる。
積層電極は、少なくとも第1合金層と第2合金層を有していればよく、さらに他の金属層を備えていてもよい。例えば、半導体層と第1合金層の間に、Mg又はCrの金属層が設けられていても良い。また、第1合金層と第2合金層の間に、Alの金属層が設けられていても良い。上記した半導体装置の積層電極は、低温の熱処理で形成することができるとともに、III族窒化物の半導体層と接着性がよい。
(1)III族窒化物の半導体層の表面に、Mg又はCrの第1金属膜を形成する第1工程と、その第1金属膜の表面に、Alの第2金属膜を形成する第2工程と、その第2金属膜の表面に、Cuの第3金属膜を形成する第3工程と、第1工程、第2工程、及び第3工程を実施した後に、半導体層の温度が230℃以上450℃以下となる温度で1分から120分の熱処理をする熱処理工程を備えている。
(2)上記した熱処理工程は、半導体層の温度が350℃となる温度で10分から60分実施することが一層好ましい。
(3)半導体層の材料にはGaN、AlN又はAlGaNを用いる。
(4)半導体層の裏面に積層電極を形成する時には、既にその半導体層の表面に表面電極が形成されている。
(5)表面電極の材料はAl等であり、500℃を越える温度で熱すると溶融してしまう。半導体層の裏面に積層電極を形成する際の熱処理工程は、この表面電極が溶融しない温度で実施する。
(6)積層電極を形成する際に、Cuの第3金属膜は、その膜厚が10μmとなるように形成する。
まず図2に示すように、GaNの半導体層80を準備する。半導体層80内には、半導体素子を構成する各半導体領域(ドーパント領域やエピタキシャル成長領域等が含まれる)が既に形成されている。次に、半導体層80の表面81の一部に表面電極90が形成される。
また、半導体層80側のCuの第3金属膜34と、絶縁基板10側のCu膜22との間にCu−Sn系のはんだ材料を配して熱処理を実施し、これによって接合部M1を形成してもよい。この方法によると、半導体層80側と絶縁基板10側の各々に、Snの金属膜(第4金属膜32とSn膜24)を積層する工程を実施せずに接合部M1を形成することができる。
本実施例では、第1金属膜38の材料がMgである場合について説明したが、第1金属膜38の材料がCrであってもよい。この場合にも本実施例と同様の作用効果を得ることができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:接続部
10:絶縁基板
11:表面
22:Cu膜
24:Sn膜
32:第4金属膜
34:第3金属膜
35:第2合金層
36:第2金属膜
37:第1合金層
38:第1金属膜
80:半導体層
81:表面
82:裏面
90:表面電極
M1:接合部
S1:接合面
W1:ボンディングワイヤ
Claims (8)
- III族窒化物の半導体層の少なくとも一方の表面に積層電極を形成する方法であり、
半導体層の前記表面にMg又はCrの第1金属膜を形成する第1工程と、
その第1金属膜上にAlの第2金属膜を形成する第2工程と、
その第2金属膜上にCuの第3金属膜を形成する第3工程と、
を備えている積層電極形成方法。 - 第1工程、第2工程、及び第3工程を実施した後に、第1金属膜、第2金属膜及び第3金属膜を熱処理する熱処理工程をさらに備えていることを特徴とする請求項1に記載の積層電極形成方法。
- 前記熱処理工程では、半導体層の温度が450℃以下で熱処理をすることを特徴とする請求項2に記載の積層電極形成方法。
- 第3工程と熱処理工程の間に、第3金属膜上に少なくともSnを含む第4金属膜を形成する工程をさらに備えており、
熱処理工程では、第4金属膜に含まれるSnと第2金属膜のAlの双方を含む合金層が形成されないことを特徴とする請求項2又は3に記載の積層電極形成方法。 - 第3金属膜の膜厚が2μm以上であることを特徴とする請求項4に記載の積層電極形成方法。
- 第3金属膜の膜厚が20μm以下であることを特徴とする請求項1〜5のいずれか一項に記載の積層電極形成方法。
- 請求項1〜6のいずれか一項に記載の積層電極形成方法を備える半導体装置の製造方法。
- III族窒化物の半導体層と、
半導体層の少なくとも一方の表面に設けられている積層電極と、を備えており、
積層電極は、MgとAl又はCrとAlの第1合金層と、AlとCuの第2合金層を有し、
第1合金層が第2合金層よりも半導体層側に配置されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008321887A JP5180802B2 (ja) | 2008-12-18 | 2008-12-18 | 積層電極形成方法とその積層電極を備える半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008321887A JP5180802B2 (ja) | 2008-12-18 | 2008-12-18 | 積層電極形成方法とその積層電極を備える半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147205A JP2010147205A (ja) | 2010-07-01 |
JP5180802B2 true JP5180802B2 (ja) | 2013-04-10 |
Family
ID=42567324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008321887A Active JP5180802B2 (ja) | 2008-12-18 | 2008-12-18 | 積層電極形成方法とその積層電極を備える半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5180802B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2803741B2 (ja) * | 1993-03-19 | 1998-09-24 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体の電極形成方法 |
JP3494478B2 (ja) * | 1994-08-22 | 2004-02-09 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体素子 |
JP3289617B2 (ja) * | 1996-10-03 | 2002-06-10 | 豊田合成株式会社 | GaN系半導体素子の製造方法 |
JP2004095983A (ja) * | 2002-09-03 | 2004-03-25 | Toppan Printing Co Ltd | プリント配線板の製造方法 |
JP2004327982A (ja) * | 2003-04-11 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005203765A (ja) * | 2003-12-17 | 2005-07-28 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子およびその負極 |
JP4699822B2 (ja) * | 2005-07-04 | 2011-06-15 | 株式会社豊田中央研究所 | 半導体モジュ−ルの製造方法 |
-
2008
- 2008-12-18 JP JP2008321887A patent/JP5180802B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010147205A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106575628B (zh) | 功率模块 | |
JP5160201B2 (ja) | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
US10319664B2 (en) | Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink | |
JP6432466B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
JP6432465B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
JP4699822B2 (ja) | 半導体モジュ−ルの製造方法 | |
JP2006024829A (ja) | 半導体装置及びその製造方法 | |
JP4604641B2 (ja) | 半導体装置 | |
JP6456494B2 (ja) | 半導体装置の製造方法 | |
CN109478543B (zh) | 半导体装置 | |
JP6151089B2 (ja) | 半導体装置およびその製造方法 | |
JP2009129983A (ja) | 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
JP5018737B2 (ja) | 半導体装置の製造方法 | |
JP5720694B2 (ja) | 半導体装置、放熱部材、および、半導体装置の製造方法 | |
JP2005311284A (ja) | パワー半導体素子およびこれを用いた半導体装置 | |
JP4917375B2 (ja) | パワー半導体モジュールの製造方法 | |
JP5180802B2 (ja) | 積層電極形成方法とその積層電極を備える半導体装置 | |
WO2021019891A1 (ja) | 熱電モジュール及び熱電モジュールの製造方法 | |
JP5723314B2 (ja) | 回路素子を備えるモジュール | |
JP2013187418A (ja) | 半導体装置およびその製造方法、並びに実装部材 | |
JP5418654B2 (ja) | 半導体装置 | |
JP6407355B2 (ja) | 半導体装置およびその製造方法 | |
JP2019096643A (ja) | 半導体チップおよびパワーモジュールならびにその製造方法 | |
JP2019110280A (ja) | 半導体装置の製造方法 | |
JP6046010B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5180802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |