JP5180268B2 - スケーラブルなバス構造 - Google Patents
スケーラブルなバス構造 Download PDFInfo
- Publication number
- JP5180268B2 JP5180268B2 JP2010200833A JP2010200833A JP5180268B2 JP 5180268 B2 JP5180268 B2 JP 5180268B2 JP 2010200833 A JP2010200833 A JP 2010200833A JP 2010200833 A JP2010200833 A JP 2010200833A JP 5180268 B2 JP5180268 B2 JP 5180268B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- address information
- read
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Small-Scale Networks (AREA)
Description
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]バス上で送信要素と受信要素との間で通信する方法であって、
前記バスは、第1チャネルと第2チャネルとを備え、
前記方法は、
読み出しアドレス情報及び書き込みアドレス情報と、読み出し制御信号及び書き込み制御信号と、書き込みデータとを前記第1チャネル上で前記送信要素からブロードキャストし、
前記第1チャネル上でブロードキャストされた、前記書き込みデータと、前記読み出し制御信号及び前記書き込み制御信号と、前記読み出しアドレス情報及び前記書き込みアドレス情報とを前記受信要素が区別できるように、前記送信要素から前記受信要素へシグナリングし、
前記書き込みアドレス情報と前記書き込み制御信号とに基づいて、前記受信要素において前記第1チャネル上でブロードキャストされた書き込みデータを格納し、
前記読み出しアドレス情報と前記読み出し制御信号とに基づいて、前記受信要素から読み出しデータを引き出し、
引き出された読み出しデータを前記第2チャネル上で前記受信要素からブロードキャストする、
ことを備える方法。
[2]前記第1チャネルは複数の副チャネルを備え、
前記副チャネルの第1副チャネルがとあるタイムピリオドの間に前記アドレス情報の一部をブロードキャストし、並行して、前記副チャネルの第2副チャネルが同一のタイムピリオドの間に制御信号の一部をブロードキャストする、
上記[1]に記載の方法。
[3]前記副チャネルの第3副チャネルが前記同一のタイムピリオドの間に書き込みデータの一部をブロードキャストする、上記[2]に記載の方法。
[4]書き込み信号と読み出し信号とは複数の転送修飾句と書き込みバイトイネーブルとを備える、上記[1]に記載の方法。
[5]前記第2チャネル上で、前記引き出された読み出しデータの少なくとも一部のブロードキャストと並行して、少なくとも、書き込みデータ、読み出し制御信号あるいは書き込み制御信号、もしくは前記読み出しアドレス情報あるいは前記書き込みアドレス情報の一部が前記第1チャネル上でブロードキャストされる、上記[1]に記載の方法。
[6]前記書き込みデータは複数のペイロードを備え、
前記送信要素が前記ペイロードの1つの第1の部分と第2の部分との間に読み出しアドレス情報あるいは書き込みアドレス情報の一部をブロードキャストする、
上記[1]に記載の方法。
[7]さらに、前記受信要素から前記送信要素へ、前記第1チャネル上の前記ブロードキャストを受け取ったことを知らせるためにシグナリングする、上記[1]に記載の方法。
[8]さらに、前記受信要素から前記送信要素への前記シグナリングに応答して、前記読み出しアドレス情報あるいは前記書き込みアドレス情報、前記読み出し制御信号あるいは前記書き込み制御信号、もしくは書き込みデータの同一部分のブロードキャストを繰り返す、上記[7]に記載の方法。
[9]前記書き込みデータは複数のペイロードを備え、
前記ペイロードの1と関連づけられた前記書き込みアドレス情報の部分の前記ブロードキャストに続くが、前記ペイロードの前記1つが前記受信要素に完全にブロードキャストされる前のタイムピリオドの間、前記読み出しアドレス情報あるいは前記読み出し制御信号の前記同一部分が、繰り返しブロードキャストされ、
前記方法は、さらに、
前記タイムピリオドの終わりに前記繰り返されたブロードキャストを中断し、
前記ペイロードの前記1つの前記ブロードキャストを完了し、
前記ペイロードの前記1つの前記ブロードキャストの完了に続いて、前記読み出しアドレス情報あるいは前記読み出し制御信号の前記同一部分のブロードキャストを繰り返す、
上記[8]に記載の方法。
[10]さらに、前記受信要素から前記送信要素へ、前記受信要素がいつ前記読み出しデータをブロードキャストしているかを示すためシグナリングする、上記[1]に記載の方法。
[11]さらに、
前記第2チャネル上で前記受信要素から命令をブロードキャストし、
前記送信要素が前記読み出しデータと前記命令とを区別できるよう、前記受信要素から前記送信要素へシグナリングする、
上記[10]に記載の方法。
[12]前記第2チャネルは複数の副チャネルを備え、
前記副チャネルの第1副チャネルがとあるタイムピリオドの間に読み出しデータの一部をブロードキャストし、並行して、前記副チャネルの第2副チャネルが同一のタイムピリオドの間に命令の一部のブロードキャストする、
上記[11]に記載の方法。
[13]第1チャネルと第2チャネルとを有するバスと、
前記第1チャネル上で、読み出しアドレス情報と、書き込みアドレス情報と、読み出し制御信号と、書き込み制御信号と、書き込みデータとをブロードキャストするよう構成されている送信要素と、
前記書き込みアドレス情報と前記書き込み制御信号とに基づいて前記第1チャネル上でブロードキャストされた前記書き込みデータを格納し、前記読み出しアドレス情報と前記読み出し制御信号とに基づいて読み出しデータを引き出し、前記送信要素に前記引き出された読み出しデータを前記第2チャネル上でブロードキャストする、よう構成されている受信要素と、
を備え、
前記送信要素はさらに、前記第1チャネル上でブロードキャストされた、前記書き込みデータと、前記読み出し制御信号及び前記書き込み制御信号と、前記読み出しアドレス情報及び前記書き込みアドレス情報とを区別できるように、前記受信要素をシグナリングするよう構成されている、
処理システム。
[14]前記第1チャネルは複数の副チャネルを備え、
前記送信要素はさらに、前記副チャネルの第1副チャネルがとあるタイムピリオドの間に前記アドレス情報の一部をブロードキャストし、並行して、前記副チャネルの第2副チャネルが同一のタイムピリオドの間に制御信号の一部をブロードキャストするよう構成されている、
上記[13]に記載の処理システム。
[15]前記送信要素はさらに、前記副チャネルの第3副チャネル上に前記同一のタイムピリオドの間に書き込みデータの一部をブロードキャストするよう構成されている、上記[14]に記載の処理システム。
[16]前記読み出し信号と前記書き込み信号とは、複数の転送修飾句と書き込みバイトイネーブルとを備える、上記[13]に記載の処理システム。
[17]前記送信要素はさらに、前記第2チャネル上で、前記引き出された読み出しデータの少なくとも一部のブロードキャストと並行して、少なくとも、書き込みデータ、読み出し制御信号あるいは書き込み制御信号、もしくは前記読み出しアドレス情報あるいは前記書き込みアドレス情報の一部が前記第1チャネル上でブロードキャストするよう構成されている、上記[13]に記載の処理システム。
[18]前記書き込みデータは複数のペイロードを備え、
前記送信要素はさらに、前記ペイロードの1つの第1の部分と第2の部分との間に読み出しアドレス情報あるいは書き込みアドレス情報の一部をブロードキャストするよう構成されている、
上記[13]に記載の処理システム。
[19]前記受信要素はさらに前記第1チャネル上の前記ブロードキャストを受け取ったことを知らせるために、前記送信要素に対してシグナリングするよう構成されている、上記[13]に記載の処理システム。
[20]前記送信要素はさらに、前記受信要素からそのようなブロードキャストに関する受信確認を受け取っていない場合、書き込みデータ、読み出し制御信号あるいは書き込み制御信号、もしくは読み出しアドレス情報あるいは書き込みアドレス情報の前記同一部分のブロードキャストを繰り返すよう構成されている、上記[19]に記載の処理システム。
[21]前記送信要素がさらにアドレスバックオフ機構を備える、上記[19]に記載の処理システム。
[22]前記受信要素がさらに前記受信要素がいつ前記読み出しデータをブロードキャストしているかを示すために前記送信要素にシグナリングするよう構成されている、上記[13]に記載の処理システム。
[23]前記受信要素がさらに、前記第2チャネル上で命令をブロードキャストし、前記送信要素が前記読み出しデータと前記命令とを区別できるように前記送信要素にシグナリングする、よう構成されている、上記[22]に記載の処理システム。
[24]前記第2チャネルは複数の副チャネルを備え、
前記受信要素はさらに、前記副チャネルの第1副チャネル上でとあるタイムピリオドの間に読み出しデータの一部をブロードキャストし、並行して、前記副チャネルの第2副チャネル上で同一のタイムピリオドの間に命令の一部のブロードキャストするよう構成されている、
上記[23]に記載の処理システム。
[25]第1チャネルと第2チャネルとを有するバスと、
前記第1チャネル上を、読み出しアドレス情報と、書き込みアドレス情報及び読み出しアドレス制御信号と、書き込みアドレス制御信号及び書き込みデータとをブロードキャストするための送信手段と、
前記書き込みアドレス情報と前記書き込み制御信号とに基づいて、前記第1チャネル上でブロードキャストされた前記書き込みデータを格納し、前記読み出しアドレス情報と前記読み出し制御信号とに基づいて、読み出しデータを引き出し、前記第2チャネル上で送信要素へ前記引き出された読み出しデータをブロードキャストするための受信手段と、
を備え、
前記送信手段はさらに、前記受信要素が、前記第1チャネル上でブロードキャストされた、前記書き込みデータと、前記読み出し制御信号及び前記書き込み制御信号と、前記読み出しアドレス情報及び前記書き込みアドレス情報とを区別できるように、前記受信手段をシグナリングするための手段を備える、
処理システム。
Claims (25)
- バス上で通信する方法であって、
前記方法は、
前記バスの送信チャネル上で送信要素から受信要素に第1のデータおよび第1のアドレス情報のうちの少なくとも1つ、あるいは両方を送信し、前記送信チャネル上で前記送信要素から前記受信要素に第2のデータおよび第2のアドレス情報のうちの少なくとも1つ、あるいは両方を送信すること、
前記送信要素から前記受信要素に複数の種類フィールド中の種類データを送信すること、前記種類データは、前記受信要素が前記第1のデータと前記第1のアドレス情報を区別でき、前記第2のデータと前記第2のアドレス情報を区別できるように通信される、
前記受信要素が前記送信された第1のデータ、第1のアドレス情報、第2のデータまたは第2のアドレス情報のいずれも受信しないことを、受信確認信号に基づいて、前記送信要素で検出すること、および前記検出することに応答して、前記送信要素から前記受信要素への前記第1のデータ、第1のアドレス情報、第2のデータまたは第2のアドレス情報のうちの1あるいは2以上のものの送信を繰り返すこと、
ここにおいて、前記送信を繰り返すことは、前記受信確認信号が所定のクロックサイクル数内での受信を示さないとき、前記送信要素による送信の繰り返し回数を制限することを含む、
前記送信要素から前記受信要素へ読み出し動作要求を送信すること、
前記読み出し動作要求が前記受信要素で受信されたか否かを、前記受信確認信号に基づいて、前記送信要素で検出すること、および前記読み出し動作要求が受信されなかったことを検出することに応答して、前記読み出し動作要求に関するアドレス位置の代わりに、中断している書き込み動作の残っている書き込みデータを前記送信要素から送信すること、
前記バスの受信チャネル上で、前記受信要素から読み出しデータを受信すること、
を備える方法。 - 前記第1のアドレス情報及び前記第2のアドレス情報は、共通のクロックサイクル中に前記送信チャネル上で送信される、
請求項1に記載の方法。 - さらに、前記受信要素から前記送信要素へ、前記受信要素が前記読み出しデータをいつ送信しているかを示すためにシグナリングすることを備える、請求項1に記載の方法。
- 前記受信要素から前記受信チャネル上で複数の命令を送信すること、
前記送信要素が前記読み出しデータと前記複数の命令とを区別できるように、前記受信要素から前記送信要素へシグナリングすること
をさらに備える、請求項3に記載の方法。 - 前記受信チャネルは複数の副チャネルを備える、
請求項4に記載の方法。 - 下記を備える処理システム、
第1チャネルと第2チャネルとを有するバスと、
該バスの前記第1チャネル上で送信要素から受信要素へ第1のデータおよび第1のアドレス情報のうちの少なくとも1つ、あるいは両方を送信するように、および前記第1チャネル上で前記送信要素から前記受信要素へ第2のデータおよび第2のアドレス情報のうちの少なくとも1つ、あるいは両方を送信するよう構成されている送信要素と、
ここにおいて、前記受信要素は、前記第1チャネル上で送信された前記第1および第2のデータを格納するように、及び前記第1および第2のアドレス情報に基づいて読み出しデータを引き出すように、構成されている、
ここにおいて、前記送信要素は、前記受信要素に複数の種類フィールド中の種類データを送信するようにさらに構成され、前記種類データは、前記受信要素が前記第1のデータと前記第1のアドレス情報を区別できるように、及び前記第2のデータと前記第2のアドレス情報を区別できるように通信される、
ここにおいて、前記送信要素は、前記受信要素が前記送信された第1のデータ、第1のアドレス情報、第2のデータまたは第2のアドレス情報のいずれも受信しないことを、受信確認信号に基づいて検出するように、および前記検出することに応答して、受信確認が前記送信要素によって前記受信要素から受信されないとき、前記送信要素から前記受信要素への前記第1のデータおよび第1のアドレス情報あるいは前記第2のデータおよび第2のアドレス情報の送信を繰り返すようにさらに構成されている、
ここにおいて、前記送信要素は、前記受信確認が所定のクロックサイクル数内に受信されないとき、繰り返し送信の回数を制限するようにさらに構成され、
ここにおいて、前記送信要素は、前記送信要素から前記受信要素へ読み出し動作要求を送信するようにさらに構成され、
ここにおいて、前記送信要素は、前記読み出し動作要求が前記受信要素で受信されないことを、前記受信確認信号に基づいて検出するように、および、応答して、読み出し動作要求に関するアドレス位置の代わりに、中断している書き込み動作から残っている書き込みデータを送信するようにさらに構成されている。 - 前記受信要素は、前記受信要素が前記読み出しデータをいつ送信しているかを示すために前記送信要素にシグナリングするようにさらに構成されている、請求項6に記載の処理システム。
- 前記受信要素は、前記第2チャネル上で命令を送信するように、及び前記送信要素が前記読み出しデータと前記命令とを区別できるように前記送信要素にシグナリングするように、さらに構成されている、請求項7に記載の処理システム。
- 送信のために利用可能である前記送信チャネルの副チャネルの第1の数を決定することをさらに備え、ここにおいて、副チャネルの前記第1の数は少なくとも2である、請求項1に記載の方法。
- 前記読み出しデータの送信に利用可能である前記受信チャネルの副チャネルの第2の数を決定することをさらに備え、ここにおいて、副チャネルの前記第2の数は少なくとも2である、請求項9に記載の方法。
- 副チャネルの前記第1の数を変更することをさらに備える、請求項10に記載の方法。
- 副チャネルの前記第2の数を変更することをさらに備える、請求項11に記載の方法。
- 副チャネルの前記第1の数を増加することをさらに備える、請求項11に記載の方法。
- 前記第1のデータは前記送信チャネルの第1の副チャネル上で通信され、前記第2のデータは前記送信チャネルの第2の副チャネル上で通信される、請求項1に記載の方法。
- 前記第1のデータおよび第1のアドレス情報の少なくとも一部分は、前記送信チャネルのうちの第1の副チャネル上で送信され、前記第2のデータおよび第2のアドレス情報の少なくとも一部分は、前記読み出しデータの少なくとも一部分の受信と並行して、前記送信チャネルのうちの第2の副チャネル上で送信される、請求項14に記載の方法。
- 前記複数の種類フィールドのうちの少なくとも1つにおける前記種類データは、共有参照クロック信号のライジング・エッジ上でデータ種類とアドレス種類との間で変化する、請求項1に記載の方法。
- 前記第1のデータは、第1の副チャネル上でペイロードにより通信される、請求項14に記載の方法。
- 前記ペイロードを識別する転送タグは、前記送信チャネル上で通信される、請求項17に記載の方法。
- 前記送信チャネル上で複数の転送修飾句を送信することをさらに備える、請求項1に記載の方法。
- 前記複数の転送修飾句はペイロードサイズを備える、請求項19に記載の方法。
- 前記第1のデータは前記送信チャネルの第1の副チャネル上で通信され、前記第2のデータは前記送信チャネルの第2の副チャネル上で通信される、請求項6に記載のシステム。
- 前記送信要素は、前記第2チャネル上で通信された前記引き出された読み出しデータの少なくとも一部分を受信することと実質的に並行して、前記第1の副チャネル上で前記第1のデータおよび第1のアドレス情報の少なくとも一部分を送信するようにさらに構成されている、請求項21に記載の処理システム。
- 前記複数の種類データフィールドのそれぞれは、3ビットデータフィールドである、請求項6に記載のシステム。
- 前記動作要求は、読み出し動作要求および書き込み動作要求のうちの1つである、請求項1に記載の方法。
- 前記動作要求は、読み出し動作要求および書き込み動作要求のうちの1つである、請求項6に記載のシステム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54211404P | 2004-02-04 | 2004-02-04 | |
US60/542,114 | 2004-02-04 | ||
US10/921,053 | 2004-08-17 | ||
US10/921,053 US7209998B2 (en) | 2004-02-04 | 2004-08-17 | Scalable bus structure |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006552321A Division JP4685800B2 (ja) | 2004-02-04 | 2005-02-03 | スケーラブルなバス構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044154A JP2011044154A (ja) | 2011-03-03 |
JP5180268B2 true JP5180268B2 (ja) | 2013-04-10 |
Family
ID=34811473
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006552321A Expired - Fee Related JP4685800B2 (ja) | 2004-02-04 | 2005-02-03 | スケーラブルなバス構造 |
JP2010200833A Expired - Fee Related JP5180268B2 (ja) | 2004-02-04 | 2010-09-08 | スケーラブルなバス構造 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006552321A Expired - Fee Related JP4685800B2 (ja) | 2004-02-04 | 2005-02-03 | スケーラブルなバス構造 |
Country Status (12)
Country | Link |
---|---|
US (3) | US7209998B2 (ja) |
EP (2) | EP1714218B9 (ja) |
JP (2) | JP4685800B2 (ja) |
KR (1) | KR100876575B1 (ja) |
CN (2) | CN100481053C (ja) |
AT (2) | ATE526634T1 (ja) |
DE (1) | DE602005022829D1 (ja) |
ES (1) | ES2348582T3 (ja) |
HK (1) | HK1099823A1 (ja) |
IL (3) | IL177240A (ja) |
PL (1) | PL1714218T3 (ja) |
WO (1) | WO2005078594A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7209998B2 (en) * | 2004-02-04 | 2007-04-24 | Qualcomm Incorporated | Scalable bus structure |
US7617343B2 (en) * | 2005-03-02 | 2009-11-10 | Qualcomm Incorporated | Scalable bus structure |
US8107492B2 (en) * | 2006-02-24 | 2012-01-31 | Qualcomm Incorporated | Cooperative writes over the address channel of a bus |
US8108563B2 (en) * | 2006-02-24 | 2012-01-31 | Qualcomm Incorporated | Auxiliary writes over address channel |
US7822903B2 (en) * | 2006-02-24 | 2010-10-26 | Qualcomm Incorporated | Single bus command having transfer information for transferring data in a processing system |
AU2007237067C1 (en) | 2006-04-10 | 2012-05-24 | Elta Systems Ltd. | Distributed jammer system |
JP5166922B2 (ja) * | 2008-03-10 | 2013-03-21 | キヤノン株式会社 | 共有バス制御装置及びその制御方法 |
KR20100063219A (ko) * | 2008-12-03 | 2010-06-11 | 삼성전자주식회사 | 시스템 온 칩에서 비트 단위의 데이터 쓰기 방법 및 장치 |
US9972196B2 (en) * | 2012-04-23 | 2018-05-15 | Analog Devices, Inc. | Isolator system with status data integrated with measurement data |
US9768945B2 (en) | 2012-04-23 | 2017-09-19 | Analog Devices, Inc. | Isolated system data communication |
US9280503B2 (en) * | 2013-04-12 | 2016-03-08 | Apple Inc. | Round robin arbiter handling slow transaction sources and preventing block |
KR101925694B1 (ko) * | 2013-12-26 | 2018-12-05 | 인텔 코포레이션 | 멀티칩 패키지 링크 |
US11086803B2 (en) | 2018-10-05 | 2021-08-10 | Micron Technology, Inc. | Dynamically configuring transmission lines of a bus |
WO2020252791A1 (zh) * | 2019-06-21 | 2020-12-24 | 华为技术有限公司 | 一种集成芯片及数据处理方法 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63146148A (ja) * | 1986-12-09 | 1988-06-18 | Nec Corp | バス方式 |
US5065396A (en) * | 1990-01-02 | 1991-11-12 | At&T Bell Laboratories | Inverse multiplexer and demultiplexer techniques |
US5161162A (en) * | 1990-04-12 | 1992-11-03 | Sun Microsystems, Inc. | Method and apparatus for system bus testability through loopback |
US5418785A (en) * | 1992-06-04 | 1995-05-23 | Gte Laboratories Incorporated | Multiple-channel token ring network with single optical fiber utilizing subcarrier multiplexing with a dedicated control channel |
US5303227A (en) * | 1992-08-03 | 1994-04-12 | Motorola, Inc. | Method and apparatus for enhanced modes in SPI communication |
US5450547A (en) * | 1992-10-01 | 1995-09-12 | Xerox Corporation | Bus interface using pending channel information stored in single circular queue for controlling channels of data transfer within multiple FIFO devices |
US5699540A (en) * | 1992-11-16 | 1997-12-16 | Intel Corporation | Pseudo-concurrent access to a cached shared resource |
JPH06259343A (ja) * | 1993-03-10 | 1994-09-16 | Hitachi Ltd | 多重バス制御方式及びそれを用いたシステム |
US5752076A (en) * | 1995-08-31 | 1998-05-12 | Intel Corporation | Dynamic programming of bus master channels by intelligent peripheral devices using communication packets |
US6209071B1 (en) * | 1996-05-07 | 2001-03-27 | Rambus Inc. | Asynchronous request/synchronous data dynamic random access memory |
US5812878A (en) * | 1996-05-10 | 1998-09-22 | Apple Computer, Inc. | System for DMA transfer wherein controller waits before execution of next instruction until a counter counts down from a value loaded by said controller |
US5896513A (en) * | 1996-07-03 | 1999-04-20 | Intel Corporation | Computer system providing a universal architecture adaptive to a variety of processor types and bus protocols |
US5926831A (en) * | 1996-10-11 | 1999-07-20 | International Business Machines Corporation | Methods and apparatus for control of speculative memory accesses |
US5925118A (en) * | 1996-10-11 | 1999-07-20 | International Business Machines Corporation | Methods and architectures for overlapped read and write operations |
US5870406A (en) * | 1997-02-19 | 1999-02-09 | Ericsson Inc. | Automatic repeat request(ARQ) data communications method and apparatus |
JPH10289202A (ja) * | 1997-04-16 | 1998-10-27 | Seiko Epson Corp | マイコン回路 |
US5944805A (en) * | 1997-08-21 | 1999-08-31 | Advanced Micro Devices, Inc. | System and method for transmitting data upon an address portion of a computer system bus during periods of maximum utilization of a data portion of the bus |
US5991841A (en) * | 1997-09-24 | 1999-11-23 | Intel Corporation | Memory transactions on a low pin count bus |
US6081860A (en) * | 1997-11-20 | 2000-06-27 | International Business Machines Corporation | Address pipelining for data transfers |
US6292705B1 (en) * | 1998-09-29 | 2001-09-18 | Conexant Systems, Inc. | Method and apparatus for address transfers, system serialization, and centralized cache and transaction control, in a symetric multiprocessor system |
US6167475A (en) * | 1998-07-06 | 2000-12-26 | International Business Machines Corporation | Data transfer method/engine for pipelining shared memory bus accesses |
US6430641B1 (en) * | 1999-05-04 | 2002-08-06 | International Business Machines Corporation | Methods, arbiters, and computer program products that can improve the performance of a pipelined dual bus data processing system |
US6427193B1 (en) | 1999-05-18 | 2002-07-30 | Advanced Micro Devices, Inc. | Deadlock avoidance using exponential backoff |
JP3853114B2 (ja) * | 1999-07-30 | 2006-12-06 | 松下電器産業株式会社 | インターフェースの設計方法 |
JP2001092662A (ja) * | 1999-09-22 | 2001-04-06 | Toshiba Corp | プロセッサコア及びこれを用いたプロセッサ |
CN1129071C (zh) | 1999-10-27 | 2003-11-26 | 盖内蒂克瓦尔有限公司 | 元件之间的通道传输结构及其传输方法 |
JP2001154981A (ja) * | 1999-11-12 | 2001-06-08 | Geneticware Corp Ltd | エレメント間のチャンネル通信方法およびそのチャンネル通信装置 |
US6628166B2 (en) * | 2000-03-03 | 2003-09-30 | Tripath Technology, Inc. | RF communication system using an RF digital amplifier |
JP2001265711A (ja) * | 2000-03-17 | 2001-09-28 | Casio Comput Co Ltd | データ転送装置およびバスシステム |
JP3714104B2 (ja) * | 2000-03-31 | 2005-11-09 | セイコーエプソン株式会社 | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 |
US6654836B1 (en) * | 2000-06-20 | 2003-11-25 | International Business Machines Corporation | Dual master device for improved utilization of a processor local bus |
US6772254B2 (en) * | 2000-06-21 | 2004-08-03 | International Business Machines Corporation | Multi-master computer system with overlapped read and write operations and scalable address pipelining |
US6629166B1 (en) | 2000-06-29 | 2003-09-30 | Intel Corporation | Methods and systems for efficient connection of I/O devices to a channel-based switched fabric |
US6594712B1 (en) * | 2000-10-20 | 2003-07-15 | Banderacom, Inc. | Inifiniband channel adapter for performing direct DMA between PCI bus and inifiniband link |
US7076595B1 (en) * | 2001-05-18 | 2006-07-11 | Xilinx, Inc. | Programmable logic device including programmable interface core and central processing unit |
US6842816B1 (en) * | 2001-07-31 | 2005-01-11 | Network Elements, Inc. | Configurable glueless microprocessor interface |
US7191271B2 (en) * | 2001-09-20 | 2007-03-13 | Lockheed Martin Corporation | Two level multi-tier system bus |
US20030112805A1 (en) * | 2001-12-19 | 2003-06-19 | Stanton Kevin B. | Method and apparatus for providing device-to-device connectivity using shared infiniband NIC device |
US7035958B2 (en) * | 2002-10-03 | 2006-04-25 | International Business Machines Corporation | Re-ordering a first request within a FIFO request queue to a different queue position when the first request receives a retry response from the target |
JP4314460B2 (ja) * | 2003-02-20 | 2009-08-19 | ソニー株式会社 | データ転送方法、データ転送装置およびデータ転送システム |
US7136953B1 (en) | 2003-05-07 | 2006-11-14 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization |
US7782325B2 (en) | 2003-10-22 | 2010-08-24 | Alienware Labs Corporation | Motherboard for supporting multiple graphics cards |
WO2005071556A1 (en) * | 2004-01-22 | 2005-08-04 | Qualcomm Incorporated | A two channel bus structure to support address information, data, and transfer qualifiers |
US20050182884A1 (en) * | 2004-01-22 | 2005-08-18 | Hofmann Richard G. | Multiple address two channel bus structure |
US7209998B2 (en) * | 2004-02-04 | 2007-04-24 | Qualcomm Incorporated | Scalable bus structure |
US8028143B2 (en) * | 2004-08-27 | 2011-09-27 | Qualcomm Incorporated | Method and apparatus for transmitting memory pre-fetch commands on a bus |
US7185123B2 (en) * | 2004-09-15 | 2007-02-27 | Qualcomm Incorporated | Method and apparatus for allocating bandwidth on a transmit channel of a bus |
-
2004
- 2004-08-17 US US10/921,053 patent/US7209998B2/en active Active
-
2005
- 2005-02-03 DE DE602005022829T patent/DE602005022829D1/de active Active
- 2005-02-03 WO PCT/US2005/003789 patent/WO2005078594A1/en active Application Filing
- 2005-02-03 AT AT09177248T patent/ATE526634T1/de not_active IP Right Cessation
- 2005-02-03 AT AT05722790T patent/ATE477542T1/de not_active IP Right Cessation
- 2005-02-03 JP JP2006552321A patent/JP4685800B2/ja not_active Expired - Fee Related
- 2005-02-03 EP EP05722790A patent/EP1714218B9/en not_active Not-in-force
- 2005-02-03 CN CNB2005800089090A patent/CN100481053C/zh not_active Expired - Fee Related
- 2005-02-03 PL PL05722790T patent/PL1714218T3/pl unknown
- 2005-02-03 ES ES05722790T patent/ES2348582T3/es active Active
- 2005-02-03 EP EP09177248A patent/EP2163993B1/en not_active Not-in-force
- 2005-02-03 KR KR1020067018007A patent/KR100876575B1/ko not_active IP Right Cessation
- 2005-02-03 CN CN200910009589.0A patent/CN101493805B/zh not_active Expired - Fee Related
-
2006
- 2006-08-02 IL IL177240A patent/IL177240A/en not_active IP Right Cessation
- 2006-11-30 US US11/565,041 patent/US7913021B2/en active Active
-
2007
- 2007-07-09 HK HK07107305.8A patent/HK1099823A1/xx not_active IP Right Cessation
-
2009
- 2009-09-01 US US12/551,590 patent/US20090327548A1/en not_active Abandoned
-
2010
- 2010-09-08 JP JP2010200833A patent/JP5180268B2/ja not_active Expired - Fee Related
- 2010-11-11 IL IL209278A patent/IL209278A0/en not_active IP Right Cessation
- 2010-11-11 IL IL209279A patent/IL209279A0/en unknown
Also Published As
Publication number | Publication date |
---|---|
ATE526634T1 (de) | 2011-10-15 |
US20070088894A1 (en) | 2007-04-19 |
ES2348582T3 (es) | 2010-12-09 |
US7209998B2 (en) | 2007-04-24 |
CN100481053C (zh) | 2009-04-22 |
CN101493805A (zh) | 2009-07-29 |
JP4685800B2 (ja) | 2011-05-18 |
PL1714218T3 (pl) | 2011-02-28 |
CN101493805B (zh) | 2015-07-15 |
EP2163993A1 (en) | 2010-03-17 |
IL177240A0 (en) | 2006-12-10 |
IL209278A0 (en) | 2011-01-31 |
KR100876575B1 (ko) | 2008-12-31 |
CN1934557A (zh) | 2007-03-21 |
WO2005078594A1 (en) | 2005-08-25 |
IL209279A0 (en) | 2011-01-31 |
US7913021B2 (en) | 2011-03-22 |
HK1099823A1 (en) | 2007-08-24 |
JP2007520832A (ja) | 2007-07-26 |
EP1714218B1 (en) | 2010-08-11 |
EP1714218B9 (en) | 2012-03-14 |
US20090327548A1 (en) | 2009-12-31 |
IL177240A (en) | 2011-01-31 |
US20050172063A1 (en) | 2005-08-04 |
KR20060120272A (ko) | 2006-11-24 |
EP1714218A1 (en) | 2006-10-25 |
EP2163993B1 (en) | 2011-09-28 |
DE602005022829D1 (de) | 2010-09-23 |
ATE477542T1 (de) | 2010-08-15 |
JP2011044154A (ja) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5180268B2 (ja) | スケーラブルなバス構造 | |
US8913616B2 (en) | System-on-chip-based network protocol in consideration of network efficiency | |
EP1709543B1 (en) | A multiple address two channel bus structure | |
US20040205267A1 (en) | Bridge for removing master-induced stalls on a data bus | |
KR20020009823A (ko) | 버스 시스템 및 그 버스 중재방법 | |
EP1476817B1 (en) | Hublink read return streaming | |
KR100874073B1 (ko) | 버스의 전송 채널에 대역폭을 할당하기 위한 방법 및 장치 | |
JP4603054B2 (ja) | スケーラブルバス構造 | |
US6769037B1 (en) | Method and system for flow control during the data out phase of the packetized SCSI protocol | |
MXPA06008913A (en) | Scalable bus structure | |
JP2000020450A (ja) | 演算処理機能付パケット型メモリシステムおよびその制御方法 | |
JPH0981509A (ja) | マルチ・マスタ・システム | |
JPH1115779A (ja) | バス制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120613 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120618 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120813 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5180268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |