JP3714104B2 - 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 - Google Patents
電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 Download PDFInfo
- Publication number
- JP3714104B2 JP3714104B2 JP2000096357A JP2000096357A JP3714104B2 JP 3714104 B2 JP3714104 B2 JP 3714104B2 JP 2000096357 A JP2000096357 A JP 2000096357A JP 2000096357 A JP2000096357 A JP 2000096357A JP 3714104 B2 JP3714104 B2 JP 3714104B2
- Authority
- JP
- Japan
- Prior art keywords
- controller
- input
- memory
- data
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、プリンタなどの電子印刷装置に使用される画像処理コントローラに関し、特に画像処理コントローラ内の入出力インターフェースとメモリコントローラとの間のより高い効率のデータバスとその制御に関する。
【0002】
【従来の技術】
電子印刷装置は、ホストコンピュータなどにより形成された画像を、レーザビームの照射により潜像を形成し、帯電したトナーを潜像に付着させることで画像を再生する。かかる電子印刷装置は、従来のモノクロ印刷からカラー印刷に進化している。カラー化に伴い、与えられる画像データ量が膨大になり、その入力に要する時間は無視できなくなっている。更に、印刷装置内での画像処理装置は、カラー化に伴い膨大な画像データを処理して印刷用の画像データに変換し、且つその印刷用画像データを印刷エンジンに出力する必要がある。
【0003】
また、電子印刷装置は、従来のホストコンピュータにプリンタケーブルを介して直接接続される使用形態だけでなく、USBやIEEE1394などの新しいインターフェースに対応する必要があり、また複数のホストコンピュータの印刷ジョブに対応できるように、イーサーネットなどのLANインターフェースに対応する必要もある。従って、内部の画像処理装置のインターフェースは、多様な入力形態に対応して増大する傾向にある。上記のような画像データの増大及びインターフェースの多様化は、従来のモノクロ印刷用の画像処理装置に構造上の限界をもたらしている。
【0004】
図11は、従来の電子印刷装置内の画像処理を行うコントローラの構成図である。図11の画像処理装置(コントローラ)では、CPUバス2に、CPUと、DRAMからなるメモリ3と、入力された画像データをビットマップ形式で印刷用の画像データに変換するカラー用画像処理回路IMCと、メモリコントローラMCとが接続されている。また、ホストコンピュータなどの外部との画像データのインターフェースを行う入出力コントローラIOCは、アドレス・データバスADを介してメモリコントローラMCと接続される。そして、IOコントローラIOCは、複数のインターフェースを有し、それぞれに対応して受信データを蓄積するIOバッファを有する。
【0005】
図中、アドレスイネーブル信号AENBXは、Lレベルの時にバスADにアドレスが送出され、Hレベルの時にデータが送出されることを知らせる信号である。リードライト信号RWXは、Lレベルでライトを、Hレベルでリードを示すコマンド信号である。IOレディー信号IORDYXは、IOコントローラIOCがアクセスを受けたことを示すレディー信号である。そして、複数のインターフェースが受信したデータをメモリ3に直接書き込むDMAリクエスト信号SDRQX(シリアルインターフェース用)、PDRQX(パラレルインターフェース用)、T0DRQX(チャネル0用インターフェース)、T1DRQX(チャネル1用インターフェース)の制御線が設けられる。
【0006】
上記従来のコントローラにおいて、メモリコントローラMCが、IOコントローラIOCとの間のアドレス・データバスADのバス権を持ち、CPUなどによるIOコントローラIOCの所望のインターフェースへのリードやライト要求が、メモリコントローラMCを経由して行われる。また、IOコントローラIOCは、ホストコンピュータなど外部から受信した画像データを、CPUの制御を介することなく、メモリコントローラMCによりメモリ3に直接書き込んだり(ライト)、メモリ3に展開された印刷用画像データを直接読み出したり(リード)したりするために、上記のDMAリクエスト信号をアサートして、メモリコントローラにリード制御を依頼する。これは、IOコントローラIOCによるダイレクト・メモリ・アクセス・サイクル(DMAサイクル)である。
【0007】
バス権を所有するメモリコントローラMCは、リードかライトかを示すリード・ライト信号RWXによりいずれの処理要求であるかを示しながら、リード時はアドレスを、ライト時はアドレスとデータをアドレス・データバスADに送出して、リードまたはライトの動作を行う。この時、バスADがアドレスとデータをマルチプレクスしているので、アドレスイネーブル信号AENBXでそのいずれかを示す。
【0008】
一方、IOコントローラIOCは、バス権を有していないので、DMAアクセスする場合は、DMAアクセス対象のインターフェースに対応するDMAリクエスト信号SDRQX、PDRQX、T0DRQX、T1DRQXをアサートし、それに応答して、メモリコントローラMCによりリードまたはライト制御を行ってもらう。つまり、IOコントローラIOCがDMAアクセスによりメモリ3にデータを書き込みたい時は、メモリコントローラMCにリード制御をリクエストし、DMAアクセスによりメモリ3からデータを読み出したい時は、ライト制御をリクエストする。
【0009】
図12は、上記従来例のメモリコントローラとIOコントローラとの間のバス制御を示すタイミングチャートを示す図である。図中(1)CPUからのIOコントローラIOCへのリードを行うリードIOサイクルでは、メモリコントローラMCは、クロックサイクルC1でリードライト信号RWXをHレベルにしてデータ読み出しコマンドを送出しながら、アドレスAh,Alを送出する。これに応答して、IOコントローラIOCは、リードデータDataOutをバスADに送出しながら、クロックサイクルC4でレディー信号IORDYXをアサートして、有効なデータを送出したことを示す。これに応答して、メモリコントローラMCは、バスAD上のデータDataOutを取り込む。
【0010】
次に、(2)CPUからのIOコントローラIOCへのライトを行うライトIOサイクルでは、メモリコントローラMCは、クロックサイクルC1でリードライト信号RWXをLレベルにしてライトコマンドを送出しながら、アドレスAh,AlとライトデータDinをバスADに送出する。これに応答して、IOコントローラIOCが書き込み処理を終了すると、レディー信号IORDYXをLレベルにアサートして処理の終了をメモリコントローラMCに知らせる。
【0011】
更に、(3)IOコントローラIOCが受信したデータをメモリ3にDMAアクセスにより転送するDMAサイクル場合は、IOコントローラIOCが、対応するインターフェースのDMAアクセスを要求するDMAリクエスト信号(例えばシリアルインターフェースのDMAリクエスト信号PDRQX)をアサートする。これに応答して、2クロック後にメモリコントローラMCがバスADにリード用アドレスAh,Alを送出し、上記と同じリード制御が行われる。従って、IOコントローラIOCがデータDataを送出するとレディー信号IORDYXをアサートしてメモリコントローラMCにデータを取り込ませる。その後、DMAリクエスト信号PDRQXはHレベルに戻る。
【0012】
【発明が解決しようとする課題】
さて、上記従来の課題は、次の通りである。第1に、電子印刷装置のカラー化に伴い、画像データ量が膨大になり、特に外部のホストコンピュータからIOインターフェースが受信するデータ量が増大し、従来の8ビット単位のデータ転送では、バス効率が悪い。第2に、メモリコントローラMCとIOコントローラIOCとの間の制御信号線の数が増加し、今後インターフェースが増えるたびにそれに対応するDMAリクエスト信号線を更に増やす必要があり、将来の機能拡張に対応できるハードウエア構成になっていない。第3に、上記の第1の課題にも関係するが、画像データの膨大化に伴い、IOコントローラからメモリへのDMAアクセスの効率を上げることが特に望まれる。
【0013】
そこで、本発明の目的は、IOコントローラとメモリコントローラとの間のバスの使用効率を高くした電子印刷装置の画像処理コントローラを提供することにある。
【0014】
本発明の別の目的は、IOコントローラとメモリコントローラとの間の制御信号線の数を減らし、機能拡張に柔軟に対応できるバス制御方式にした電子印刷装置の画像処理コントローラを提供することにある。
【0015】
更に、本発明の別の目的は、上記の画像処理コントローラを有する電子写真装置を提供することにある。
【0016】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第1の側面は、複数のインターフェースを有し、外部から所望のインターフェース経由で供給される画像データを受信し、内蔵するメモリに格納し、画像処理を行う電子印刷装置用の画像処理コントローラにおいて、前記メモリにメモリバスを介して接続され当該メモリへのアクセスを制御するメモリコントローラと、画像データの入出力を行う入出力コントローラとを有する。そして、メモリコントローラと入出力コントローラとの間に、コマンド、アドレス、データをマルチプレクスで転送するコマンド・アドレス・データバスを設けたことを特徴とする。このバスに、リード、ライト等を特定するコマンドを送出することで、従来のリード・ライト信号線などの制御線をなくす。
【0017】
更に、好ましい実施例では、メモリコントローラからコマンドを送出してCPUから入出力コントローラへのアクセスを行う入出力アクセスと、入出力コントローラからコマンドを送出してメモリへのアクセスを行うDMAアクセスとが行われる。これにより、入出力コントローラが受信した大量の印刷用の画像データを、高速にメモリに転送することができる。
【0018】
更に、好ましい実施例では、コマンドに、シングルモードかバーストモードかを識別するデータを含ませる。これにより、コマンド・アドレス・データバスにデータをシングルモードで転送したり、バーストモードで転送したりすることができ、転送すべき画像データの量に応じて高速のデータバス転送が可能になり、バスの使用効率を上げることができる。
【0019】
本発明の第2の側面は、より頻度の高い入出力コントローラからメモリへのDMAアクセスの効率を上げるために、DMAアクセス時のアドレス設定情報をコマンドに含ませて、アドレス転送サイクルを不要にする。これにより、DMAアクセスでのデータ転送のオーバーヘッドをなくし、入出力バスを経由するデータ転送効率を高くする。
【0020】
第2の側面での好ましい実施例では、DMAサイクルでのコマンドに、インターフェースを特定するチャネル情報を含ませると共に、コマンドにアドレスの初期化かインクリメントかを示すデータを含ませて、メモリコントローラ側でメモリのアドレスの生成を行わせる。これにより、バス上にアドレスそのものを転送する必要がなくなり、DMAアクセスサイクルでのオーバーヘッドが軽くなり、全体のバス転送速度を上げることができる。
【0021】
更に、本発明の第3の側面は、入出力サイクル時は、メモリコントローラ側にコマンドとアドレス送出をアサートするバリッド信号(第1の制御信号)を発生させると共に、入出力コントローラに処理完了を示すトランズアクション信号(第2の制御信号)を発生させ、DMAサイクル時は、入出力コントローラ側にコマンド送出をアサートするトランズアクション信号を発生させると共に、メモリコントローラMCに処理完了を示すバリッド信号を発生させることを特徴とする。
【0022】
更に、本発明の第4の側面は、メモリコントローラにバス権を優先的に与えると共に、入出力コントローラ側にはDMAアクセス時にバス権のリクエスト信号をアサートさせ、メモリコントローラ側にバス権の調停を行わせる。これにより、入出力コントローラがバス権を取得して、コマンドを能動的に発行することができる。
【0023】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。
【0024】
図1は、本実施の形態例が適用される電子印刷装置の全体構成図である。電子印刷装置12は、例えばホストコンピュータ10にケーブルを介して直接又はネットワークを介して間接的に接続される。ホストコンピュータ10は、アプリケーションで形成した画像データを印刷データS10として転送する。或いは、ホストコンピュータ10がファクシミリ受信器の場合は、遠隔から送付された画像データを印刷データS10として転送する。電子印刷装置12は、供給された印刷データを解釈して印刷に必要な画像再生データS14に変換するコントローラ14と、画像再生データS14に従って画像を形成する印刷エンジン16とを有する。
【0025】
コントローラ14は、画像処理装置であり、印刷データS10の言語を解釈して1頁または1バンドなどの所定の単位毎に中間データに展開し、色変換や二値化処理を行って画像再生データS14を形成する。また、印刷エンジン16は、例えばページプリンタの場合であれば、画像再生データS14に従ってレーザ駆動パルスを形成し、ドラム上にレーザビームを照射することで画像に対応する潜像を形成し、そこに帯電したトナーを付着させ、印刷用紙に転写する。
【0026】
電子印刷装置12の高速化、及びカラー化に伴い、大量の画像データが印刷データS10としてコントローラ14に送信される。従って、コントローラ14は、その大量の印刷データを受信し、効率的に内部のメモリに記録し、必要な画像処理を行わなければならない。また、電子印刷装置12は、コンピュータのネットワーク化及び多機能化に伴い様々なインターフェースを有することが要求されている。従って、それぞれのインターフェースを介して画像データを印刷データとして入出力することが要求されている。
【0027】
図2は、本実施の形態例における電子印刷装置12に内蔵されるコントローラの構成図である。コントローラには、外部との入出力インターフェースの入出力を制御する入出力コントローラIOCと、コントローラの全体を制御するCPUと、外部から受信した印刷データを格納し、印刷データから展開された画像のビットマップデータを格納する高速メモリ3と、高速メモリ3に格納されたビットマップデータを色変換処理や二値化処理して画像再生データを生成する画像処理装置IMGと、CPUのプログラム、フォント、オプション用プログラムを格納したROM群4とを有する。オプション用プログラムROMには、例えば、電子印刷装置がデフォルトで対応していない印刷言語を解釈するプログラムや、ユーザ特有のフォントデータなどが格納される。
【0028】
そして、メモリコントローラMCが、CPUとCPUバス20を経由して接続され、画像処理装置IMGとIMGバス22を介して接続され、ROM群とROMバス24を経由して接続され、IOコントローラIOCとIOバス26を介して接続され、更に、高速メモリ3とメモリバス28を介して接続される。かかる構造にすることで、メモリコントローラMCは、各デバイスとの間のバス制御を行い、各デバイスと個別にデータの送受信を行うことができる。
【0029】
IOコントローラIOCは、複数のインターフェースへのデータの受信、送信を可能にする。インターフェースには、例えば、ホストコンピュータとプリンタケーブルなどで接続されるパラレルインターフェースPIF、シリアルインターフェースSIF、モノクロ用の印刷エンジンにビットマップデータを出力するエンジンインターフェースEIF、印刷装置の設定値を記録する不揮発性メモリとのインターフェースEEPROM、印刷装置の操作パネルとのインターフェースPANELなどが含まれる。更に、インターフェースには、高速インターフェースであるUSBケーブルと接続されるUSBインターフェースUSBと、オプションで内蔵されるハードディスクとのインターフェースIDEと、LANと接続されるインターフェースETHERNETと、オプションで装着されるインターフェースTYPEBとを有し、これらのインターフェースは、16ビットのバス幅を有する。更に、インターフェースには、超高速インターフェースであるIEEE1394との接続をするインターフェースIEEE139を有し、このインターフェースは32ビットのバス幅を有する。
【0030】
IOコントローラIOCは、これらのインターフェースとのデータの受信と送信を行うために、それぞれにFIFO型の入出力バッファを有する。そして、受信データは、この入出力バッファに一旦格納され、適宜、高速メモリ3にメモリコントローラMCを経由して、DMAアクセスモードで転送される。或いは、CPUからIOアクセスモードでメモリコントローラMC経由で入出力バッファへのデータの読み出しや書き込みが行われる。例えば、CPUが不揮発性メモリへのデータの書き込みや読み出しを行ったりする場合は、このIOアクセスモードでアクセスされる。
【0031】
後に詳述するが、IOバス26は、例えば8ビットのバス幅を有し、コマンドとアドレスとデータとをマルチプレクスで転送する。コマンドは例えば8ビットデータであり1サイクルで転送され、アドレスとデータは32ビットデータ単位であり単位当たり4サイクルで転送される。
【0032】
高速メモリ3は、通常書き換え可能なダイナミックRAMであり、同期型DRAM(SDRAM)が使用されることが好ましい。そして、データの転送速度を上げるために、メモリバス28は、例えば64ビット幅で高速周波数に同期してデータを転送する。また、メモリバス28に合わせて、IMGバス22及びCPUバス20も64ビット幅を有し、同様に高速周波数に同期してデータが転送される。そして、ROMバスは、例えば32ビット幅を有する。
【0033】
コントローラ内の概略的なデータの流れは次の通りである。最初にモノクロ印刷の場合で説明すると、(1)例えばシリアルポートSIFに印刷データが供給され、シリアルポートに割り当てられた入力バッファに印刷データが一旦蓄積される。(2)入力バッファ領域が一杯になると、IOコントローラIOCからメモリコントローラMCを経由して、DMAアクセスモードで受信した印刷データが高速メモリ3に転送され、高速メモリ3の受信バッファ領域に記録される。(3)高速メモリ3に格納された印刷データは、CPUにより読み出されて解釈され、画像のビットマップデータに変換され、再度高速メモリ3のバンドバッファ領域に書き込まれる。ビットマップデータは、ページ単位またはバンド単位のデータである。また、これらのデータの転送は、メモリコントローラMCを経由して行われる。また、CPUは、上記印刷データの解釈を行うために、必要なプログラムをプログラムROM4からメモリコントローラMCを経由して読み出し、実行する。
【0034】
次に、(4)高速メモリ3のバンドバッファ領域に記録されているビットマップデータは、メモリコントローラMCを経由して、IOコントローラICのモノクロエンジンインターフェースEIFの出力バッファに転送され、外部のモノクロエンジンに画像再生データとして送出される。
【0035】
次に、カラー印刷の場合は、(1)例えばLAN経由でカラー用の印刷データがインターフェースETHERNETに供給され、それに対応する入力バッファに一旦格納される。そして、(2)高速メモリ3の受信バッファ領域にDMAアクセスで転送され、(3)CPUにより解釈され、ビットマップデータに変換され、再度高速メモリ3内のバンドバッファ領域に格納される。ここまでは、モノクロ印刷の場合と同じである。
【0036】
ビットマップデータは、例えば画素毎のRGBデータである。そして、(4)高速メモリ3のバンドバッファ領域に記録されたビットマップデータは、64ビットのバス幅を有するメモリバス28とIMGバス22を経由して、画像処理装置IMCに転送され、印刷エンジンのトナーであるYMCKデータに色変換され、二値化処理(例えばハーフトーン処理)され、生成された画像再生データが、直接接続された図示しないカラー用印刷エンジンに出力される。
【0037】
コントローラ内の大量の画像データが、IOバス26、メモリバス28及びIMGバス22を流れる。それに伴い、データ転送の頻度に応じて、どのデバイスがバスの優先権を持つかが設計されている。例えば、画像処理装置IMGはカラー用の画像データを大量に高速メモリ3から読み出すことを頻繁に行う。従って、IMGバス22のバス権は画像処理装置IMCが優先的に持ち、メモリコントローラMCからのバス使用要求に対して、調停処理(バスアービタ処理)を行う。また、メモリコントローラMCは、IOバス26のバス権を優先的に持ち、IOバス使用の調停処理を行う。これにより、IMGバス22とIOバス26には、双方向のバスアクセスが実現される。
【0038】
図3は、本実施の形態例におけるコントローラ内のIOバスの詳細構成を示す図である。メモリコントローラMCにそれぞれのデバイスに対するバス20,22,24,26,28が独立して設けられる構成は、図2と同じである。メモリコントローラMCとIOコントローラIOCとの間のIOバス26は、コマンド、アドレス及びデータの転送が行われる双方向のバスCADを有する。このコマンド・アドレス・データバスCADは、例えば8ビットで構成され、コマンドとアドレスとデータとをマルチプレクスで転送する。
【0039】
また、IOバス26には、バス制御のために、メモリコントローラMCがIOコントローラIOCに対して送出する第1の制御信号MVLDXと、IOコントローラIOCがメモリコントローラMCに送出する第2の制御信号ITRANXとを有する。第1の制御信号はバリッド信号MVLDXであり、メモリコントローラMCがバスDACに有効なデータ(コマンド、アドレスを含む)を送出していることを示す。第2の制御信号はデータトランズアクション信号ITRANXであり、IOコントローラIOCがデータ処理中であることを示す信号で、この信号ITRANXがアサートされている間は、メモリコントローラMCがIOコントローラに対してコマンドを送出することはできない。
【0040】
IOバス26のバス使用権は、メモリコントローラMC側が優先権を有する。従って、IOコントローラIOCがバス権を取得するために、DMAリクエスト信号DMARQXと、DMAアクノリッジ信号DMAACXとが設けられる。即ち、IOコントローラIOCは内部にDMAアクセスを制御するDMA制御回路38を有し、バス権取得のためにDMAリクエスト信号DMARQXをアサートする。これに応答して、メモリコントローラMC内のバスアービタ回路32は、バスCADを使用していなければ、DMAアクノリッジ信号DMAACXを返信し、バスの使用権をIOコントローラIOC側に渡す。
【0041】
それぞれのコントローラには、共通の内部クロックIOCLKが供給され、バス制御とデータ転送がこの内部クロックに同期して行われる。
【0042】
図4は、コマンドを説明する図表である。本実施の形態例における一つの特徴点は、従来専用に設けられていたコマンド制御信号線をなくし、変わりにコマンド化して、そのコマンドを、8ビットのバスCADにアドレスやデータと共にマルチプレクスで転送することである。従って、8ビットのコマンドをバスCAD上に1サイクルで転送した後、対応するアドレスやデータがバスCAD上にマルチプレクスで転送される。このコマンドには、リードやライトの情報、データ転送モード、転送するデータ量などの情報が含まれる。
【0043】
図4(1)は、メモリコントローラMC側からIOコントローラIOCに対してアクセスを行うIOアクセスコマンドのフォーマットを示す。コマンドは8ビット(Cmd0〜7)で構成される。IOアクセスコマンドは、読み出しか書込かを示すリード・ライトビットCmd2と、コマンドに対応するデータ転送がシングルモードかバーストモードかを示す転送数ビットCmd1と、各モードでの転送されるデータのサイクル数(データ量/バス幅)を示すサイクル数ビットCmd0とを有する。上位のCmd3-7は、ここの例では利用されておらず、デフォルトで1になっている。8ビットのコマンドCmd0-7はそれぞれバスCAD0-7に対応付けされている。
【0044】
本実施の形態例において、データの転送モードは32ビットを一つの単位としている。従って、シングルモードでは4サイクル(32/8)が必要になり、バーストモードでは、4倍(16サイクル)と8倍(32サイクル)とが用意されている。また、アドレスも32ビットを一つの単位としており、アドレスの転送サイクルも4サイクルである。図中、リザーブになっているところは、必要に応じて使用することが可能になる。
【0045】
図4(2)は、IOコントローラIOCからメモリコントローラMCにアクセスを行うDMAアクセスコマンドのフォーマットを示す。この場合も、コマンドは8ビット(Cmd0〜7)で構成される。DMAアクセスコマンドも、下位3ビットCmd0-2を利用して、リード・ライトビットCmd2と、シングルモードかバーストモードかを示す転送数ビットCmd1と、転送されるデータのサイクル数を示すサイクル数ビットCmd0とを有する。
【0046】
更に、DMAアクセスコマンドは、上位ビットCmd4-7に、どのインターフェースについてのDMAアクセスかを示すDMAチャネルビット(インターフェースを特定するチャネル情報)を、ビットCmd3に、DMAアドレス設定要求ビット(アドレス設定情報)をそれぞれ有する。このDMAアドレス設定要求ビットは、転送されるデータの転送先アドレスの設定のために利用され、アドレスとして初期値をロードするか(Cmd3=0)、ロードされているアドレスをインクリメントするか(Cmd3=1)を示す。つまり、メモリコントローラMCでは、データの転送毎にデフォルト(Cmd3=1)でアドレスがインクリメントされ、メモリ内の記録領域が満杯になるとアドレスが初期化される。
【0047】
図4(3)は、DMAチャネルアサインを示す図表である。図示されるとおり、アサイン可能な16種類の内、10種類のDMAチャネルがそれぞれのDMA要素であるインターフェースに対応付けされている。
【0048】
DMAアクセスは頻繁に行われるので、データ転送の効率を上げるために、アドレスの転送は行わない。その代わりに、コマンドの上位ビットCmd3-7に、どのインターフェースについてのDMAアクセスであるかを示すDMAチャネル情報と、転送先のメモリ3内のアドレスを設定するアドレスロード情報とを追加し、転送先または転送元のメモリのアドレスを送信することなく、メモリコントローラがメモリ3のアドレスを生成できるようにしている。これにより、DMAアクセス時のアドレス自体の転送を省略することができ、コマンドの送信後に大量のデータを転送することができるようにしている。このため、データ転送のオーバーヘッドが少なくなる。詳細な動作説明は後述する。
【0049】
図5は、IOサイクルとDMAサイクルでのリードとライト動作時のバス制御を説明するための図表である。IOリードサイクル(1)では、CPUなどがメモリコントローラMCを介してIOコントローラIOC内のバッファまたはそれに接続される外部デバイスのデータを読み出す。簡単に説明すると、メモリコントローラMCがバリッド信号MVLDXをアサートしながらバスCADにコマンドとアドレスを送出すると、それに応答して、IOコントローラIOCがデータをバスCAD上に送出しながら、データトランズアクション信号ITRANXをアサートして、データを返送する。
【0050】
IOライトサイクル(2)では、CPUなどがメモリコントローラMCを介してIOコントローラIOC内のバッファまたはそれに接続される外部デバイスにデータを書き込む。この場合も、IOリードサイクルと同様に、メモリコントローラMCがバリッド信号MVLDXをアサートしながらライト要求を送出し、IOコントローラはそれに応答して書き込み動作が終了すると、レディー信号としてデータトランズアクション信号ITRANXをアサートする。ライト要求では、コマンド、アドレス、データがデータバスCAD上にマルチプレクスで送出される。
【0051】
図5には、IOコントローラ側からメモリにアクセスするDMAリードサイクル(3)とDMAライトサイクル(4)が示される。これらについては、後述する。
【0052】
図6は、IOリードサイクルとIOライトサイクルの詳細なタイミングチャート図である。図6(1)のIOリードサイクルの動作は以下の通りである。まずクロックサイクル1において、メモリコントローラMCがバリッド信号MLDXをアサートしながら(Lレベルが活性化レベル)、8ビットのコマンドcmdと、32ビットのアドレスadrs0-3とをマルチプレクスで送出する。メモリコントローラMCはデフォルトでバス権を有するので、バスアービタ回路32がバス権をIOコントローラに渡していなければ即バスを使用することができる。アドレスは8ビットずつ4サイクルで合計32ビット転送される。
【0053】
IOコントローラIOCは、受信したコマンドcmdを解釈して、リードサイクルであることと、シングルモードまたはバーストモードであること(但し図4の例ではシングルモードのみ)、データ転送サイクル数を検出し、アドレスで指定された領域のデータを読み出し、クロックサイクル7から、コマンドで指定された転送モード、転送サイクルでデータを返送する。即ち、IOコントローラIOCは、データトランズアクション信号ITRANXをアサートしながら、4サイクルでデータdata0-3をバスCAD上に送出する。
【0054】
即ち、図5(1)に示した様に、メモリコントローラが送出するバリッド信号MVLDXとコマンド及びアドレスからなるリード要求に対して、IOコントローラが返信する読み出しデータとデータトランズアクション信号ITRANXとからなるリード応答が返される。リードコマンドに対しては、リード応答が受信されるまで、メモリコントローラ内のバスアービタ回路は、バスCADを開放しない。従って、このリード応答によりアクセスの終了が伝えられる。
【0055】
図6(2)のIOライトサイクルの動作は以下の通りである。まずクロックサイクル1において、メモリコントローラMCがバリッド信号MLDXをアサートしながら、8ビットのコマンドcmdと、32ビットのアドレスadrs0-3と、書き込みデータdata0-3をマルチプレクスで送出する。コマンドが1クロックサイクル、アドレスが4サイクル、データが4サイクルでそれぞれ転送される。従って、9サイクルにわたりバリッド信号MVLDXがアサートされる。
【0056】
それに応答して、IOコントローラがアドレスで指定された領域にデータを書き込む処理を終了すると、クロックサイクル10で、データトランズアクション信号ITRANXをアサートする。このアサートにより、IOライトアクセスが終了したことがメモリコントローラに伝えられ、バスが開放される。言い換えれば、このデータトランズアクション信号ITRANXのアサートにより、そのアクセスが終了し、次のIOアクセスを受け付ける準備ができたことが伝えられる。即ち、このデータトランズアクションのアサートは、レディー信号に対応する。
【0057】
IOライトサイクルの場合も、図5(2)に示した通り、バリッド信号MVLDXとコマンド、アドレス、データとからなるライト要求に対して、データトランズアクション信号ITRANXからなるライト応答が返信される。
【0058】
次に、図5に戻りDMAリードサイクルとDMAライトサイクルについて説明する。DMAリードサイクル(3)では、IOコントローラIOCはバス権を有していないので、前述の通り、DMAリクエスト信号DMAREQXをアサートしてDMAアクノリッジ信号DMAACXを受信してからコマンドを送出する。そして、データトランズアクション信号ITRANXをアサートしながら、コマンドをバスCADに送出し、メモリコントローラMCがバリッド信号MVLDXをアサートしながら、読み出しデータをバスCADに送出する。また、DMAライトサイクル(4)でも、バス権を取得した後、IOコントローラがデータトランズアクション信号ITRANXをアサートしながらコマンドとライトデータをバスCADに送出し、ライト処理が完了し、次のバス要求に対するDMAアクノリッジ信号DMAACXのアサートにより次の要求が可能であることが認識される。
【0059】
図7は、DMAリードサイクルの詳細タイミングチャート図である。図7(1)が4バイトのリード、図7(2)が32バイトのリードサイクルである。(1)DMA4バイトリードサイクルの動作は以下の通りである。クロックサイクル1でIOコントローラIOCがDMAリクエスト信号DMAREQXをアサートすると、それに応答して、クロックサイクル2で、メモリコントローラMCがバス権を渡すことを示すDMAアクノリッジ信号DMAACXをアサートする。このアサートの1クロック後に、IOコントローラIOCは、データトランズアクション信号ITRANXをアサートしながら、DMAリードコマンドcmdをバスCAD上に送出する。このコマンドは8ビットであり、1サイクルで転送完了する。そして、コマンドには、高速メモリ3のどのデバイスに対応する受信バッファのデータを読みたいかを示すチャネル情報と、アドレス設定情報とが含まれる。
【0060】
DMAアクノリッジ信号DMAACXのアサートに応答して、IOコントローラは、DMAリクエスト信号DMAREQXをHレベルに戻す。また、コマンドに応答して、メモリコントローラMCは、DMAアクノリッジ信号DMAACXをHレベルに戻す。そして、メモリコントローラMCは、コマンドに応答して、対応するアドレスのデータを高速メモリ3から読み出し、クロックサイクル6から4サイクル連続で、データdata0-3をバスCADに送出する。この時、メモリコントローラMCは、バスに有効データが送出されたことを示すバリッド信号MVLDXをアサートする。
【0061】
図7(2)は、32バイトのDMAリードサイクルのタイミングチャートである。動作は、返送されるデータ量が32バイトであり、従ってデータ転送に32サイクルを要することを除いては、上記の4バイトリードサイクルと同じである。
【0062】
図8は、DMAサイクル時のアドレスの管理を説明するための図である。DMAサイクルでは、コマンドにアクセス対象のチャネル情報と、アドレス設定情報とを含ませて、IOアクセスのようにアドレスをバス転送することを省略している。そのために、このコマンド内のチャネル情報と、アドレス設定情報とにより、IOコントローラIOCとメモリコントローラMCとの間で、どのアドレスへにアクセスしているかの認識を共通に持つ必要がある。
【0063】
図8には、高速メモリ3と、メモリコントローラMCと、IOコントローラIOCのアドレス管理に必要な構成が一部示されている。高速メモリ3内には、DMAアクセスの対象インターフェース毎に、受信バッファ領域が割り当てられている。図8の例では、4つの受信バッファ領域IFa〜IFdが示される。それぞれの受信バッファ領域はスタートアドレスADDsとエンドアドレスADDeとアドレス長ADDLが予め設定され、或いはCPUにより割り当てられる。そして、受信バッファ領域にデータが順次格納され、一杯になると、CPUがそのデータを読み出し、所定の処理を行う。それにより、受信バッファ領域は空になり、再度DMAアクセスによりIOコントローラからデータが書き込まれる。
【0064】
IOコントローラIOC側は、アドレス管理回路50を各チャネルに対応して有する(図中50a,50b,50c,50d)。アドレス管理回路50には、チャネルに割り当てられた高速メモリ3内の受信バッファのバッファ長レジスタ52と、そのバッファ長をロードしてデータ転送毎にデクリメントするバッファ長カウンタ54とを有する。バッファ長カウンタのカウント値をレジスタ52からロードするか、デクリメントするかは、コマンド内のアドレスロードビットcmd3により判断される。また、どのバッファ長をレジスタ52にロードするかは、コマンドのチャネルビットcmd4-7により選択される。
【0065】
同様に、メモリコントローラMC側は、アドレス管理回路40を各チャネルに対応して有する(図中40a,40b,40c,40d)。このアドレス管理回路40は、チャネルに割り当てられた高速メモリ3内の受信バッファのスタートアドレスADDsがロードされるスタートアドレスレジスタ42と、そのアドレスをロードして初期化され、その後データ転送毎にアドレスをインクリメントするアドレスカウンタ44とを有する。スタートアドレスをレジスタ42からロードするか(初期化)、インクリメントするかは、コマンド内のアドレス設定情報であるアドレスロードビットcmd3により判断される。また、どのスタートアドレスをレジスタ42にロードするかは、コマンドのチャネルビットcmd4-7により選択される。
【0066】
IOコントローラ側は、バッファ長カウンタが0にならないかぎり、コマンドcmd3をアンロード「1」に設定する。バッファ長カウンタが0になると、コマンドcmd3をロード「0」に設定する。これにより、メモリコントローラMC側は、アクセスすべき受信バッファ領域のアドレスをアドレスカウンタ44に生成し、高速メモリ3へのアクセス時に与えることができる。
【0067】
メモリコントローラMCは、例えば半導体を利用したASICで構成される。そのため、入出力端子数に一定の制限がある。図2のように多くのバスを独立して設けたことで、メモリコントローラMCがIOバスに使用できるピン数に制限が生じ、本実施の形態例では8ビットのバス幅になっている。そして、コマンドをアドレス、データとマルチプレクスすることで、制御信号線の数を減らしている。しかし、IOコントローラからのDMAサイクルは頻繁に行われる。そこで、上記の通り、DMAサイクルにおいては、アドレスのマルチプレクス転送を省略して、コマンドにそのアドレス情報を含めている。
【0068】
このように、IOコントローラIOCとメモリコントローラMCの双方に、アドレス管理回路を設け、互いにアドレス情報を共有することで、アドレスそのものをバスCAD上に送出することを省略することができる。
【0069】
図9は、DMAライトサイクルの詳細な動作タイミングチャート図である。図9(1)の1バイトのDMAライトサイクルの動作は次の通りである。IOコントローラIOCは、クロックサイクル1でDMAリクエスト信号DMAREQXをアサートすることで、バス権をメモリコントローラMCに要求する。それに応答して、メモリコントローラのバスアービタが、バスが開放されていれば、クロックサイクル2でDMAアクノリッジ信号DMAACXをアサートして、IOコントローラにバス権を与える。
【0070】
クロックサイクル4で、IOコントローラIOCは、データトランズアクション信号ITRANXをアサートしながら、DMAライトコマンドcmdと書き込みデータdata0をバスCAD上に送出する。データdata0は1バイトであり1サイクルで転送される。そして、クロックサイクル7で再度IOコントローラがDMAリクエスト信号DMAREQXをアサートしてバス権を要求すると、メモリコントローラMCは、ライト動作が終了した後にDMAアクノリッジ信号DMAACXをアサートする。即ち、DMAアクノリッジ信号DMAACXがライト要求に対する返信に対応し、アクセスの終了を通知するのである。
【0071】
図9(2)の4バイトのDMAライトサイクルの動作も、上記の1バイトの場合と同じである。但し、転送データ量が4バイトであるので、その情報がコマンドcmdに含められ、クロックサイクル5〜8の4サイクルにわたって、書き込みデータdata0〜3がバスCADに送出される。そして、クロックサイクル9で、次のバスサイクルを許可するレディー信号として、DMAアクノリッジ信号DMAACXがアサートされる。このアクノリッジ信号がアクセスの終了を意味する。
【0072】
図10は、32バイトのDMAライトサイクルの詳細なタイミングチャート図である。この動作も、上記の1バイトDMAライトサイクルと同様に、最初にバス権取得のアービトレーション処理が行われ、IOコントローラから、データトランズアクション信号ITRANXをアサートしながら、コマンドと32バイトのライトデータがバスCADに送出される。
【0073】
上記のDMAライトサイクルにおいても、コマンドにチャネルの種類とアドレスのロード、アンロード情報とが含められ、アクセス対象のアドレスの転送は省略されている。
【0074】
図5で説明した通り、IOコントローラIOCとメモリコントローラMCとの間は、第1の制御信号MVLDXと、第2の制御信号ITRANXとにより、動作の要求と応答が行われる。第1及び第2の制御信号は、動作の要求においては、バスCADに有効データを送出していることを示すと共に、コマンドに含まれた何らかの動作が要求されていることを示す。また、動作の応答においては、その処理が終了することを示すと共に、リードの場合は有効データをバスCADに送出していることを示す。図5の様に、要求と応答をそれぞれの制御信号で実現することで、従来例の如きレディー信号線を設ける必要はない。
【0075】
以上、本発明の保護範囲は、上記の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【0076】
【発明の効果】
以上、本発明によれば、電子印刷装置用の画像処理コントローラにおいて、入出力インターフェースとメモリコントローラとの間のバス構成を簡単化し、且つバス使用効率を上げ、データ転送速度を上げることができる。
【図面の簡単な説明】
【図1】本実施の形態例が適用される電子印刷装置の全体構成図である。
【図2】本実施の形態例における電子印刷装置に内蔵されるコントローラの構成図である。
【図3】本実施の形態例におけるコントローラ内のIOバスの詳細構成を示す図である。
【図4】コマンドを説明する図表である。
【図5】 IOサイクルとDMAサイクルでのリードとライト動作時のバス制御を説明するための図表である。
【図6】 IOリードサイクルとIOライトサイクルの詳細なタイミングチャート図である。
【図7】 DMAリードサイクルの詳細タイミングチャート図である。
【図8】 DMAサイクル時のアドレスの管理を説明するための図である。
【図9】 DMAライトサイクルの詳細な動作タイミングチャート図である。
【図10】 DMAライトサイクルの詳細な動作タイミングチャート図である。
【図11】従来の電子印刷装置内の画像処理を行うコントローラの構成図である。
【図12】従来例のメモリコントローラとIOコントローラとの間のバス制御を示すタイミングチャートを示す図である。
【符号の説明】
3 高速メモリ
10 ホストコンピュータ
12 電子印刷装置
14 画像処理コントローラ
26 入出力バス
28 メモリバス
IOC 入出力コントローラ
MC メモリコントローラ
IMC 画像処理装置
CAD データバス、コマンド・アドレス・データバス
MVLDX 第1の制御信号、バリッド信号
ITRANX 第2の制御信号、データトランズアクション信号
DMARQX リクエスト信号
DMAACX アクノリッジ信号
Claims (12)
- 画像データを供給され印刷を行う電子印刷装置用の画像処理コントローラにおいて、
複数のインターフェースを有し、前記画像データが入力される入出力コントローラと、
前記インターフェース経由で入力された画像データが格納されるメモリと、
所定の画像処理を行う中央処理部と、
前記入出力コントローラと入出力バスを介して接続され、更に前記メモリとメモリバスを介して接続され、前記中央処理部からの前記入出力コントローラへのアクセスを行う入出力サイクルと、前記中央処理部を経由せずに前記入出力コントローラから前記メモリにアクセスを行うDMAサイクルとを制御するメモリコントローラとを有し、
前記入出力バスは、前記入出力サイクル及びDMAサイクルにおいて、コマンド及びデータをマルチプレクスで転送するデータバスを有し、
前記コマンドには前記インターフェースを特定するチャネル情報が含まれ、
前記入出力コントローラには、前記チャネル情報の各チャネルに対応した複数の入出力コントローラ用アドレス設定回路と、
前記メモリコントローラには、前記各チャネルに対応した複数のメモリコントローラ用アドレス設定回路と、を含み、
前記入出力コントローラは、前記 DMA サイクルにおいて、前記入出力コントローラ用アドレス設定回路によって設定され、アクセスすべき前記メモリのアドレスを前記各チャネルに対応するスタートアドレスからロードするかインクリメントするかを示すアドレス設定情報を前記コマンドに含めて転送し、
前記メモリコントローラ用アドレス設定回路は前記アドレス設定情報に基づいて前記アドレスを設定し、前記メモリコントローラは設定された前記アドレスに基づいて前記画像データを前記メモリに格納する、ことを特徴とする画像処理コントローラ。 - 請求項1において、
前記入出力サイクルにおいては、前記データバスに前記コマンド及びデータに加えてアドレスもマルチプレクスで転送される、ことを特徴とする画像処理コントローラ。 - 請求項1において、
前記メモリ内に前記インターフェース毎の記録領域が割り当てられ、
前記DMAサイクルにおいて、前記メモリコントローラは、前記チャネル情報に対応する前記メモリ内の記録領域にアクセスするよう制御することを特徴とする画像処理コントローラ。 - 請求項3において、
前記アドレス設定情報は、前記記録領域のサイズに応じて、アクセスすべきアドレスをインクリメントするか初期化するかの情報であって、
前記 DMA サイクルにおいて、
前記メモリコントローラは、前記メモリへのアクセスのたびに、前記アドレス設定情報に応じて、前記メモリ内の記録領域のアドレスをインクリメントまたは初期化することを特徴とする画像処理コントローラ。 - 請求項1において、
前記コマンドは、データの転送をシングルモードで行うかバーストモードでおこなうかの転送モード情報を含むことを特徴とする画像処理コントローラ。 - 請求項5において、
前記コマンドは、更に、前記シングルモードまたはバーストモードに対応するデータ転送サイクル数情報を含むことを特徴とする画像処理コントローラ。 - 請求項1において、
前記入出力バスは、前記メモリコントローラが前記データバスに信号を送出するときに前記メモリコントローラによりアサートされる第1の制御信号線と、前記入出力コントローラが前記データバスに信号を送出するときに前記入出力コントローラによりアサートされる第2の制御信号線とを有し、
前記第1の制御信号線のアサートと共に送出される要求コマンドに応答して、前記入出力コントローラが、前記第2の制御信号線のアサートにより返信し、当該入出力サイクルの終了を伝えることを特徴とする画像処理コントローラ。 - 請求項1において、
前記入出力バスは、前記メモリコントローラが前記データバスに信号を送出するときに前記メモリコントローラによりアサートされる第1の制御信号線と、前記入出力コントローラが前記データバスに信号を送出するときに前記入出力コントローラによりアサートされる第2の制御信号線とを有し、
前記第2の制御信号線のアサートと共に送出される要求コマンドに応答して、前記メモリコントローラが、前記第1の制御信号線のアサートにより返信し、当該DMAサイクルの終了を伝えることを特徴とする画像処理コントローラ。 - 請求項1において、
前記入出力バスは、更に、前記入出力コントローラがアサートしてバス権を要求するリクエスト信号線と、前記メモリコントローラが前記リクエスト信号に応答してアサートしバス権を許可するアクノリッジ信号線とを有することを特徴とする画像処理コントローラ。 - 請求項1乃至9において、
前記入出力コントローラは、前記インターフェースから受信した画像データを、前記DMAアクセスにより、前記メモリ内の受信したインターフェースに対応する記憶領域に記録することを特徴とする画像処理コントローラ。 - 請求項1乃至10に記載の画像処理コントローラと、前記画像処理コントローラにより処理された画像データに従って、前記画像を印刷する電子印刷装置。
- 画像データを供給され印刷を行う電子印刷装置用の画像処理コントローラにおいて、
複数のインターフェースを有し、前記画像データが入力される入出力コントローラと、
前記インターフェース経由で入力された画像データが格納されるメモリと、
前記入出力コントローラと入出力バスを介して接続され、更に前記メモリとメモリバスを介して接続され、中央処理部を経由せずに前記入出力コントローラから前記メモリにアクセスを行うDMAサイクルを制御するメモリコントローラとを有し、
前記入出力バスは、前記DMAサイクルにおいて、前記インターフェースを特定するチャネル情報を含むアクセスコマンド及びデータをマルチプレクスで転送するデータバスを有し、
前記入出力コントローラには、前記チャネル情報の各チャネルに対応した複数の入出力コントローラ用アドレス設定回路と、
前記メモリコントローラには、前記各チャネルに対応した複数のメモリコントローラ用アドレス設定回路と、を含み、
前記入出力コントローラは、前記 DMA サイクルにおいて、前記入出力コントローラ用アドレス設定回路によって設定され、アクセスすべき前記メモリのアドレスを前記各チャネルに対応するスタートアドレスからロードするかインクリメントするかを示すアドレス設定情報を前記コマンドに含めて転送し、
前記メモリコントローラ用アドレス設定回路は前記アドレス設定情報に基づいて前記アドレスを設定し、前記メモリコントローラは、設定された前記アドレスに基づいて前記チャネル情報に対応する前記メモリの記憶領域にアクセス制御することを特徴とする画像処理コントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000096357A JP3714104B2 (ja) | 2000-03-31 | 2000-03-31 | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000096357A JP3714104B2 (ja) | 2000-03-31 | 2000-03-31 | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005148635A Division JP4375281B2 (ja) | 2005-05-20 | 2005-05-20 | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001282712A JP2001282712A (ja) | 2001-10-12 |
JP3714104B2 true JP3714104B2 (ja) | 2005-11-09 |
Family
ID=18611135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000096357A Expired - Fee Related JP3714104B2 (ja) | 2000-03-31 | 2000-03-31 | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3714104B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7107378B1 (en) | 2000-09-01 | 2006-09-12 | Sandisk Corporation | Cooperative interconnection and operation of a non-volatile memory card and an input-output card |
US7367503B2 (en) | 2002-11-13 | 2008-05-06 | Sandisk Corporation | Universal non-volatile memory card used with various different standard cards containing a memory controller |
US8037229B2 (en) | 2002-11-21 | 2011-10-11 | Sandisk Technologies Inc. | Combination non-volatile memory and input-output card with direct memory access |
US7305535B2 (en) | 2003-04-17 | 2007-12-04 | Sandisk Corporation | Memory cards including a standard security function |
US7209995B2 (en) * | 2003-12-09 | 2007-04-24 | Sandisk Corporation | Efficient connection between modules of removable electronic circuit cards |
US7209998B2 (en) | 2004-02-04 | 2007-04-24 | Qualcomm Incorporated | Scalable bus structure |
-
2000
- 2000-03-31 JP JP2000096357A patent/JP3714104B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001282712A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050254085A1 (en) | Image forming system | |
JP3895610B2 (ja) | 画像形成装置および画像形成方法 | |
US7337260B2 (en) | Bus system and information processing system including bus system | |
US5894586A (en) | System for providing access to memory in which a second processing unit is allowed to access memory during a time slot assigned to a first processing unit | |
JP3714104B2 (ja) | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 | |
JP5108578B2 (ja) | 画像処理コントローラ及び画像形成装置 | |
JP2000216935A (ja) | 複合機器の情報処理システム | |
JP7001001B2 (ja) | 制御装置、画像形成装置、制御方法及び制御プログラム | |
JP4375281B2 (ja) | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置 | |
JP5340058B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
JP6843508B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP3656370B2 (ja) | 画像処理装置、情報処理装置およびプリンタ | |
US7042582B1 (en) | Printer and printer data processing method | |
US7447849B2 (en) | Memory controller configuration system and method | |
US8713205B2 (en) | Data transfer device and data transfer method | |
JP2006011926A (ja) | シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置 | |
JP3356110B2 (ja) | 機能拡張システム及びそれに用いるデータ転送方法 | |
JP5337890B2 (ja) | 画像形成装置 | |
JP2001277607A (ja) | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 | |
US20230297535A1 (en) | Controller, image forming apparatus, and access arbitration method | |
JP5168541B2 (ja) | データ転送装置 | |
JP2018137547A (ja) | 情報処理装置及び画像形成装置 | |
JP4862593B2 (ja) | データ転送装置及び画像形成装置 | |
JP2001282709A (ja) | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 | |
KR101116613B1 (ko) | 메모리 액세스 제어 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050815 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |