JP5179714B2 - コンデンサの製造方法 - Google Patents
コンデンサの製造方法 Download PDFInfo
- Publication number
- JP5179714B2 JP5179714B2 JP2005316818A JP2005316818A JP5179714B2 JP 5179714 B2 JP5179714 B2 JP 5179714B2 JP 2005316818 A JP2005316818 A JP 2005316818A JP 2005316818 A JP2005316818 A JP 2005316818A JP 5179714 B2 JP5179714 B2 JP 5179714B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- lower electrode
- electrode layer
- dielectric
- hillocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
シリコン基板上に層間膜として熱酸化シリコン酸化膜(厚さ150nm)を形成した後、熱酸化シリコン酸化膜上にスパッタ法により白金(厚さ200nm)を下部電極層として形成させた。その後、この下部電極層を950℃の窒素雰囲気中で60分間熱処理したところ、その表面にヒロックが形成された(第1熱処理工程)。すなわち、熱処理前の下部電極層の表面粗さRa(以下「(Ra−1)」という)が2.5nmであったのに対して、熱処理後の表面粗さRa(以下「(Ra−2)」という)が51nm(熱処理前の20倍)と多数のヒロックが形成された。
第1熱処理工程及び表面平滑化処理工程を行わなかったこと以外は上記実施例と同様の工程で比較例1のコンデンサを作製した。この場合、Ra−1=2.5nm、Ra−4=46nmであった。
表面平滑化処理工程を行わなかったこと以外は上記実施例と同様の工程で比較例2のコンデンサを作製した。この場合、Ra−1=2.5nm、Ra−2=51nm、Ra−4=49nmであった。
第2熱処理工程の温度を960℃とした以外は上記実施例と同様の工程で比較例3のコンデンサを作製した。この場合、Ra−1=2.5nm、Ra−2=51nm、Ra−3=2.3nm,Ra−4=21nmであった。
実施例及び比較例それぞれのコンデンサを複数作製し、これら複数のコンデンサについて短絡検査を行った。その結果、実施例1のコンデンサは良品率(短絡が発生しなかったコンデンサの割合)は100%であったのに対して、比較例1では3%、比較例2では6%、比較例3では0%であった。また、良品のコンデンサの容量は、いずれも20μFと大容量であった。以上の結果から本発明の効果は明らかである。
Claims (4)
- 基板の一面上に、白金を50原子%以上含む下部電極層を形成する下部電極形成工程と、
前記下部電極層をその表面にヒロックが形成されるように還元性雰囲気又は真空中で熱処理する第1熱処理工程と、
前記下部電極層の表面からヒロックを除去する表面平滑化処理工程と、
ヒロックが除去された前記下部電極層上にペロブスカイト型酸化物誘電体からなる誘電体層を形成する誘電体層形成工程と、
前記誘電体層を前記第1熱処理工程における熱処理温度以下の温度で熱処理する第2熱処理工程と、
前記誘電体層上に上部電極層を形成する上部電極形成工程と、
を備えるコンデンサの製造方法。 - 基板の一面上に、白金を50原子%以上含む下部電極層を形成する下部電極形成工程と、
前記下部電極層をその表面にヒロックが形成されるように還元性雰囲気又は真空中で熱処理する第1熱処理工程と、
前記下部電極層の表面からヒロックを除去する表面平滑化処理工程と、
ヒロックが除去された前記下部電極層上に、前記第1熱処理工程における熱処理温度以下の温度で熱処理しながらペロブスカイト型酸化物誘電体からなる誘電体層を形成する誘電体層形成工程と、
前記誘電体層上に上部電極層を形成する上部電極形成工程と、
を備えるコンデンサの製造方法。 - 前記第1熱処理工程において、前記下部電極層を400〜1300℃の温度で熱処理する、請求項1又は2記載のコンデンサの製造方法。
- 前記第1熱処理工程において、前記下部電極層の表面粗さRaが熱処理前の10倍以上となるまで前記下部電極層を熱処理する、請求項1〜3のいずれか一項に記載のコンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005316818A JP5179714B2 (ja) | 2005-10-31 | 2005-10-31 | コンデンサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005316818A JP5179714B2 (ja) | 2005-10-31 | 2005-10-31 | コンデンサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123723A JP2007123723A (ja) | 2007-05-17 |
JP5179714B2 true JP5179714B2 (ja) | 2013-04-10 |
Family
ID=38147207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005316818A Active JP5179714B2 (ja) | 2005-10-31 | 2005-10-31 | コンデンサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5179714B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5051166B2 (ja) * | 2009-03-27 | 2012-10-17 | Tdk株式会社 | 薄膜デバイス |
JP5921477B2 (ja) * | 2013-03-25 | 2016-05-24 | 株式会社東芝 | Mems素子 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3396131B2 (ja) * | 1996-06-28 | 2003-04-14 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2005
- 2005-10-31 JP JP2005316818A patent/JP5179714B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007123723A (ja) | 2007-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3092659B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
JP5455352B2 (ja) | 薄膜mimキャパシタ及びその製造方法 | |
US6309894B1 (en) | Semiconductor memory and method of manufacturing the same | |
JP2000031387A (ja) | 誘電体薄膜コンデンサの製造方法 | |
JP4770628B2 (ja) | キャパシタの製造方法 | |
JP5179714B2 (ja) | コンデンサの製造方法 | |
JPH11297964A (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
JP2007110127A (ja) | 薄膜キャパシタの製造方法、それにより製造される薄膜キャパシタおよびこれを有する薄膜キャパシタ内蔵型印刷回路基板 | |
JP5267265B2 (ja) | 誘電体素子及び誘電体素子の製造方法 | |
US6762091B2 (en) | Methods for manufacturing semiconductor devices having a metal layer | |
JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
JPH11177048A (ja) | 半導体素子およびその製造方法 | |
JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
KR100474589B1 (ko) | 캐패시터제조방법 | |
JPH01154547A (ja) | 容量の製造方法 | |
JP3892424B2 (ja) | 強誘電体容量素子の製造方法 | |
KR100555483B1 (ko) | 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법 | |
WO2017094835A1 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
KR100296128B1 (ko) | 강유전 메모리 소자의 캐패시터 제조 방법 | |
JP4245552B2 (ja) | 複合酸化物の結晶性薄膜の製造方法 | |
JP2005085812A (ja) | 誘電体薄膜キャパシタ | |
KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ | |
KR100434031B1 (ko) | 반도체 장치의 강유전체 커패시터 제조방법 | |
KR100823034B1 (ko) | 반도체 장치의 캐패시터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5179714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |