JP5170201B2 - 半導体装置用テープキャリア、半導体装置及び半導体装置用テープキャリアの製造方法 - Google Patents

半導体装置用テープキャリア、半導体装置及び半導体装置用テープキャリアの製造方法 Download PDF

Info

Publication number
JP5170201B2
JP5170201B2 JP2010227434A JP2010227434A JP5170201B2 JP 5170201 B2 JP5170201 B2 JP 5170201B2 JP 2010227434 A JP2010227434 A JP 2010227434A JP 2010227434 A JP2010227434 A JP 2010227434A JP 5170201 B2 JP5170201 B2 JP 5170201B2
Authority
JP
Japan
Prior art keywords
etching
resist pattern
semiconductor device
copper foil
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010227434A
Other languages
English (en)
Other versions
JP2012084583A (ja
Inventor
正明 平本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010227434A priority Critical patent/JP5170201B2/ja
Publication of JP2012084583A publication Critical patent/JP2012084583A/ja
Application granted granted Critical
Publication of JP5170201B2 publication Critical patent/JP5170201B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、フィルム基板上に形成された配線パターンに半導体素子を実装した半導体装置用テープキャリア、半導体装置及び半導体装置用テープキャリアの製造方法に関するものである。
近年、液晶表示装置が急速に普及してきている。
液晶表示装置の1つとして、薄膜トランジスタ(Thin Film Transistor;TFT)を用いたTFT液晶表示装置がある。このTFT液晶表示装置では、液晶パネルには、液晶材料の駆動素子であるTFTを表面に規則的に配列して形成したTFTガラス基板が用いられている。
TFTガラス基板と液晶表示装置に設けられるプリント基板(Printed Circuit Board;PCB)とは、TFTを駆動する駆動用半導体素子(LSI(Large scale Integration)など)が実装された半導体装置用テープキャリアにより接続される。この半導体装置用テープキャリアは、一般に、COF(Chip on film/FPC)、あるいはTCP(Tape Carrier Package)などと呼ばれている。
このとき、TFTガラス基板と半導体装置用テープキャリアとの接続およびPCBと半導体装置用テープキャリアとの接続は、異方性導電膜(Anisotropic Conductive Film;ACF)を用いたアウターリードボンディング(Outer Lead Bonding;OLB)により行われるのが一般的である。
ところで、半導体装置用テープキャリアにおいて、フィルム基板上に形成される配線パターン(インナーリード)に段差を形成したいという要求がある。
半導体装置用テープキャリアにおいては、フィルム基板上に形成される配線パターンとして、銅配線上にスズメッキなどのメッキ層が形成されたものを用いており、駆動用半導体素子を実装する際には、駆動用半導体素子のバンプを配線パターンに接触させた状態で接触部を加熱し、配線パターンのメッキ層を溶融させてバンプと銅配線のそれぞれと共晶金属を形成させ、バンプと配線パターンとを電気的に接続することが行われている。このとき、接続部の近傍の配線パターンに凹状の段差を形成しておけば、その段差に溶融したメッキ層が溜まり、溶融したメッキ層がフィルム基板上に溶出して、隣り合う配線パターン間で短絡が発生するなどの不具合を抑制することが可能になる(例えば、特許文献1参照)。
配線パターンに段差を形成する具体的な方法として、特許文献1では、フィルム基板上に銅箔を積層して銅張積層板を形成し、銅箔上に第1レジストパターンを形成し、第1レジストパターンをマスクとしてハーフエッチングを行うことで、銅箔に凹状の段差を形成し、第1レジストパターンを除去し、しかる後、銅箔上に第2レジストパターンを形成し、第2レジストパターンをマスクとしてエッチングを行い、第2レジストパターンを除去することで、フィルム基板上に凹状の段差を有する配線パターンを形成する方法が提案されている。
特開2009−170684号公報 特開2007−214275号公報 特開2004−238666号公報 特開2004−266230号公報 特開2005−26645号公報
ところで、ハーフエッチングを行う際には、一般的に、過硫酸アンモニウムや過水硫酸系などの薬液(以下、通常のエッチング液という)をスプレー処理またはディップ(Dip)処理することにより、所望のエッチング量を得ることが行われている。
しかしながら、このような通常のエッチング液を用いてハーフエッチングを行う方法では、ハーフエッチングエリア内のエッチング量を均一に維持することが難しいという問題がある。
具体的には、図6に示すように、フィルム基板71上に積層された銅箔72の表面にレジストパターン73を形成した後、レジストパターン73から露出している銅箔72の表面に通常のエッチング液を供給し、レジストパターン73の開口部内をハーフエッチングすると、等方的に反応が進行し、開口部の中心部分が深くエッチングされ、レジストパターン73周辺の開口端の部分のエッチング量が少なくなってしまう。
開口部内のエッチング量が均一とならず、中心部分のエッチング量が多くなると、その中心部分での配線パターンの断面積が小さくなり、配線パターンを伝搬する電気信号が劣化する等の問題が生じるおそれも考えられる。このような問題を発生させないためにも、平坦で均一なエッチング面を有する段差を形成することが望ましい。
また、通常のエッチング液を用いた場合、銅箔72の深さ方向のみならず、銅箔72の平面方向にも等方的にエッチングが進行するため、レジストパターン73に忠実な形状のエッチングをすることができないという問題もある。
そこで、本発明の目的は、上記課題を解決し、ハーフエッチングにより配線パターンに段差を形成する際に、平坦で均一なエッチング面を得ることが可能であり、レジストパターンに忠実な形状の段差を形成することが可能な半導体装置用テープキャリア、半導体装置及び半導体装置用テープキャリアの製造方法を提供することにある。
本発明は上記目的を達成するために創案されたものであり、フィルム基板上に銅箔を積層して銅張積層板を形成し、前記銅箔上に第1レジストパターンを形成し、前記第1レジストパターンをマスクとし、銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてハーフエッチングを行うことで、配線パターンの半導体素子との接続部となるインナーリード近傍に前記銅箔に平坦で均一なエッチング面を有する凹状の段差を形成し、前記第1レジストパターンを除去し、しかる後、前記銅箔上に第2レジストパターンを形成し、前記第2レジストパターンをマスクとしてエッチングを行い、前記第2レジストパターンを除去することで、前記フィルム基板上に段差を有する配線パターンを形成した半導体装置用テープキャリアである。
前記第2レジストパターンをマスクとし、前記銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてエッチングを行い、前記第2レジストパターンを除去することで、前記フィルム基板上に段差を有する配線パターンを形成してもよい。
前記銅箔上に第1レジストパターンを形成し、前記第1レジストパターンをマスクとし、銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてハーフエッチングを行い、前記第1レジストパターンを除去することを複数回繰返し、階段状の段差を有する配線パターンを形成してもよい。
また、本発明は、上述の半導体装置用テープキャリアに、薄膜トランジスタ(TFT)が形成されたTFTガラス基板を接続してなり、前記半導体装置用テープキャリアには、前記薄膜トランジスタを駆動する駆動用半導体素子が実装される半導体装置である。
また、本発明は、フィルム基板上に銅箔を積層して銅張積層板を形成し、前記銅箔上に第1レジストパターンを形成し、前記第1レジストパターンをマスクとし、銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてハーフエッチングを行うことで、配線パターンの半導体素子との接続部となるインナーリード近傍に前記銅箔に前記銅箔に平坦で均一なエッチング面を有する凹状の段差を形成し、前記第1レジストパターンを除去し、しかる後、前記銅箔上に第2レジストパターンを形成し、前記第2レジストパターンをマスクとしてエッチングを行い、前記第2レジストパターンを除去することで、前記フィルム基板上に段差を有する配線パターンを形成する半導体装置用テープキャリアの製造方法である。
本発明によれば、ハーフエッチングにより配線パターンに段差を形成する際に、平坦で均一なエッチング面を得ることが可能であり、レジストパターンに忠実な形状の段差を形成することができる。
(a)〜(g)は、本発明の一実施の形態に係る半導体装置用テープキャリアの製造方法を説明する図である。 本発明において、反応抑制剤を添加したエッチング液を用いた場合のエッチングの進行を説明する図である。 図1の半導体装置用テープキャリアを用いた半導体装置を示す斜視図である。 実施例において、反応抑制剤を添加したエッチング液を用いてハーフエッチングを行った場合のエッチング部の断面の写真画像である。 実施例において、通常のエッチング液を用いてハーフエッチングを行った場合のエッチング部の断面の写真画像である。 通常のエッチング液を用いたハーフエッチングを説明する図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図1(a)〜(g)は、本実施の形態に係る半導体装置用テープキャリアの製造方法を説明する図である。
本明細書では、半導体装置用テープキャリアとして、薄膜トランジスタ(TFT)が形成されたTFTガラス基板とプリント基板(PCB)に接続され、TFTを駆動する駆動用半導体素子(LSI)が実装されたCOFあるいはTCPを製造する場合を説明するが、本発明は、LSI等の半導体素子を実装しないFPC(Flexible Printed Circuit)を製造する場合であっても、当然に適用可能である。
図1(a)に示すように、本実施の形態に係る半導体装置用テープキャリアの製造方法では、まず、フィルム基板2上に銅箔3をラミネートや圧着等により積層して銅張積層板4を形成し、図1(b)に示すように、その銅張積層板4の銅箔3上に、フォトリソグラフィーにより第1レジストパターン5を形成する。ここでは、フィルム基板2としてポリイミドフィルムを用いた。
その後、図1(c)に示すように、第1レジストパターン5をマスクとし、ハーフエッチングを行う。このとき、本実施の形態に係る半導体装置用テープキャリアの製造方法では、銅と結合して保護被膜(サイドエッチング・アンダーカット防止の保護被膜)を形成する反応抑制剤を添加したエッチング液を用いてハーフエッチングを行う。
ベースとなるエッチング液としては、過硫酸アンモニウムや過水硫酸系、あるいは塩酸系などが挙げられ、添加する反応抑制剤としては、アミン化合物、エーテル類化合物、グリコール類などが挙げられる。ここでは、ベースとなるエッチング液として、塩酸系のものを用いる場合を説明する。
銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液(以下、単にエッチング液という)を用いてハーフエッチングを行うことで、銅箔3に平坦で均一なエッチング面6aを有する段差6を形成することが可能となる。
反応抑制剤を添加したエッチング液が保護被膜を形成するメカニズムについては、例えば、特開2009−221596号公報に記載されており公知であるため、ここでは詳細な説明を省略するが、第1レジストパターン5の下部ではエッチング液中に含まれる第一銅イオンが高濃度となり、第一銅イオンと反応抑制剤とが結合した結合体を主成分とする不溶物が銅箔3の表面に吸着・積層していき、保護被膜(サイドエッチング防止の保護被膜)が形成される。
さらに、第1レジストパターン5の下部では、エッチング液が滞留するために、高濃度となり不溶析出した塩化第一銅結晶が保護被膜中に取り込まれ、かさ高い保護被膜が形成される。この保護被膜によって、サイドエッチングが抑制され、結果的に、第1レジストパターン5に忠実なエッチング形状を得ることが可能になる。
エッチング部の下部においても同様に、エッチング液が滞留するため、第一銅イオンが拡散せずに反応抑制剤と化学結合して、銅箔3の表面に吸着、積層していき、さらに高濃度となり不溶析出した塩化第一銅結晶が取り込まれて、保護被膜(アンダーカット防止の保護被膜)が形成される。この保護被膜が一定の厚さ生成されたところで反応が停止するので、平坦で均一なエッチング面が得られる。
エッチング部の下部におけるエッチング液の滞留度合いは、エッチング液の供給量によって変化するので、エッチング液の供給量をコントロールすることで、保護被膜の生成度合いをコントロールすることができる。また、エッチングの深さ(ハーフエッチング量)に関しては、エッチング液の濃度によるところが大きいため、エッチング液の供給量と濃度を適宜調整することで、エッチング量を精度良く維持することが可能となる。ただし、エッチング液の供給量が多いと、エッチング部の下部でエッチング液の滞留が生じなかったり、あるいはエッチング部の下部における滞留度合いが、中央部と第1レジストパターン5近傍で変化し、平坦で均一なエッチング面を得られなくなる場合も考えられる。エッチング液の供給は、浸漬処理やスプレー処理などにより行うが、平坦で均一なエッチング面を得るためには、スプレーは新液を供給する程度にとどめることが望ましい。
銅箔3に段差6を形成した後、図1(d)に示すように、第1レジストパターン5を除去し、しかる後、図1(e)に示すように、銅箔3上に第2レジストパターン7を形成し、第2レジストパターン7をマスクとしてエッチングを行う。
このとき用いるエッチング液としては、反応抑制剤を含まない通常のエッチング液を用いてもよいが、本実施の形態では、段差6の形成に用いたものと同様の反応抑制剤を添加したエッチング液を用いる。エッチング液の供給量を多くすることで、エッチング部の下部における滞留を抑制し、保護被膜(アンダーカット防止の保護被膜)の生成を抑制でき、図2に示すように、徐々に下方に向かってエッチングが進行し、銅箔3をエッチングすることができる。なお、第2レジストパターン7の下部には、エッチング液の滞留が発生し保護被膜(サイドエッチング防止の保護被膜)が形成されるので、サイドエッチングが抑制され、第2レジストパターン7に略忠実なエッチング形状を得ることが可能になる。
エッチングを行った後、図1(f)に示すように、第2レジストパターン7を除去し、銅箔3上にスズメッキなどのメッキ層8を形成すると、フィルム基板2上に凹状の段差6を有する配線パターン(インナーリード)9が得られる。
その後、図1(g)に示すように、フィルム基板2の両端部に、図示しない外部基板(ここでは、TFTガラス基板とPCB)に接続するための接続端子(アウターリード)10a,10bを整列してそれぞれ設け、フィルム基板2にTFTを駆動する駆動用半導体素子としてのLSI11を実装すると、本発明の半導体装置用テープキャリア1が得られる。
なお、図1(g)における上側の端部に形成された接続端子10aは、PCBに接続される入力端子(入力アウターリード)であり、下側の端部に形成された接続端子10bは、TFTガラス基板に接続される出力端子(出力アウターリード)である。
図3に示すように、半導体装置用テープキャリア1の接続端子10aをPCB43に、接続端子10bをTFTガラス基板42に接続すると、本発明の半導体装置であるTFT液晶表示装置41が得られる。
以上説明したように、本実施の形態では、フィルム基板2上に銅箔3を積層して銅張積層板4を形成し、銅箔3上に第1レジストパターン5を形成し、第1レジストパターン5をマスクとし、銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてハーフエッチングを行うことで、銅箔3に平坦で均一なエッチング面6aを有する段差6を形成し、第1レジストパターン5を除去し、しかる後、銅箔3上に第2レジストパターン7を形成し、第2レジストパターン7をマスクとしてエッチングを行い、第2レジストパターン7を除去することで、フィルム基板2上に段差6を有する配線パターン9を形成している。
銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてハーフエッチングを行うことにより、平坦で均一なエッチング面6aを得ることが可能となり、第1レジストパターン5に忠実な形状の段差6を形成することが可能となる。その結果、配線パターン9を伝搬する電気信号が劣化する等の不具合を抑制することが可能となる。
また、銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いることで、従来の通常のエッチング液(過硫酸アンモニウムや過水硫酸系などの薬液)を用いてスプレー処理やディップ処理することにより行われるハーフエッチングと比較して、より容易にエッチング量をコントロールすることが可能となる。
さらに、本実施の形態では、第2レジストパターン7をマスクとしてエッチングする際にも、銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いている。これにより、サイドエッチングを抑制したストレートエッチングが可能となり、配線パターン9の超ファインピッチ化(例えば、ピッチ25μm、L/S=12.5/12.5μm)が可能となる。
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
例えば、上記実施の形態では、銅箔3に段差6を形成した後に、回路形成を行って段差6を有する配線パターン9を形成したが、回路形成を行った後にハーフエッチングを行って段差6を形成するようにしてもよい。
また、上記実施の形態では、一段の段差6を形成する場合を説明したが、第1レジストパターン5の形成、ハーフエッチング、第1レジストパターンの除去の各工程を複数回繰返すことにより、階段状の段差を有する配線パターンを形成することも可能である。
ポリイミドフィルムからなるフィルム基板上に銅箔を積層した銅張積層板を用い、銅箔上にレジストパターンを形成して、反応抑制剤を添加したエッチング液と、通常のエッチング液を用いてそれぞれハーフエッチングを行い、ハーフエッチング後の断面形状を比較した。図4に、反応抑制剤を添加したエッチング液を用いてハーフエッチングを行った場合のエッチング部の断面の写真画像を示し、図5に、通常のエッチング液を用いてハーフエッチングを行った場合のエッチング部の断面の写真画像を示す。
図4に示すように、反応抑制剤を添加したエッチング液を用いてハーフエッチングを行った場合、図示矢印部分に保護被膜(エッチングバリア層)が形成され、平坦で均一なエッチング面が形成されていることが分かる。
これに対して、通常のエッチング液を用いてハーフエッチングを行った図5では、エッチングが等方的に進行し、レジストパターンの開口部の中心部分で最もエッチング量が多くなり、平坦で均一なエッチング面が得られていないことが分かる。
また、反応抑制剤を添加したエッチング液を用いた場合(実施例)と、通常のエッチング液を用いた場合(従来例)において、ハーフエッチング時にエッチング部に揺動を加えた場合と揺動を加えない場合のエッチング量(ハーフエッチング量)を実験により計測した。処理時間は1minとし、エッチング量は、銅箔表面から最も深くまでエッチングされた部分までの深さを評価した。実験結果を表1に示す。
表1に示すように、反応抑制剤を添加したエッチング液を用いた実施例では、揺動の有無に拘わらずエッチング量が2μmと一定であり、これに対して、通常のエッチング液を用いた従来例では、揺動を加えた場合のエッチング量が6μm、揺動を加えない場合のエッチング量が4μmと、揺動の有無により大きくエッチング量が変化していることが分かる。
この結果から、反応抑制剤を添加したエッチング液を用いてハーフエッチングを行うことにより、例え、エッチング部に揺動が加わった場合であっても、エッチング量を精度よく維持することが可能であり、エッチング量のコントロールが従来と比較して容易であることが分かる。
このように、反応抑制剤を添加したエッチング液を用いてハーフエッチングを行うことで、平坦で均一なエッチング面を得ることができ、かつ、エッチング量のコントロールが容易となる。
1 半導体装置用テープキャリア
2 フィルム基板
3 銅箔
4 銅張積層板
5 第1レジストパターン
6 段差
6a エッチング面
7 第2レジストパターン
8 メッキ層
9 配線パターン
10a,10b 接続端子
11 LSI(駆動用半導体素子)

Claims (5)

  1. フィルム基板上に銅箔を積層して銅張積層板を形成し、
    前記銅箔上に第1レジストパターンを形成し、前記第1レジストパターンをマスクとし、銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてハーフエッチングを行うことで、配線パターンの半導体素子との接続部となるインナーリード近傍に前記銅箔に平坦で均一なエッチング面を有する凹状の段差を形成し、前記第1レジストパターンを除去し、
    しかる後、前記銅箔上に第2レジストパターンを形成し、前記第2レジストパターンをマスクとしてエッチングを行い、前記第2レジストパターンを除去することで、前記フィルム基板上に段差を有する配線パターンを形成した
    ことを特徴とする半導体装置用テープキャリア。
  2. 前記第2レジストパターンをマスクとし、前記銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてエッチングを行い、前記第2レジストパターンを除去することで、前記フィルム基板上に段差を有する配線パターンを形成した請求項1記載の半導体装置用テープキャリア。
  3. 前記銅箔上に第1レジストパターンを形成し、前記第1レジストパターンをマスクとし、銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてハーフエッチングを行い、前記第1レジストパターンを除去することを複数回繰返し、階段状の段差を有する配線パターンを形成した請求項1または2記載の半導体装置用テープキャリア。
  4. 請求項1〜3いずれかに記載の半導体装置用テープキャリアに、薄膜トランジスタ(TFT)が形成されたTFTガラス基板を接続してなり、
    前記半導体装置用テープキャリアには、前記薄膜トランジスタを駆動する駆動用半導体素子が実装される
    ことを特徴とする半導体装置。
  5. フィルム基板上に銅箔を積層して銅張積層板を形成し、
    前記銅箔上に第1レジストパターンを形成し、前記第1レジストパターンをマスクとし、銅と結合して保護被膜を形成する反応抑制剤を添加したエッチング液を用いてハーフエッチングを行うことで、配線パターンの半導体素子との接続部となるインナーリード近傍に前記銅箔に前記銅箔に平坦で均一なエッチング面を有する凹状の段差を形成し、前記第1レジストパターンを除去し、
    しかる後、前記銅箔上に第2レジストパターンを形成し、前記第2レジストパターンをマスクとしてエッチングを行い、前記第2レジストパターンを除去することで、前記フィルム基板上に段差を有する配線パターンを形成する
    ことを特徴とする半導体装置用テープキャリアの製造方法。
JP2010227434A 2010-10-07 2010-10-07 半導体装置用テープキャリア、半導体装置及び半導体装置用テープキャリアの製造方法 Expired - Fee Related JP5170201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010227434A JP5170201B2 (ja) 2010-10-07 2010-10-07 半導体装置用テープキャリア、半導体装置及び半導体装置用テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010227434A JP5170201B2 (ja) 2010-10-07 2010-10-07 半導体装置用テープキャリア、半導体装置及び半導体装置用テープキャリアの製造方法

Publications (2)

Publication Number Publication Date
JP2012084583A JP2012084583A (ja) 2012-04-26
JP5170201B2 true JP5170201B2 (ja) 2013-03-27

Family

ID=46243187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010227434A Expired - Fee Related JP5170201B2 (ja) 2010-10-07 2010-10-07 半導体装置用テープキャリア、半導体装置及び半導体装置用テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP5170201B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992764A (ja) * 1995-09-25 1997-04-04 Dainippon Printing Co Ltd リードフレームの製造方法とその方法により作製されたリードフレーム、及び半導体装置の製造方法
CN100546431C (zh) * 2004-11-11 2009-09-30 夏普株式会社 柔性布线基板及其制造方法、半导体装置和电子设备
JP2009170684A (ja) * 2008-01-17 2009-07-30 Seiko Epson Corp 半導体装置、配線基板、半導体装置の製造方法、及び配線基板の製造方法
JP2009277987A (ja) * 2008-05-16 2009-11-26 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置

Also Published As

Publication number Publication date
JP2012084583A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
KR100831514B1 (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
WO2000010369A1 (fr) Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
KR20160020407A (ko) 배선 기판의 제조 방법
US20120267778A1 (en) Circuit board, semiconductor element, semiconductor device, method for manufacturing circuit board, method for manufacturing semiconductor element, and method for manufacturing semiconductor device
JP2010080895A (ja) リードフレーム型基板とその製造方法ならびに半導体装置
JP2010087221A (ja) リードフレーム型基板とその製造方法、及び半導体装置
KR20110015991A (ko) 인쇄회로기판 및 그 제조 방법
US20070062908A1 (en) Process for producing printed wiring board
KR101079394B1 (ko) 회로기판의 제조방법
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
JP5170201B2 (ja) 半導体装置用テープキャリア、半導体装置及び半導体装置用テープキャリアの製造方法
KR102414959B1 (ko) 인쇄회로기판 제조방법
JP3772843B2 (ja) Cof用フレキシブルプリント配線基板
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP5051355B2 (ja) プリント配線基板の製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2011023517A (ja) 半導体装置用tabテープおよびその製造方法
TWI610414B (zh) Ic載板、具有該ic載板的封裝結構及其製作方法
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
JP2004153194A (ja) Cofフィルムキャリアテープの製造方法
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2006186154A (ja) 配線基板の製造方法及び電気光学装置の製造方法
JP2005150221A (ja) 半導体装置、半導体ウエハおよびその製造方法
JP2003133714A (ja) プリント配線板及びその製造方法
JP2002261131A (ja) 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

LAPS Cancellation because of no payment of annual fees