JP5167736B2

JP5167736B2 - スイッチングレギュレータ

Info

Publication number: JP5167736B2
Application number: JP2007236580A
Authority: JP
Inventors: 淳二西田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2007-09-12
Filing date: 2007-09-12
Publication date: 2013-03-21
Anticipated expiration: 2027-09-12
Also published as: US20090066309A1; US8018207B2; JP2009071952A

Description

本発明は、定電圧出力制御を行うＤＣ−ＤＣコンバータをなすスイッチングレギュレータに関し、特に非線形アンプを使用することにより高周波動作のＰＷＭ制御を行うようにしたスイッチングレギュレータに関する。

図４は、従来のスイッチングレギュレータの回路例を示した回路図である（例えば、特許文献１参照）。
図４では、電圧制御用及び電流制御用の各誤差比較器を使用し、電流制御及び電圧制御は、発振器ＯＳＣから出力される三角波等と、各誤差比較器の出力電圧との電圧比較によってＰＷＭ制御を行っている。
特開２００７−４９９５号公報

しかし、このような従来のＰＷＭ制御方法では、誤差比較器とＰＷＭパルスを生成するＰＷＭ比較器が必要になり、高周波動作を行う場合では、各比較器の遅れを軽減するために各比較器の消費電流を増加させる必要があった。

本発明は、このような問題を解決するためになされたものであり、非線形アンプを使用することにより、回路構成を簡単にすることができると共に消費電流を増加させることなく高周波動作のＰＷＭ制御を行うことができるスイッチングレギュレータを得ることを目的とする。

この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧と所定の基準電圧との差電圧を、所定ののこぎり波信号の電圧に応じて可変した増幅率で増幅し生成したパルス信号を使用して前記スイッチング素子に対してＰＷＭ制御を行い、前記出力電圧が前記所定の定電圧になるように前記スイッチング素子のスイッチング制御を行う制御回路部と、
を備え、
前記制御回路部は、
前記のこぎり波信号を生成して出力するのこぎり波発生回路と、
前記出力電圧と所定の基準電圧との差電圧を増幅して前記パルス信号を生成して出力する、該のこぎり波発生回路から出力されたのこぎり波信号に応じてゲインを可変する演算増幅回路からなる誤差増幅回路と、
を備えるものである。

この場合、前記誤差増幅回路は、
前記出力電圧と前記基準電圧が各入力端に対応して入力される差動増幅回路部と、
前記のこぎり波発生回路から出力されたのこぎり波信号に応じて該差動増幅回路部のゲインを制御するゲイン制御回路部と、
を備え、
前記ゲイン制御回路部は、制御電極に前記出力電圧と前記基準電圧が対応して入力された前記差動増幅回路部の差動対をなす各入力トランジスタに供給するバイアス電流を、前記のこぎり波信号に応じて可変するようにした。

また、前記差動増幅回路部は、
前記差動対をなす各入力トランジスタと、
該各入力トランジスタに所定の定電流を供給する定電流源と、
入力された制御信号に応じて抵抗値が可変する、対応する前記各入力トランジスタの負荷をなす各可変抵抗と、
を備え、
前記ゲイン制御回路部は、前記のこぎり波信号に応じて該各可変抵抗の抵抗値を可変するようにした。

具体的には、前記各可変抵抗は、それぞれ制御電極に前記ゲイン制御回路部からの制御信号が入力されたトランジスタからなり、前記ゲイン制御回路部は、該各トランジスタのオン抵抗値を前記のこぎり波信号に応じて可変するようにした。

本発明のスイッチングレギュレータによれば、前記出力電圧と所定の基準電圧との差電圧を、所定ののこぎり波信号の電圧に応じて可変した増幅率で増幅して生成したパルス信号を使用して前記スイッチング素子に対してＰＷＭ制御を行うようにした。このことから、出力電圧と基準電圧との差電圧を増幅して得られた誤差信号をＰＷＭ変調するコンパレータが不要になり回路構成を簡単にすることができると共に、消費電流を増加させることなく高周波動作のＰＷＭ制御を行うことができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
図１において、スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する同期整流方式の降圧型スイッチングレギュレータである。

スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２とを備えている。更に、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、インダクタＬ１と、平滑用のコンデンサＣ１と、誤差増幅回路３と、ＰＷＭフレーム周波数と同じ周波数である所定ののこぎり波信号ＲＡＭＰを生成して出力するのこぎり波発生回路４と、誤差増幅回路３の出力信号に応じてスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の動作制御を行う制御回路５とを備えている。

なお、スイッチングトランジスタＭ１はスイッチング素子を、同期整流用トランジスタＭ２は整流素子をそれぞれなし、基準電圧発生回路２、誤差増幅回路３、のこぎり波発生回路４及び制御回路５は制御回路部をなす。また、スイッチングレギュレータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流用トランジスタＭ２、インダクタＬ１並びにコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。

入力端子ＩＮと接地電圧との間にはスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部と出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間にはコンデンサＣ１が接続されている。誤差増幅回路３において、非反転入力端には基準電圧Ｖｒｅｆが入力され、反転入力端には出力電圧Ｖｏｕｔが入力されている。また、誤差増幅回路３には、のこぎり波信号ＲＡＭＰが入力されており、誤差増幅回路３は、のこぎり波信号ＲＡＭＰの電圧に比例して線形にゲインが変動する非線形アンプをなしている。誤差増幅回路３の出力端は制御回路５に接続され、制御回路５からスイッチングトランジスタＭ１のゲートに制御信号ＰＨＳが出力されると共に同期整流用トランジスタＭ２のゲートに制御信号ＮＬＳが出力される。

このような構成において、誤差増幅回路３は、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差電圧を増幅して、ＰＷＭパルス信号Ｓｐｗｍを生成して出力する。制御回路５は、入力されたＰＷＭパルス信号Ｓｐｗｍに応じてスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行う。
スイッチングレギュレータ１の出力電圧Ｖｏｕｔが大きくなると、誤差増幅回路３から出力されるＰＷＭパルス信号Ｓｐｗｍのデューティサイクルは小さくなる。この結果、スイッチングトランジスタＭ１がオンする時間が短くなり、それに応じて同期整流用トランジスタＭ２がオンする時間が長くなって、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが低下するように制御される。

また、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが小さくなると、誤差増幅回路３から出力されるＰＷＭパルス信号Ｓｐｗｍのデューティサイクルは大きくなる。この結果、スイッチングトランジスタＭ１がオンする時間が長くなり、それに応じて同期整流用トランジスタＭ２がオンする時間が短くなって、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが上昇するように制御される。このような動作を繰り返して、出力電圧Ｖｏｕｔを所定の電圧で一定になるように制御される。

ここで、図２は、図１の誤差増幅回路３の回路例を示した図であり、図２を用いて誤差増幅回路３の動作について説明する。
図２において、誤差増幅回路３は、差動増幅回路部１１と、のこぎり波信号ＲＡＭＰの電圧に応じて該差動増幅回路部１１のバイアス電流を可変し差動増幅回路部１１のゲインを制御するゲイン制御回路部１２とを備えている。
差動増幅回路部１１は、ＰＭＯＳトランジスタＭ１１〜Ｍ１６、ＮＭＯＳトランジスタＭ１７〜Ｍ２４及び定電流源１５で構成され、ＰＭＯＳトランジスタＭ１１及びＭ１２は差動対をなしている。
また、ゲイン制御回路部１２は、ＰＭＯＳトランジスタＭ３１〜Ｍ３３及びＮＭＯＳトランジスタＭ３４，Ｍ３５で構成されている。

差動増幅回路部１１において、ＰＭＯＳトランジスタＭ１１及びＭ１２の各ソースは接続され、入力電圧Ｖｉｎと該接続部との間に定電流源１５が接続されている。ＰＭＯＳトランジスタＭ１１のドレインと接地電圧との間にはＮＭＯＳトランジスタＭ１７及びＭ２１が直列に接続され、ＰＭＯＳトランジスタＭ１２のドレインと接地電圧との間にはＮＭＯＳトランジスタＭ１９及びＭ２２が直列に接続されている。ＰＭＯＳトランジスタＭ１１のゲートは誤差増幅回路３の非反転入力端をなし、ＰＭＯＳトランジスタＭ１２のゲートは誤差増幅回路３の反転入力端をなしている。ＮＭＯＳトランジスタＭ１７及びＭ１８の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１７のドレインに接続されている。同様に、ＮＭＯＳトランジスタＭ１９及びＭ２０の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１９のドレインに接続されている。

入力電圧Ｖｉｎと接地電圧との間には、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１８が直列に接続されると共にＰＭＯＳトランジスタＭ１４とＮＭＯＳトランジスタＭ２０が直列に接続されている。ＰＭＯＳトランジスタＭ１３及びＭ１４はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭ１３及びＭ１４において、各ソースはそれぞれ入力電圧Ｖｉｎに接続され、各ゲートは接続されてＰＭＯＳトランジスタＭ１３のドレインに接続されている。また、入力電圧Ｖｉｎと接地電圧との間にはＰＭＯＳトランジスタＭ１５とＮＭＯＳトランジスタＭ２３が直列に接続され、ＰＭＯＳトランジスタＭ１５のゲートは、ＰＭＯＳトランジスタＭ１４とＮＭＯＳトランジスタＭ２０との接続部に接続されている。ＮＭＯＳトランジスタＭ２３のゲートはＮＭＯＳトランジスタＭ１７とＭ１８の各ゲートが接続された接続部に接続されている。

また、入力電圧Ｖｉｎと接地電圧との間にはＰＭＯＳトランジスタＭ１６とＮＭＯＳトランジスタＭ２４が直列に接続され、ＰＭＯＳトランジスタＭ１６のゲートは、ＰＭＯＳトランジスタＭ１５とＮＭＯＳトランジスタＭ２３との接続部に接続されている。ＮＭＯＳトランジスタＭ２４のゲートはＮＭＯＳトランジスタＭ１９とＭ２０の各ゲートが接続された接続部に接続されている。ＰＭＯＳトランジスタＭ１６とＮＭＯＳトランジスタＭ２４との接続部が誤差増幅回路３の出力端をなしており、該接続部からＰＷＭパルス信号Ｓｐｗｍが出力される。

ゲイン制御回路部１２において、入力電圧Ｖｉｎと接地電圧との間に、ＰＭＯＳトランジスタＭ３１、Ｍ３３及びＮＭＯＳトランジスタＭ３４が直列に接続され、ＰＭＯＳトランジスタＭ３３のゲートにのこぎり波信号ＲＡＭＰが入力されている。ＰＭＯＳトランジスタＭ３３のサブストレートゲートとＮＭＯＳトランジスタＭ３４のゲートは、それぞれ入力電圧Ｖｉｎに接続されている。ＰＭＯＳトランジスタＭ３１とＭ３２はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭ３１及びＭ３２において、各ソースはそれぞれ入力電圧Ｖｉｎに接続され、各ゲートは接続され該接続部がＰＭＯＳトランジスタＭ３１のドレインに接続されている。ＰＭＯＳトランジスタＭ３２のドレインと接地電圧との間にはＮＭＯＳトランジスタＭ３５が接続されている。ＮＭＯＳトランジスタＭ３５は、ＮＭＯＳトランジスタＭ２１及びＭ２２と共にカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭ３５、Ｍ２１及びＭ２２の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ３５のドレインに接続されている。

ゲイン制御回路部１２において、ＮＭＯＳトランジスタＭ３４は、ゲートが入力電圧Ｖｉｎに接続されていることから線形領域で動作し、ＮＭＯＳトランジスタＭ３４には、のこぎり波信号ＲＡＭＰに比例したのこぎり波電流ｉＲＡＭＰが流れる。該のこぎり波電流ｉＲＡＭＰは、ＰＭＯＳトランジスタＭ３１及びＭ３２のカレントミラー回路で折り返されてＮＭＯＳトランジスタＭ３５のドレインに供給される。ＮＭＯＳトランジスタＭ３５、Ｍ２１及びＭ２２はカレントミラー回路を形成していることから、ＮＭＯＳトランジスタＭ３５のドレインに入力されたのこぎり波電流ｉＲＡＭＰに比例した電流がＮＭＯＳトランジスタＭ２１及びＭ２２にそれぞれ流れる。このため、差動対をなすＰＭＯＳトランジスタＭ１１及びＭ１２にはバイアス電流としてそれぞれのこぎり波電流ｉＲＡＭＰに比例した電流が流れることになる。

一般的な差動増幅段においては、差動対をなす各トランジスタ間に生じた電圧差に応じた電流変動分を、差動対の負荷をなす抵抗器等の固定負荷に流すことにより、電流変動分を電圧変動分として一定の増幅率で増幅する。これに対して、差動増幅回路部１１では、前記固定負荷の代わりにのこぎり波電流ｉＲＡＭＰによって線形に抵抗値が変動するＮＭＯＳトランジスタＭ２１及びＭ２２を差動対の負荷として使用することにより、差動対をなすＰＭＯＳトランジスタＭ１１及びＭ１２の各ゲートに入力された出力電圧Ｖｏｕｔ及び基準電圧Ｖｒｅｆの差電圧に対する増幅率、すなわちゲインを線形に変動させる。一般的に、従来のＰＷＭ制御では、ＰＷＭパルスのゲインは、ＰＷＭ変調を行うために使用する三角波信号等の振幅及び傾きによって決定していた。

これに対して、本実施の形態では、ＰＷＭパルスのゲインは、のこぎり波電流ｉＲＡＭＰの振幅、ＮＭＯＳトランジスタＭ２１とＭ２２のオン抵抗値変動差、及びのこぎり波電流ｉＲＡＭＰの傾きによって決定されることになる。差動増幅回路部１１は、非反転入力端と反転入力端にそれぞれ入力された電圧の差電圧を、のこぎり波電流ｉＲＡＭＰで決められた線形に変動するゲインで増幅していることになる。このように、のこぎり波電流ｉＲＡＭＰによって決められた線形に変動するゲインを、所定のＰＷＭゲインになるように設定することにより、誤差増幅回路３のみで出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差電圧をＰＷＭ変調することができる。

一方、図１では降圧型スイッチングレギュレータを例にして説明したが、昇圧型スイッチングレギュレータをなす場合は、図１は図３のようになる。なお、図３では、図１と同じもの又は同様のものは同じ符号で示している。図３における図１との相違点は、図１のスイッチングトランジスタＭ１をＮＭＯＳトランジスタに、図１の同期整流用トランジスタＭ２をＰＭＯＳトランジスタにそれぞれすると共にインダクタＬ１、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の接続を変え、図３のスイッチングトランジスタＭ１のゲートには制御信号ＮＬＳが、図３の同期整流用トランジスタＭ２のゲートには制御信号ＰＨＳがそれぞれ入力されるようにしたことにある。それ以外の回路は図１の場合と同様であるので、図３のスイッチングレギュレータの動作についての説明を省略する。

また、図１及び図３では同期整流方式の場合を例にして示したが、本発明は非同期整流方式のスイッチングレギュレータにも適用することができる。この場合、図１の同期整流用トランジスタＭ２を、アノードが接地電圧に接続されると共にカソードがスイッチングトランジスタＭ１とインダクタＬ１との接続部に接続されたダイオードに置き換えればよく、図３の同期整流用トランジスタＭ２を、アノードがインダクタＬ１とスイッチングトランジスタＭ１との接続部に接続されると共にカソードが出力端子ＯＵＴに接続されたダイオードに置き換えればよい。

このように、本第１の実施の形態におけるスイッチングレギュレータは、誤差増幅回路３が、のこぎり波発生回路４から入力されたのこぎり波信号ＲＡＭＰに応じてゲインを可変する非線形アンプをなすようにし、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差電圧を増幅する際の誤差増幅回路３の増幅率をのこぎり波信号ＲＡＭＰに応じて可変するようにして、該差電圧のＰＷＭ変調を行ってＰＷＭパルス信号Ｓｐｗｍを生成し、該ＰＷＭパルス信号Ｓｐｗｍに応じてスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行うようにした。このことから、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差電圧を増幅して得られた誤差信号をＰＷＭ変調するコンパレータが不要になり回路構成を簡単にすることができると共に、消費電流を増加させることなく高周波動作のＰＷＭ制御を行うことができる。

なお、前記説明では、降圧制御又は昇圧制御を行うスイッチングレギュレータを例にして示したが、本発明はこれに限定するものではなく、反転制御又は昇降圧制御を行うスイッチングレギュレータに対しても適用することができる。

本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。図１の誤差増幅回路３の回路例を示した図である。本発明の第１の実施の形態におけるスイッチングレギュレータの他の例を示した図である。従来のスイッチングレギュレータの回路例を示した回路図である。

符号の説明

１スイッチングレギュレータ
２基準電圧発生回路
３誤差増幅回路
４のこぎり波発生回路
５制御回路
１１差動増幅回路部
１２ゲイン制御回路部
Ｍ１スイッチングトランジスタ
Ｍ２同期整流用トランジスタ
Ｌ１インダクタ
Ｃ１コンデンサ

Claims

入力端子に入力された入力電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧と所定の基準電圧との差電圧を、所定ののこぎり波信号の電圧に応じて可変した増幅率で増幅し生成したパルス信号を使用して前記スイッチング素子に対してＰＷＭ制御を行い、前記出力電圧が前記所定の定電圧になるように前記スイッチング素子のスイッチング制御を行う制御回路部と、
を備え、
前記制御回路部は、
前記のこぎり波信号を生成して出力するのこぎり波発生回路と、
前記出力電圧と所定の基準電圧との差電圧を増幅して前記パルス信号を生成して出力する、該のこぎり波発生回路から出力されたのこぎり波信号に応じてゲインを可変する演算増幅回路からなる誤差増幅回路と、
を備えることを特徴とするスイッチングレギュレータ。
前記誤差増幅回路は、
前記出力電圧と前記基準電圧が各入力端に対応して入力される差動増幅回路部と、
前記のこぎり波発生回路から出力されたのこぎり波信号に応じて該差動増幅回路部のゲインを制御するゲイン制御回路部と、
を備え、
前記ゲイン制御回路部は、制御電極に前記出力電圧と前記基準電圧が対応して入力された前記差動増幅回路部の差動対をなす各入力トランジスタに供給するバイアス電流を、前記のこぎり波信号に応じて可変することを特徴とする請求項１記載のスイッチングレギュレータ。
前記差動増幅回路部は、
前記差動対をなす各入力トランジスタと、
該各入力トランジスタに所定の定電流を供給する定電流源と、
入力された制御信号に応じて抵抗値が可変する、対応する前記各入力トランジスタの負荷をなす各可変抵抗と、
を備え、
前記ゲイン制御回路部は、前記のこぎり波信号に応じて該各可変抵抗の抵抗値を可変することを特徴とする請求項２記載のスイッチングレギュレータ。
前記各可変抵抗は、それぞれ制御電極に前記ゲイン制御回路部からの制御信号が入力されたトランジスタからなり、前記ゲイン制御回路部は、該各トランジスタのオン抵抗値を前記のこぎり波信号に応じて可変することを特徴とする請求項３記載のスイッチングレギュレータ。