JP5161808B2 - 2重系制御装置 - Google Patents

2重系制御装置 Download PDF

Info

Publication number
JP5161808B2
JP5161808B2 JP2009032654A JP2009032654A JP5161808B2 JP 5161808 B2 JP5161808 B2 JP 5161808B2 JP 2009032654 A JP2009032654 A JP 2009032654A JP 2009032654 A JP2009032654 A JP 2009032654A JP 5161808 B2 JP5161808 B2 JP 5161808B2
Authority
JP
Japan
Prior art keywords
pulse signal
state
pulse
abnormality detection
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009032654A
Other languages
English (en)
Other versions
JP2010192980A (ja
Inventor
靖信 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009032654A priority Critical patent/JP5161808B2/ja
Publication of JP2010192980A publication Critical patent/JP2010192980A/ja
Application granted granted Critical
Publication of JP5161808B2 publication Critical patent/JP5161808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

この発明は、例えばプラント制御に使用される、制御系と待機系からなる2重化された制御装置において、他系の状態を信号ラインにより認識し、認識した他系の状態に応じて、制御系と待機系の切り換えなどを行う2重系制御装置に関するものである。
例えば特許文献1において提案されている従来の2重系制御装置では、各系の状態を通知するための信号ラインに固着故障が発生していることを検出するために、ソフトウエア(以下S/Wと記す)またはハードウエア(以下H/Wと記す)によって認識された正常または異常状態を格納するレジスタの値に従ってH/W回路によりパルス信号を生成し、パルス信号の有無または反転された2つのパルス信号により、状態を他系に通知している。固着故障が発生している場合には、パルス信号が正常に伝送されないため、装置の異常を検出することができる。
特開2002−57655号公報
前記従来の2重系制御装置においては、S/WまたはH/Wによる異常検出部によって認識された正常または異常状態を格納するレジスタの値に従い、H/W回路によりパルス信号を生成しているが、一度、レジスタに正常状態を設定した後は、その値が保持されている限りパルス信号が伝送され続けることになる。そのため、例えば、S/W暴走などの異常を検出するH/W異常検出部自体が故障しているような場合、異常状態であるにも関わらず、他系に正常状態として誤通知されてしまうという問題があった。
この発明は上記のような問題を解決するためになされたものであり、パルス信号発生部内にパルス期間レジスタを付加し、パルス期間レジスタに設定された期間のみパルス信号を発生させ、S/Wにより一定周期毎にパルス期間レジスタにパルス期間の値を書き込み続けるようにすることで、他系の制御装置内でメモリのパリティエラーやS/W暴走を検出するためのWDT(Watch Dog Timer)エラー等のH/W故障を検出するH/W異常検出部自体が故障しているような場合でも、他系の状態を正しく認識することを可能とする2重系制御装置を得ることを目的とする。
この発明に係る2重系制御装置は、制御系装置と待機系装置を有する2重系制御装置において、S/Wにより正常または異常の検出及び通知を行うS/W異常検出部と、H/Wにより正常または異常の検出及び通知を行うH/W異常検出部と、これら2つの異常検出部により検出された状態情報(正常または異常)を格納する状態レジスタと、この状態レジスタの値によって状態信号ラインを通じて他系装置に自系装置の状態を通知する状態信号発生部と、前記S/W異常検出部が正常のときのみパルス発生期間情報が繰り返し設定されるパルス期間レジスタと、このパルス期間レジスタに設定された期間はパルス信号を発信するが、その期間終了後パルス信号の発信を停止するパルス信号発生部と、他系装置から前記状態信号ラインを通じて状態信号を受信する他系状態信号受信部と、他系装置のパルス信号発生部からパルス信号ラインを通じパルス信号を受信する他系パルス信号受信部と、他系装置からの前記状態信号と前記パルス信号により他系装置の状態を認識する他系状態認識部とを前記制御系装置及び待機系装置に備えている。
以上説明したように、この発明によれば、制御装置内でメモリのパリティエラーやS/W暴走を検出するためのWDT(Watch Dog Timer)エラー等のH/W故障を検出するH/W異常検出部自体が故障しているような場合でも、他系の状態を正しく認識することができ、その結果、制御系から待機系への切り替え後の動作を保証し、制御装置の信頼性を高めることができる。
この発明の実施の形態1に係る2重系制御装置の構成を示すブロック図である。 この発明の実施の形態1における待機系S/W異常検出部の動作を示すフローチャートである。 この発明の実施の形態2に係る2重系制御装置の構成を示すブロック図である。 この発明の実施の形態2における待機系パルス信号ラインと待機系状態信号ラインの状態を説明するタイミングチャートである。 この発明の実施の形態3に係る2重系制御装置の構成を示すブロック図である。 この発明の実施の形態4に係る2重系制御装置の構成を示すブロック図である。 この発明の実施の形態5に係る2重系制御装置の構成を示すブロック図である。
実施の形態1.
図1は、この発明の実施の形態1に係る2重系制御装置のシステム構成を示す図である。この2重系制御装置は、現に稼動中の制御系装置1と待機中の待機系装置2とからなり、相互にパルス信号ライン18、28及び状態信号ライン19、29で接続されている。制御系装置1と待機系装置2とは同一構成になされており、状態に応じて切り替えられて稼動するようになっている。制御系装置1と待機系装置2はそれぞれ次のような要素から構成されている。すなわち、パルス期間レジスタ111、221に所定値が設定された期間はパルス信号を発信するが、その期間を過ぎるとパルス信号の発信を停止するパルス信号発生部11、21と、状態レジスタ112、222の値によって前記状態信号ライン19、29を通じて他系に自系の状態(例えば正常または異常)をON/OFF値によって通知する状態信号発生部12、22を備えている。制御系装置1と待機系装置2には前記パルス信号ライン18、28を通じて他系装置からのパルス信号を受信する他系パルス信号受信部13、23と、前記状態信号ライン19、29を通じて他系の状態信号を受信する他系状態信号受信部14、24が設けられている。
また、制御系装置1と待機系装置2には、S/Wにより自系の正常または異常の検出及び通知を行うS/W異常検出部15、25と、H/Wにより自系の正常また異常の検出及び通知を行うH/W異常検出部16、26が具わっている。さらに、各系は、他系装置からのパルス信号を他系パルス信号受信部13、23から、また、他系装置からの状態信号を他系状態信号受信部14、24から受けて他系装置の状態を認識する他系状態認識部17、27を有している。前記S/W異常検出部15、25は、S/Wが動作できない異常を検出した場合、待機系状態レジスタ112、222に異常状態をセットし、異常を検出しなかった場合、パルス期間レジスタ111、221にS/W異常検出部15、25の実行周期(例えば100ミリ秒周期で動作していれば「100」)を設定するようになされている。すなわち、パルス期間レジスタ111と221はパルス発生期間情報を格納するパルス期間レジスタである。また、H/W異常検出部16、26は、例えば、メモリのパリティエラーやS/W暴走を検出するためのWDT(Watch Dog Timer)エラー等のH/W故障を常時チェックしており、異常を検出した場合、即座に状態レジスタ112、222に異常状態をセットするようになされている。すなわち、状態レジスタ112と222はS/WとH/Wの2つの異常検出部により検出された状態情報(正常または異常)を格納する状態レジスタである。
前記パルス信号発生部11と他系パルス信号受信部23は前記パルス信号ライン18で接続され、前記パルス信号発生部21と他系パルス信号受信部13は前記パルス信号ライン28で接続されている。前記状態信号発生部12と他系状態信号受信部24は前記状態信号ライン19で接続され、前記状態信号発生部22と他系状態信号受信部14は前記状態信号ライン29で接続されている。
次に上記実施の形態1の動作を説明する。図1に示す2重制御装置においては、制御系装置1から待機系装置2へ、待機系装置2から制御系装置1へと相互に自系の状態を通知しあっており、互いに相手系の状態を認識する。制御系装置1から待機系装置2へ、待機系装置2から制御系装置1への状態通知方法及び状態認識方法は同様であるので、ここでは、待機系装置2から制御系装置1への状態通知方法及び制御系装置1内での待機系装置2の状態認識方法についてのみ説明する。
図2は待機系S/W異常検出部25の動作を示すフローチャートである。待機系S/W異常検出部25は定周期で動作しており、S/Wが動作可能かどうかをチェックする(S101)。S/Wが動作できない異常を検出した場合、待機系状態レジスタ222に異常状態をセットし(S103)、処理を終了する。異常を検出しなかった場合、待機系パルス期間レジスタ221に待機系S/W異常検出部25の実行周期(例えば100ミリ秒周期で動作していれば「100」)を設定して(S104)、動作を終了する。
一方、待機系H/W異常検出部26は、例えばメモリのパリティエラーやS/W暴走を検出するためのWDT(Watch Dog Timer)エラー等のH/W故障を常時チェックしており、異常を検出した場合、即座に待機系状態レジスタ222に異常状態をセットする。
待機系状態信号発生部22は、待機系S/W異常検出部25及び待機系H/W異常検出部26によりセットされた待機系状態レジスタ222の値により、待機系状態信号ライン29にONまたはOFFの信号を送信する。例えば、異常状態の場合はOFF、正常状態の場合はONの信号を送信する。
待機系パルス信号発生部21は、待機系パルス期間レジスタ221に設定された期間だけパルス信号を発信する。例えば、「100」と設定された場合は、100ミリ秒間だけパルス信号を発信する。この際、待機系パルス期間レジスタ221の値を1ミリ秒毎に1ずつデクリメントする。実行周期である100ミリ秒経過後は待機系パルス期間レジスタ221の値は「0」となり、パルス信号発生部21はパルス信号の発信を停止する。この時点で、直ぐにまた、待機系S/W異常検出部25が待機系パルス期間レジスタ221に値「100」を設定すれば、パルス信号が継続して100ミリ秒間発信されることになる。
一方、制御系装置1側では、制御系他系状態信号受信部14が待機系状態信号ライン29より待機系装置2の状態をON/OFF信号で受信し、また、制御系他系パルス信号受信部13が待機系パルス信号ライン28より待機系装置2の状態をパルス信号で受信している。
制御系他系状態認識部17は、待機系装置2からパルス信号を受信し、かつ、待機系装置2からの状態信号が正常(ON)である場合に、待機系装置2が正常であると認識する。また、パルス信号が停止しているか、または、待機系装置2からの状態信号が異常(OFF)を示している場合、待機系装置2は異常であると認識する。
このように、待機系パルス信号発生部21は、待機系パルス期間レジスタ221に設定された期間を経過するとパルス信号の発信を停止するようになっているため、H/W異常検出部26自体が故障しているような場合でも、待機系装置2内でS/Wが暴走した場合、パルス信号の停止として異常を検出することができ、待機系装置2の状態を正常であると誤認識する問題を回避することができる。
実施の形態2.
図3は、この発明の実施の形態2に係る2重系制御装置のシステム構成を示す図である。構成要素は図1に示す実施の形態1の場合と同様であるが、パルス信号発生部11、21が状態レジスタ112、222の設定内容を参照するようになっており、この動作が実施の形態1と以下のように異なる。
図4(b)は、前述の実施の形態1の構成において、待機系状態信号ライン29が固着故障のため、ON固定となっている場合に、待機系H/W異常検出部26により異常が検出された場合の、待機系パルス信号ライン28と待機系状態信号ライン29の状態を示したものである。実施の形態1の構成では、待機系H/W異常検出部26により異常が検出された後も、待機系パルス信号発生部21は、待機系パルス期間レジスタ221に設定された実行周期の間はパルス信号を発信し続けるようになっているため、状態信号に固着故障が発生している場合、x時点で異常が発生しても、相手系の状態を正しく認識できるまでに最大で待機系S/W異常検出部25の実行周期時間終了までの遅れzが生じるという問題がある。
図4(a)は、本実施の形態2の構成において、待機系状態信号ライン29が固着故障のためON固定となっている場合に、待機系H/W異常検出部26によりこの異常が検出された場合の、待機系パルス信号ライン28と待機系状態信号ライン29の状態を示したものである。本実施の形態2では、待機系H/W異常検出部26により異常が検出された場合、待機系パルス信号発生部21は状態レジスタ222の異常状態を読み取り、x時点において即座にパルス信号の発信を停止するようになっている。そのため、他系パルス信号受信部13は、x時点からパルス信号1周期のy時間という短期間後に相手系の異常状態を正しく認識することができる。上記以外の動作については、実施の形態1と同様であるため、省略する。
このように、待機系H/W異常検出部26により異常が検出された場合、待機系パルス信号発生部21は即座にパルス信号を停止するようになっているので、待機系状態信号ライン29が固着故障のためON固定となっている場合でも、異常発生からパルス信号1周期の時間後に相手系の異常状態を正しく認識することができる。
実施の形態3.
図5は、この発明の実施の形態3に係る2重系制御装置のシステム構成を示す図である。実施の形態2(図3)の構成から、状態信号発生部12、22、状態信号ライン19、29、状態信号受信部14、24を削除した構成となっている。その他の構成要素は、実施の形態2(図3)と同様である。
本実施の形態3では、制御系他系状態認識部17は、待機系装置2からパルス信号を受信している場合には待機系装置2が正常であると認識する。また、パルス信号が停止している場合には、待機系装置2は異常であると認識する。上記以外の構成要素の動作については、実施の形態2と同様であるため省略する。
前記実施の形態2では、状態信号発生部22から待機系装置2のH/Wの異常を状態信号として即座に制御系装置1に通知することが出来るのに対して、本実施の形態3ではこの機能はない。しかし、H/W異常検出部26による異常検出は、状態レジスタ222からパルス信号発生部21に送られるため、待機系パルス期間レジスタ221に設定された期間を経過した時点で制御系の他系状態認識部17が異常を検出する。このようにして、パルス信号のみを使って相手系の状態を認識することができるため、制御装置のH/W部品を減らし、コストを削減した形で2重系制御装置を実現することができる。
実施の形態4.
図6は、この発明の実施の形態4に係る2重系制御装置のシステム構成を示す図である。本実施の形態4は、パルス信号ラインを有する2重系制御装置の構成に対して、パルス信号ライン18を18a、18bに、また、28を28a、28bにそれぞれ2重化した構成となっている。その他の構成要素は、実施の形態2と同様である。
このようにすることにより、パルス信号ライン18a、28aまたは18b、28bのうち、いずれか一方に固着故障が発生してパルス信号が送信できない状態になった場合でも、もう一方のパルス信号ラインを使って正常にパルス信号が送信できている場合は、相手系の状態を正しく認識することができるようになり、2重系制御装置の信頼性を一層高めることができる。なお、本実施の形態の説明は実施の形態2に基づいて説明しているが、本実施の形態の構成は実施の形態1、3にも適用できる。
実施の形態5.
図7は、この発明の実施の形態5に係る2重系制御装置のシステム構成を示す図である。実施の形態2(図3)の構成の他系状態認識部17、27に、動作選択レジスタ31、41を追加した構成となっている。その他の構成要素は、実施の形態2(図3)と同様である。
本実施の形態5では、実施の形態2における他系状態認識部17、27における状態認識方法を次のように変更する。動作選択レジスタ31、41には、パルス信号が正常状態を示し、しかも状態信号が異常状態を示している場合に、他系の状態を正常と認識するのか異常と認識するのかを設定する。制御系他系状態認識部17は、動作選択レジスタ31の設定に従って、パルス信号が正常状態を示し、状態信号が異常状態を示している場合に、他系の状態を正常と異常のいずれかとして認識する。待機系他系状態認識部27と待機系動作選択レジスタ41との関係も同様である。上記以外の動作については、実施の形態2と同様であるため省略する。なお、本実施の形態の説明は実施の形態2に基づいて説明しているが、本実施の形態の構成は実施の形態1にも適用できる。
パルス信号が正常状態を示し、状態信号が異常状態を示している場合、状態信号が異常状態に固着しているだけで、制御装置は正常に動作している可能性が高いと考えられるが、上記のように、このようなケースで、相手系を正常と認識するか、異常と認識するかを選択可能とすることにより、用途に合わせた動作を実現することが可能となる。
1 制御系装置、
2 待機系装置、
11 制御系パルス信号発生部、
12 制御系状態信号発生部、
13 制御系他系パルス信号受信部、
14 制御系他系状態信号受信部、
15 制御系S/W異常検出部、
16 制御系H/W異常検出部、
17 制御系他系状態認識部、
18、18a、18b 制御系パルス信号ライン、
19 制御系状態信号ライン、
21 待機系パルス信号発生部、
22 待機系状態信号発生部、
23 待機系他系パルス信号受信部、
24 待機系他系状態信号受信部、
25 待機系S/W異常検出部、
26 待機系H/W異常検出部、
27 待機系他系状態認識部、
28、28a、28b 待機系パルス信号ライン、
29 待機系状態信号ライン、
31 制御系動作選択レジスタ、
41 待機系動作選択レジスタ、
111 制御系パルス期間レジスタ、
112 制御系状態レジスタ、
221 待機系パルス期間レジスタ、
222 待機系状態レジスタ。

Claims (5)

  1. 制御系装置と待機系装置を有する2重系制御装置において、S/Wにより正常または異常の検出及び通知を行うS/W異常検出部と、H/Wにより正常または異常の検出及び通知を行うH/W異常検出部と、これら2つの異常検出部により検出された状態情報(正常または異常)を格納する状態レジスタと、この状態レジスタの値によって状態信号ラインを通じて他系装置に自系装置の状態を通知する状態信号発生部と、前記S/W異常検出部が正常のときのみパルス発生期間情報が繰り返し設定されるパルス期間レジスタと、このパルス期間レジスタに設定された期間はパルス信号を発信するが、その期間終了後パルス信号の発信を停止するパルス信号発生部と、他系装置から前記状態信号ラインを通じて状態信号を受信する他系状態信号受信部と、他系装置のパルス信号発生部からパルス信号ラインを通じパルス信号を受信する他系パルス信号受信部と、他系装置からの前記状態信号と前記パルス信号により他系装置の状態を認識する他系状態認識部とを前記制御系装置及び待機系装置に備えた2重制御装置。
  2. 前記パルス信号発生部は、前記パルス期間レジスタに設定された期間が過ぎたとき及び前記H/W異常検出部からの異常検出通知を受けたとき即座にパルス発信を停止するものであることを特徴とする請求項に記載の2重系制御装置。
  3. 他系装置からの状態信号とパルス信号から他系装置の状態が正常か異常かを認識する前記他系状態認識部には、前記他系装置からの状態信号とパルス信号の組み合わせを正常と認識するか異常と認識するか前記他系状態認識部に選択させる動作選択レジスタを付加したことを特徴とする請求項1または2に記載の2重制御装置。
  4. 制御系装置と待機系装置を有する2重系制御装置において、S/Wにより正常または異常の検出及び通知を行うS/W異常検出部と、H/Wにより正常または異常の検出及び通知を行うH/W異常検出部と、前記S/W異常検出部が正常のときのみこのS/W異常検出部にパルス発生期間情報が繰り返し設定されるパルス期間レジスタと、このパルス期間レジスタに設定された期間はパルス信号を発信するが、その期間を過ぎたとき及び前記H/W異常検出部から異常の通知を受けたときにパルス信号の発信を停止するパルス信号発生部と、他系装置からのパルス信号ラインを通じパルス信号を受信する他系パルス信号受信部と、他系装置からのパルス信号により他系装置の状態を認識する他系状態認識部とを備えた2重系制御装置。
  5. 前記パルス信号を他系に送るパルス信号ラインを2重化したことを特徴とする請求項1またはに記載の2重系制御装置。
JP2009032654A 2009-02-16 2009-02-16 2重系制御装置 Expired - Fee Related JP5161808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009032654A JP5161808B2 (ja) 2009-02-16 2009-02-16 2重系制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009032654A JP5161808B2 (ja) 2009-02-16 2009-02-16 2重系制御装置

Publications (2)

Publication Number Publication Date
JP2010192980A JP2010192980A (ja) 2010-09-02
JP5161808B2 true JP5161808B2 (ja) 2013-03-13

Family

ID=42818589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009032654A Expired - Fee Related JP5161808B2 (ja) 2009-02-16 2009-02-16 2重系制御装置

Country Status (1)

Country Link
JP (1) JP5161808B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162947A (ja) * 1984-09-04 1986-03-31 Kubota Ltd コンピユ−タの暴走防止方法
JPS62226342A (ja) * 1986-03-28 1987-10-05 Nec Corp 運転中確認信号線の障害検出方式
JP2965075B2 (ja) * 1988-08-08 1999-10-18 三菱電機株式会社 プログラム実行状態監視方法
JP2578985B2 (ja) * 1989-07-11 1997-02-05 日本電気株式会社 二重化制御装置
JP3162240B2 (ja) * 1994-01-10 2001-04-25 三菱電機株式会社 系切替同期装置
JPH08171507A (ja) * 1994-12-16 1996-07-02 Mitsubishi Electric Corp 異常監視方法
JPH11282726A (ja) * 1998-03-27 1999-10-15 Nec Eng Ltd 情報処理システム及びウォッチドッグタイマ運用方法並びにその制御プログラムを記録した記録媒体
JP2001060160A (ja) * 1999-08-23 2001-03-06 Mitsubishi Heavy Ind Ltd 制御装置のcpu二重化システム
JP4335429B2 (ja) * 2000-11-09 2009-09-30 三菱重工業株式会社 系切替制御装置、及び制御装置のcpu二重化システム
JP4513356B2 (ja) * 2004-02-27 2010-07-28 三菱電機株式会社 制御機器

Also Published As

Publication number Publication date
JP2010192980A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
US7657691B2 (en) Simplified universal serial bus (USB) hub architecture
JP2011043957A (ja) 障害監視回路、半導体集積回路及び故障個所特定方法
JP2019219894A (ja) Plc二重化システムの切替方式、plc二重化システムの切替方法
JP2019128638A (ja) 二重化制御システム
CN101406002B (zh) 用于检测通信系统中的差错的设备
JP5161808B2 (ja) 2重系制御装置
US20190079823A1 (en) Signal Pairing for Module Expansion of a Failsafe Computing System
JP2007018026A (ja) コントローラ
JP4432354B2 (ja) ウオッチドッグタイマ回路の状態監視方式
JP6288609B2 (ja) 二重化制御装置
JP6739983B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP4755868B2 (ja) 切替制御システム及びこれに適用される制御ユニット
JP4613019B2 (ja) コンピュータシステム
JP2006171995A (ja) 制御用計算機
JP5549570B2 (ja) データ伝送装置及びデータ伝送方法
JPH08185329A (ja) データ処理装置
JP2007026038A (ja) パス監視システム,パス監視方法,およびパス監視プログラム
JP5556226B2 (ja) インタフェース試験装置及びインタフェース試験方法
JP7211173B2 (ja) 通信制御装置、電子機器装置、通信制御方法、及び通信制御プログラム
JP2637313B2 (ja) 伝送路2重化バス型伝送システム
JP2007312208A (ja) 冗長化通信制御システム及び冗長化通信制御方法
JP4566531B2 (ja) シリアル通信二重系制御装置
WO2008062511A1 (fr) Système multiprocesseur
JP5449906B2 (ja) 異常時処理用信号の診断方法および二重化コンピュータシステム
JP2006209524A (ja) カウンタを備える診断装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121214

R151 Written notification of patent or utility model registration

Ref document number: 5161808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees