JP5157944B2 - 高周波送信機の出力回路 - Google Patents

Description

本発明は，高周波送信機の出力回路に関する。

無線通信に使用される高周波送信機は，出力信号を所望の送信電力に増幅する出力回路を有する。この出力回路は出力信号を増幅する増幅器を有し，増幅器は，ベースバンドまたは低周波数の信号を増幅する可変利得増幅器（以下ＶＧＡ：Variable Gain Amplifier）と，その出力信号の周波数をアップコンバートした後の高周波信号を増幅するＶＧＡとを組み合わせて構成され，線形で広い可変範囲を実現している。

上記のとおり２つのＶＧＡを組み合わせた構成として以下のものがある。

低周波信号を増幅する第１のＶＧＡとその出力の周波数をアップコンバートした後の高周波信号を増幅する第２のＶＧＡとを組み合わせる。そして，第１のＶＧＡの利得を１ＬＳＢ幅分で段階的に単調増加させるように制御し，第２のＶＧＡの利得を１ＬＳＢ幅分で振動しながら徐々に増加させるように制御して，全体の利得制御曲線がリニアな特性を持つようにする。

他に、中間周波数信号を増幅する第１のＶＧＡとその出力の周波数をアップコンバートするミキサとミキサ出力の高周波信号を増幅する第２のＶＧＡとを組み合わせる。そして，第１のＶＧＡの利得量が，最大出力レベルのときにミキサに最適な歪み量及び信号対雑音比を有する中間周波数信号が得られるように調整される。

他に、中間周波数信号を増幅する第１のＶＧＡとその出力の周波数をアップコンバートした高周波信号を増幅する第２のＶＧＡとを組み合わせる。そして，第１のＶＧＡの利得制御により出力電力レベルの内低い方の範囲にわたって出力電力レベルを変化させ，第２のＶＧＡの利得制御により出力電力レベルの高い方の範囲にわたって出力電力レベルを変化させる。

他に、高周波信号を増幅するＶＧＡとその出力を増幅する電力増幅器とを組み合わせ，小出力送信時には電力増幅器をオフにしてバイパスする。

高周波送信機には，他のシステムや隣りのチャネルへの影響を低減するために，最大電力出力時の信号帯域外の雑音出力電力を規定値未満に制限することが規格上求められている。たとえば，信号帯域の出力が２０ｄＢｍの時に信号帯域からＸＨｚ離れた雑音電力が−３０ｄＢｍ以下にするよう規定される。この場合，信号と雑音電力の電力比（ＣＮ比：Carrier to Noise Ratio）は２０ｄＢｍ−（−３０ｄＢｍ）＝５０ｄＢになる。

特開２０００−２６１３３２号公報 特開平１１−２０５１６５号公報 特開平１０−１０７６５４号公報 特開平９−１４８８５２号公報

上述する規格の制約の下では，ベースバンドまたは低周波信号での信号振幅を大きくして信号電力対雑音電力の比（ＣＮ比）を十分に大きくし，さらに後段のＶＧＡで所望の送信電力に増幅することが行われる。この場合，ベースバンドまたは低周波信号を増幅する前段のＶＧＡは，最小利得に制御されたときでも，上記のとおりＣＮ比を十分に大きくすることが必要になる。前段のＶＧＡが最小利得に制御されると同時に後段のＶＧＡが最大利得に制御されて，合計の利得が最大利得領域になったとしても，出力のＣＮ比が規格を満たす必要があるからである。

しかし，前段のＶＧＡの最小利得を上記規格を満たす高いレベルにすると，その最大利得はそれより高くなる。その結果，後段のＶＧＡが低い利得の時に前段のＶＧＡが最大利得に制御されると，後段のＶＧＡには大きな振幅の信号が入力されることになり，利得が低い後段のＶＧＡの出力信号が歪み通信品質が劣化する。

そこで，本発明の目的は，最大電力出力時の信号帯域外の雑音出力電力を抑制するとともに，低利得領域での通信品質の劣化を抑えた高周波送信機の出力回路を提供することにある。

実施の形態の第１の側面は，利得を第１の利得可変範囲内において第１の可変幅で変更制御し、入力信号を増幅する第１の可変利得増幅器と，前記第１の可変利得増幅器の出力に応じた信号を増幅し，利得が前記第１の利得可変範囲より広い第２の利得可変範囲内において前記第１の可変幅より大きい第２の可変幅で変更制御される第２の可変利得増幅器と，前記第１の可変利得増幅器の利得を前記第１の利得可変範囲の昇降に対応して前記第２の可変利得増幅器の利得を前記第２の可変幅ずつ昇降させて，前記第１の可変利得増幅器の利得及び前記第２の可変利得増幅器の利得を含む利得を利得制御ユニットとを有し、前記利得制御ユニットは，前記第２の可変利得増幅器の利得を最大利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲内の最大利得よりも，前記第２の可変利得増幅器の利得を最小利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲内の最大利得を低く制御することを特徴とする高周波送信機の出力回路である。

本実施の形態のおける高周波送信機の出力回路の一例を示す図である。 本実施の形態における粗調用可変利得増幅器Ｒ−ＶＧＡの回路図である。 本実施の形態における微調用可変利得増幅器Ｆ−ＶＧＡの回路図である。 本実施の形態における微調用可変利得増幅器Ｆ−ＶＧＡの別の回路図である。 送信機の出力回路の出力信号のＣＮ比について説明する図である。 図１の微調用増幅器と粗調用増幅器の利得制御特性を示す図である。 図６の利得制御特性の詳細図である。 図６の利得制御特性の詳細図である。 第１の実施の形態における高周波送信機の出力回路を示す図である 第１の実施の形態における利得制御特性を示す図である。 図１０の利得制御特性の詳細図である。 図１０の利得制御特性の詳細図である。 第２の実施の形態における高周波送信機の出力回路を示す図である。 第２の実施の形態における利得制御特性を示す図である。 図１４の利得制御特性の詳細図である。 図１４の利得制御特性の詳細図である。

図１は，本実施の形態のおける高周波送信機の出力回路の一例を示す図である。この出力回路は，送信データなどを有する入力信号ＩＮに対して変調やコード拡散などを行うベースバンド回路１０と，ベースバンドまたは低周波数の第１の周波数の信号Ｆｉｎを増幅する微調用の可変利得増幅器Ｆ−ＶＧＡと，その出力信号Ｆｏｕｔの周波数をアップコンバートする周波数変換器１２と，そのアップコンバートされた高周波の第２の周波数の信号Ｒｉｎを増幅する粗調用の可変利得増幅器Ｒ−ＶＧＡとを有する。粗徴用の可変利得増幅器Ｒ−ＶＧＡの出力Ｒｏｕｔは，図示しないアンテナなどを介して高周波出力信号ＯＵＴとして送信される。

さらに，出力回路は，制御すべき利得に対応する利得設定コードGsetCODEを出力する利得制御回路１４と，その利得設定コードGsetCODEをデコードして２つの増幅器Ｆ−ＶＧＡ，Ｒ−ＶＧＡに利得設定信号GsetF，GsetRをそれぞれ出力するデコーダ１６とを有する。利得制御回路１４は，利得設定コードGsetCODEを適宜生成して２つの増幅器Ｆ−ＶＧＡ，Ｒ−ＶＧＡの利得を制御し，高周波出力信号ＯＵＴを所望の電力にする。

図１中，微調用の可変利得増幅器Ｆ−ＶＧＡに示した利得Ｆ−Ｇｉｎの利得可変範囲０ｄＢ〜５．５ｄＢとその可変幅ｄＦ−Ｇａｉｎ＝０．５ｄＢは，一例である。同様に，粗調用の可変利得増幅器Ｒ−ＶＧＡに示した利得Ｒ−Ｇａｉｎの利得可変範囲０ｄＢ〜４８ｄＢとその可変幅ｄＲ−Ｇａｉｎ＝６ｄＢも一例である。微調用増幅器Ｆ−ＶＧＡの可変幅ｄＦ−Ｇａｉｎは粗徴用増幅器Ｒ−ＶＧＡの可変幅ｄＲ−Ｇａｉｎより小さく，同様に，微調用増幅器Ｆ−ＶＧＡの利得Ｆ−Ｇａｉｎの利得可変範囲は粗徴用増幅器Ｒ−ＶＧＡの利得Ｒ−Ｇａｉｎの利得可変範囲より小さい。この例では，微調用増幅器Ｆ−ＶＧＡの利得Ｆ−Ｇａｉｎの利得可変範囲０ｄＢ〜５．５ｄＢは，粗調用増幅器Ｒ−ＶＧＡの可変幅ｄＲ−Ｇａｉｎ＝６ｄＢに対応している。そして，この例では，微調利得Ｆ−Ｇａｉｎは１２段階の利得に制御され，粗調利得Ｒ−Ｇａｉｎは９段階の利得に制御される。

粗調用増幅器Ｒ−ＶＧＡの利得Ｒ−Ｇａｉｎを可変幅ｄＲ−Ｇａｉｎで上昇または下降するたびに，微調用増幅器Ｆ−ＶＧＡの利得Ｆ−Ｇａｉｎを利得可変範囲内で微調可変幅ｄＦ−Ｇａｉｎずつ上昇または下降することで，粗調用増幅器Ｒ−ＶＧＡの利得可変範囲０〜４８ｄＢの広い範囲にわたって微少な可変幅ｄＦ−Ｇａｉｎの可変幅で利得制御を行うことができる。例えば，粗調利得Ｒ−Ｇａｉｎを２４ｄＢに制御し，微調利得Ｆ−Ｇａｉｎを２．５ｄＢに制御すれば，全体の利得は２４＋２．５＝２６．５ｄＢになる。

微調用増幅器Ｆ−ＶＧＡは，ベースバンドまたは低周波数の信号Ｆｉｎを増幅する回路であるのに対して，粗調用増幅器Ｒ−ＶＧＡは，高周波数の信号Ｒｉｎを増幅する回路である。それぞれの増幅器が増幅する信号の周波数帯域が異なるため，各増幅器はそれに対応した回路構成になっている。

図２は，本実施の形態における粗調用可変利得増幅器Ｒ−ＶＧＡの回路図である。粗調用増幅器Ｒ−ＶＧＡは，ゲートに入力信号Ｒｉｎがキャパシタｃ０〜ｃ８を介して供給され，ドレイン側に出力信号Ｒｏｕｔが生成されるソース接地トランジスタＦＥＴ０〜８が９個並列に設けられている。ドレイン側には電源電圧Ｖｄｄとの間に負荷抵抗ＲＬが設けられている。さらに，各トランジスタＦＥＴ０〜８のゲートには，ゲートバイアス電圧Ｖｂｉａｓが抵抗ｒ０，ｒ１ａ〜ｒ８ａを介して印加される。

トランジスタＦＥＴ０には，ゲートバイアス電圧Ｖｂｉａが常に印加され，常にイネーブル状態であり，それ以外のトランジスタＦＥＴ１〜８には，ゲートとゲートバイアス電圧Ｖｂｉａｓとの間にスイッチＳＷ１ａ〜ＳＷ８ａが，ゲートとグランドＧＮＤとの間にスイッチＳＷ１ｂ〜ＳＷ８ｂが設けられ，それらのスイッチは，利得調整回路とデコーダからの利得設定信号ＧｓｅｔＲによりオン，オフ制御される。スイッチＳＷ１ａ〜ＳＷ８ａがオンになれば，そのトランジスタＦＥＴはイネーブル状態になり，入力信号の増幅を行うが，スイッチＳＷ１ｂ〜ＳＷ８ｂがオンになれば，そのトランジスタＦＥＴはディセーブル状態になり入力信号の増幅動作は行わない。ディセーブル状態のトランジスタは，導通せず電流の消費はなく，イネーブル状態のトランジスタは導通し入力信号Ｒｉｎに応じたドレイン電流を発生し，ドレイン側の出力端子Ｒｏｕｔに増幅された信号を生成する。

トランジスタＦＥＴ０〜ＦＥＴ８のゲート幅ｗ０〜ｗ８はそれぞれ異なっている。たとえば，常時イネーブル状態になるトランジスタＦＥＴ０のゲート幅ｗ０に対して，ｗ１＝ｗ０，ｗ２＝２＊ｗ１，ｗ３＝２＊ｗ２．．．．ｗｉ＝２＊ｗi-1．．．．ｗ８＝２＊ｗ７にデザインされている。たとえば，ゲート幅ｗ０がｗ０＝３であれば，ｗ１〜ｗ８はそれぞれ３，６，１２，２４，４８，９６，１９２，３８４，７６８となる。そして，イネーブルのトランジスタが増えるたびに，ゲート電流が２倍ずつ増加するため，その利得は６ｄＢ（利得：２０＊ｌｏｇ２＝６ｄＢ）ずつ増加する。実際にＬＳＩに形成するときは，各トランジスタＦＥＴは，最小ゲート幅のトランジスタユニットを並列に設けた構成になる。そして，各トランジスタのゲート幅ｗ０〜ｗ８は，その並列の最小ゲート幅トランジスタユニットの数により実現される。

イネーブル状態のトランジスタのゲート幅が大きいほど，利得が大きくなるとともに，入力信号Ｒｉｎの電力が大きくてもリニアに増幅することが可能になる。したがって，入力信号Ｒｉｎの最大電力を考慮して，基準のトランジスタＦＥＴ０のゲート幅ｗ０が設計される。そして，そのゲート幅ｗ０に対して，他のトランジスタのゲート幅ｗ１〜ｗ８は上記の比率にされる。つまり，基準のトランジスタＦＥＴ０のゲート幅を小さくできれば，その他のトランジスタのゲート幅も小さくでき，消費電力を抑制することができる。

なお，ソース接地トランジスタＦＥＴ０〜ＦＥＴ８のドレインと出力端子Ｒｏｕｔとの間に，ゲート接地トランジスタをカスケード接続しても良い。ゲート接地トランジスタをカスケード接続した場合，ソース接地トランジスタには全てゲートバイアス電圧を供給し，ゲート接地トランジスタにゲートバイアスを供給するスイッチのオン，オフを制御することにより，トランジスタのイネーブル状態とディセーブル状態とを制御することができる。

図３は，本実施の形態における微調用可変利得増幅器Ｆ−ＶＧＡの回路図である。この増幅器Ｆ−ＶＧＡは，入力信号Ｆｉｎが入力される入力端子とグランドＧＮＤとの間に設けた直列抵抗群Ｒ１〜Ｒ１２と，入力信号Ｆｉｎの抵抗分割された信号を増幅するオペアンプＡＭＰ１と，オペアンプＡＭＰ１の出力信号Ｆｏｕｔを出力する出力端子と，直列抵抗群の接続点とオペアンプの入力ノートＩｎ１との間に設けられたスイッチ群ＳＷ１〜ＳＷ１２とを有する。これらのスイッチは，利得調整回路とデコーダからの利得設定信号ＧｓｅｔＦによりオン，オフ制御される。そして，スイッチ群のうち１つのみがオンに，他のスイッチはオフに制御され，オンに制御されたスイッチに対応して図中示された利得の信号が出力信号Ｆｏｕｔとして出力される。つまり，オペアンプＡＭＰ１の入力Ｉｎ１を適切な抵抗値に設計された抵抗群Ｒ１〜Ｒ１２で抵抗分割することで，図中に示された利得の信号を生成することができる。図３の例では，オペアンプＡＭＰ１の利得が５．５ｄＢに設計され，抵抗分割により０〜５．５ｄＢの範囲で０．５ｄＢの可変幅で異なる利得の信号が生成される。

入力信号Ｆｉｎは，ベースバンドまたは低周波数の信号である。このようなベースバンドまたは低周波数の信号であれば，抵抗のような受動素子により高精度に利得制御を行うことができる。一方，粗調用増幅器Ｒ−ＶＧＡの入力信号Ｒｉｎのように高周波の信号の場合は，受動素子の寄生容量や寄生インダクタンスが高周波信号に対してインピーダンス成分となるため，高精度な利得制御を行うことが困難になる。その点，図２に示したトランジスタサイズを変えることによる利得制御は，高周波信号を増幅する回路に適している。

入力信号Ｆｉｎがベースバンドまたは低周波数の信号であるので，オペアンプは，例えば，入力抵抗とフィードバック抵抗を有する一般的な増幅器で良い。

図４は，本実施の形態における微調用可変利得増幅器Ｆ−ＶＧＡの別の回路図である。この増幅器Ｆ−ＶＧＡも，図３の回路と同様に，入力信号Ｆｉｎを抵抗分割する直列抵抗群Ｒ１０１〜Ｒ１２０と，抵抗分割された信号を増幅するオペアンプＡＭＰ１と，直列抵抗群の接続点とオペアンプＡＭＰ１の入力Ｉｎ１との間に設けられたスイッチ群ＳＷ１〜ＳＷ２０とを有する。直列抵抗群の数とスイッチ群の数が図３の回路よりも多い。その結果，出力可能な利得の種類は，−４．０〜５．５ｄＢの範囲内で０．５ｄＢきざみで合計２０種類に増えている。それ以外は，図３と同じである。図３，図４の微調用増幅器Ｆ−ＶＧＡによる利得制御については，後述する具体例で詳述する。

図５は，送信機の出力回路の出力信号のＣＮ比について説明する図である。図５中，右側が出力回路の出力信号ＯＵＴ（図１の例では粗調増幅器Ｒ−ＶＧＡの出力Ｒｏｕｔに対応）の信号電力対雑音電力の関係を示し，左側が微調用増幅器Ｆ−ＶＧＡの出力Ｆｏｕｔの信号電力対雑音電力の関係を示す。いずれも横軸が周波数を示し，縦軸が信号強度（信号電力）を示す。

無線通信の送信機では，他のシステムや隣のチャネルへの影響を低減するために，規格上，最大電力出力時の信号帯域外の雑音出力電力Ｎｐｏｗｅｒが一定の値未満に制限されている。最大電力出力時は，可変利得増幅器が最大利得に制御された時である。その場合，信号帯域２０における信号電力Ｓｐｏｗｅｒは最大電力値になると共に雑音出力電力Ｎｐｏｗｅｒも最大電力値になる。

図５の例では，信号帯域２０の出力電力Ｓｐｏｗｅｒが２０ｄＢｍの時に信号帯域２０からＸＨｚ離れた帯域２２での雑音電力が−３０ｄＢｍ以下にするよう規定される。したがって，信号と雑音電力の電力比（ＣＮ比）は２０ｄＢｍ−（−３０ｄＢｍ）＝５０ｄＢになる。なお，１ｍＷの電力が０ｄＢｍと表記されるので，２０ｄＢｍとは１００ｍＷ，−３０ｄＢｍとは１／１０００ｍＷであり，両者の電力は１０の５乗の違いがある。

図５の左側には，微調用増幅器Ｆ−ＶＧＡの出力Ｆｏｕｔの信号電力対雑音電力の関係が，その利得が小さいＧＦ１の場合と，大きいＧＦ２の場合とについて示されている。利得を大きくすれば中央の信号電力Ｓｐｏｗｅｒは大きくなるが，増幅器Ｆ−ＶＧＡの回路が発生する熱雑音Ｎｐｏｗｅｒは一定の電力で発生する。したがって，利得を大きくしたほうが，信号強度は大きくなるので出力ＦｏｕｔのＳＮ比を大きくすることができる。

微調用増幅器の出力Ｆｏｕｔは，周波数をアップコンバートされて粗調用増幅器Ｒ−ＶＧＡにより増幅されるが，粗徴用増幅器Ｒ−ＶＧＡは，微調用増幅器の出力Ｆｏｕｔの信号と雑音を均等に増幅するとともに，粗徴用増幅器の回路の熱雑音を追加する。さらに，アップコンバートする周波数変換器１２でも熱雑音は発生する。

いずれにしても，送信機が最大電力出力時に，信号帯域外の雑音出力電力を規定値未満に抑えるためには，送信機に要求される最大信号電力と雑音出力電力とのＣＮ比を規定値未満に抑えなければならない。

上記のような規格上の制約から，図１に示した微調用増幅器Ｆ−ＶＧＡと粗調用増幅器Ｒ−ＶＧＡとからなる増幅回路では，微調用増幅器Ｆ−ＶＧＡでの最小利得での出力信号振幅を大きくしてその出力信号のＣＮ比を十分に大きくすることが求められる。微調用増幅器Ｆ−ＶＧＡの出力Ｆｏｕｔは後段の粗調用増幅器Ｒ−ＶＧＡで所望の送信電力に増幅されるが，そもそも微調用増幅器Ｆ−ＶＧＡの出力ＦｏｕｔのＣＮ比が小さい場合は，粗徴用増幅器Ｒ−ＶＧＡの出力ＲｏｕｔのＣＮ比は微調用増幅器の出力ＦｏｕｔのＣＮ比より改善されることはなく，規格を満たさなくなるからである。したがって，微調用増幅器Ｆ−ＶＧＡは，最小利得に制御されたときでも，ＣＮ比を十分に大きくすることが必要になる。

図５中，大きい利得ＧＦ１での出力Ｆｏｕｔ１を粗徴用増幅器が増幅した場合の雑音電力Ｎｐｏｗｅｒ（−３０ｄＢｍ）に対して，小さい利得ＧＦ２での出力Ｆｏｕｔ２を粗徴用増幅器が増幅した場合の雑音電力Ｎｐｏｗｅｒ２は，同じ信号強度Ｓｐｏｗｅｒを基準にすると，破線で示されるとおり高くなる。つまり，微調用の利得ＧＦ２に対する出力ＯＵＴのＣＮ比ＣＮ２は，微調用の利得ＧＦ１に対する出力ＯＵＴのＣＮ比ＣＮ１＝５０ｄＢより小さくなる。

図６は，図１の微調用増幅器と粗調用増幅器の利得制御特性を示す図である。この利得制御特性は後述する実施の形態の利得制御特性と比較する比較例である。図６中，横軸に利得制御回路が生成する利得設定コードが，縦軸に利得が対応付けられていて，利得設定コードに対応して制御される微調用増幅器の利得Ｆ−Ｇａｉｎと，粗調用増幅器の利得Ｒ−Ｇａｉｎと，合計の利得Ｔ−Ｇａｉｎとが示されている。図１で説明したとおり，粗調側の利得Ｒ−Ｇａｉｎは，利得可変範囲０〜４８ｄＢ内で６ｄＢの可変幅で制御される。それに対して，微調側の利得Ｆ−Ｇａｉｎは，利得可変範囲０〜５．５ｄＢ内で０．５ｄＢの可変幅で制御される。その結果，合計利得Ｔ−Ｇａｉｎは利得可変範囲０〜５３．５ｄＢ内を０．５ｄＢの可変幅で制御される。

図７，図８は，図６の利得制御特性の詳細図である。図７は，図６の合計利得Ｔ−Ｇａｉｎが最小のところを，図８は，図６の合計利得Ｔ−Ｇａｉｎが最大のところを詳しく示している。図７に示される合計利得Ｔ−Ｇａｉｎが０〜５．５ｄＢでは，粗調側利得Ｒ−Ｇａｉｎが０ｄＢに制御されて，微調側利得Ｆ−Ｇａｉｎが０〜５．５ｄＢ内を０．５ｄＢの変更幅で１２段階に制御される。同様に，合計利得Ｔ−Ｇａｉｎが６〜１１．５ｄＢに制御されている時にも，微調側利得Ｆ−Ｇａｉｎが０〜５．５ｄＢ内を０．５ｄＢの可変幅で１２段階に制御される。合計利得Ｔ−Ｇａｉｎを５．５ｄＢから６．０ｄＢに上昇させるときは，粗調側利得Ｒ−Ｇａｉｎを０ｄＢから６ｄＢに上昇させるとともに，微調側利得Ｆ−Ｇａｉｎを５．５ｄＢから０ｄＢに下げ，逆に，合計利得Ｔ−Ｇａｉｎを６．０ｄＢから５．５ｄＢに下降させるときは，粗調側利得Ｒ−Ｇａｉｎを６ｄＢから０ｄＢに下降させるとともに，微調側利得Ｆ−Ｇａｉｎを０ｄＢから５．５ｄＢに上昇させる。

図８に示される合計利得Ｔ−Ｇａｉｎが４２〜５３．５ｄＢにおいても，粗調側利得Ｒ−Ｇａｉｎと微調側利得Ｆ−Ｇａｉｎとの関係は同じである。

以上のように，図６，７，８の比較例によれば，微調側利得Ｆ−Ｇａｉｎは，常に利得可変範囲が０〜５．５ｄＢと同じであり，粗調側利得Ｇ−Ｇａｉｎの可変幅６ｄＢは粗調側利得の利得可変範囲に対応している。

上記の利得制御において，合計利得Ｔ−Ｇａｉｎが最大利得レンジＴｍａｘ（図６中）における微調側利得Ｆ−Ｇａｉｎが最小利得の制御点１００と，粗調側利得Ｒ−Ｇａｉｎが最小利得または最小利得レンジＴｍｉｎの時の微調側利得Ｆ−Ｇａｉｎが最大利得の制御点２００とが，出力回路の特性上重要になる。

まず，制御点１００について説明すると，図６に示した合計利得Ｔ−Ｇａｉｎが最大レンジＴｍａｘのいずれかに制御されることで，出力回路の出力は最大電力に制御される。増幅器の回路特性のばらつきや動作環境などに起因して最大出力電力に制御される制御利得がばらつくため，最大利得レンジＴｍａｘ内のいずれかになるからである。したがって，最大レンジＴｍａｘ内において微調側利得Ｆ−Ｇａｉｎが最小利得０ｄＢの時に，最大出力電力が生成される場合も想定しておくことが必要になる。そして，最大出力電力時の規格上の制約は，図５で説明したとおり，ＣＮ比が所定の規定値を越えていることであり，微調用増幅器Ｆ−ＶＧＡの出力ＦｏｕｔのＣＮ比が所定の規定値を越えていることである。したがって，制御点１００のように微調用増幅器Ｆ−ＶＧＡが最小利得に制御されても，その出力ＦｏｕｔのＣＮ比が規定値を越えるようにするためには，微調側利得Ｆ−Ｇａｉｎの最小利得を十分に大きな値にする必要がある。

一方，粗調側利得Ｒ−Ｇａｉｎが最小利得または最小利得レンジＴｍｉｎの時の微調側利得Ｆ−Ｇａｉｎが最大利得に制御される制御点２００では，図２に示した粗徴用増幅器Ｒ−ＶＧＡの基準トランジスタＦＥＴ０のみがイネーブル状態にある。したがって，増幅トランジスタのゲート幅は最少値であり，入力信号Ｒｉｎの振幅が大きすぎると増幅器Ｒ−ＶＧＡにより増幅される信号には歪みが含まれることが想定される。したがって，基準トランジスタＦＥＴ０のゲート幅は，微調側利得Ｆ−Ｇａｉｎが最大利得のときでも歪みなく増幅できる程度の大きさが要求される。

そして，粗調用増幅器Ｒ−ＶＧＡの可変幅を６ｄＢ（２倍）と一定にすることに伴い，微調用増幅器Ｆ−ＶＧＡの利得可変範囲も一定になる。その結果，制御点１００を考慮して微調用増幅器Ｆ−ＶＧＡの最小利得を高めに設定すると，制御点２００の微調用増幅器Ｆ−ＶＧＡの最大利得も大きくなり，その出力Ｆｏｕｔの信号振幅が大きくなる。その結果，粗調用増幅器Ｒ−ＶＧＡの基準トランジスタＦＥＴ０のサイズを大きくする必要があり，それに伴って他のトランジスタＦＥＴ１〜ＦＥＴ８のサイズも同様に大きくなる。その結果，回路規模が増加し，消費電力が増大することを招く。

［第１の実施の形態］
図９は，第１の実施の形態における高周波送信機の出力回路を示す図である。この出力回路は，図１と同様に，ベースバンド回路１０と，微調用の可変利得増幅器Ｆ−ＶＧＡと，周波数変換器１２と，粗調用の可変利得増幅器Ｒ−ＶＧＡとを有する。さらに，出力回路は，利得設定コードGsetCODEを出力する利得制御回路１４と，その利得設定コードGsetCODEをデコードして２つの増幅器Ｆ−ＶＧＡ，Ｒ−ＶＧＡに利得設定信号GsetF，GsetRをそれぞれ出力するデコーダ１６とを有する。

図９の例では，微調用の可変利得増幅器Ｆ−ＶＧＡに示した利得Ｆ−Ｇａｉｎの利得可変範囲は−４ｄＢ〜５．５ｄＢと図１の例より広く，その可変幅ｄＦ−Ｇａｉｎ＝０．５ｄＢは図１と同じである。一方，粗調用の可変利得増幅器Ｒ−ＶＧＡの利得Ｒ−Ｇａｉｎの利得可変範囲は０ｄＢ〜４８ｄＢ，その可変幅ｄＲ−Ｇａｉｎは６ｄＢと，図１と同じである。

さらに，図１と同じように，微調用増幅器Ｆ−ＶＧＡの可変幅ｄＦ−Ｇａｉｎは粗徴用増幅器Ｒ−ＶＧＡの可変幅ｄＲ−Ｇａｉｎより小さく，微調用増幅器Ｆ−ＶＧＡの利得Ｆ−Ｇａｉｎの利得可変範囲は粗徴用増幅器Ｒ−ＶＧＡの利得Ｒ−Ｇａｉｎの利得可変範囲より小さい。

そして，粗調用増幅器Ｒ−ＶＧＡの利得Ｒ−Ｇａｉｎを可変幅ｄＲ−Ｇａｉｎで上昇または下降するたびに，微調用増幅器Ｆ−ＶＧＡの利得Ｆ−Ｇａｉｎを利得可変範囲内で微調可変幅ｄＦ−Ｇａｉｎずつ上昇または下降することで，粗調用増幅器Ｒ−ＶＧＡの利得可変範囲０〜４８ｄＢに微調側最大利得５．５ｄＢを加えた広い範囲にわたって，微少な可変幅ｄＦ−Ｇａｉｎの可変幅で利得制御を行うことができる。

図１０は，第１の実施の形態における利得制御特性を示す図である。図１０に示されるとおり，第１の実施の形態では，利得制御ユニット１４，１６は，粗調用の増幅器Ｒ−ＶＧＡの利得を最大利得レンジＴｍａｘに制御した時の微調用の増幅器Ｆ−ＶＧＡの利得可変範囲内の最大利得（制御点３００）よりも，粗調用の増幅器Ｒ−ＶＧＡの利得を最小利得または最小利得レンジＴｍｉｎに制御した時の微調用の増幅器Ｆ−ＶＧＡの利得可変範囲内の最大利得（制御点２００）を，低く制御する。

すなわち，第１の実施の形態では，図４に示した微調用の増幅器Ｆ−ＶＧＡが使用され，その利得可変範囲は−４ｄＢ〜５．５ｄＢと図３の増幅器よりも広い。ただし，粗調用の増幅器Ｒ−ＶＧＡの可変幅が６ｄＢであるので，各粗調側利得Ｒ−Ｇａｉｎにおける微調側利得Ｆ−Ｇａｉｎの可変範囲は６ｄＢとなっている。つまり，微調側の利得可変範囲（６ｄＢ）は，粗調側可変幅（６ｄＢ）とマッチングしている。

そして，粗調側利得Ｒ−Ｇａｉｎが最小利得０ｄＢの時の微調側利得Ｆ−Ｇａｉｎの利得可変範囲を−４．０〜＋２．０ｄＢとし，一方，粗調側利得Ｒ−Ｇａｉｎが最大利得４８ｄＢの時の微調側利得Ｆ−Ｇａｉｎの利得可変範囲を０〜５．５ｄＢと，利得可変範囲−４．０〜＋２．０ｄＢより高くする。そして，粗調側利得Ｒ−Ｇａｉｎが上昇するたびに，微調側利得Ｆ−Ｇａｉｎの利得可変範囲を０．５ｄＢずつ上昇させる。逆に，粗調側利得Ｒ−Ｇａｉｎが下降するたびに，微調側利得Ｆ−Ｇａｉｎの利得可変範囲を０．５ｄＢずつ下降させる。

制御点３００での微調用最大利得５．５ｄＢよりも，制御点２００での微調用最大利得２．０ｄＢを低くすることで，制御点１００での微調用最小利得０ｄＢを規格を満たす程度に十分大きな利得にするとともに，制御点２００での微調用最大利得２．０ｄＢを比較例の＋５．５ｄＢより低くすることができる。それにより，微調用増幅器Ｆ−ＶＧＡの出力振幅を抑制し，粗調用の増幅器Ｒ−ＶＧＡの基準トランジスタＦＥＴ０のゲート幅を小さくし，それに伴って粗調用の増幅器Ｒ−ＶＧＡの全てのトランジスタのゲート幅も小さくすることができ，省電力化することができる。

第１の実施の形態における粗調用増幅器Ｒ−ＶＧＡは，図２に示された回路構成である。ただし，合計利得が最小利得レンジＴｍｉｎ，つまり制御点２００において微調用増幅器Ｆ−ＶＧＡの利得が＋２．０ｄＢと低くなっているので，入力信号Ｒｉｎの振幅が小さく，粗調用増幅器Ｒ−ＶＧＡの基準トランジスタＦＥＴのゲート幅ｗ０を，前述のｗ０＝３ではなくｗ０＝２に小さくすることができる。つまり，合計利得が最小利得レンジＴｍｉｎでの微調用の利得の最大値は，図６の比較例の＋５．５ｄＢから＋２．０ｄＢと−３．５ｄＢだけ低くなっているので，粗調用増幅器の電流も−３．５ｄＢの絶対値０．６７倍（２／３倍）に抑制できる。

それに伴って，他のトランジスタＦＥＴ０〜ＦＥＴ８のゲート幅ｗ１〜ｗ８は，それぞれ２，４，８，１６，３２，６４，１２８，２５６，５１２となる。つまり，図２で説明したｗ１〜ｗ８＝３，６，１２，２４，４８，９６，１９２，３８４，７６８と比較すると，全体のトランジスタのゲート幅が２／３に縮小されている。その結果，消費電流も小さくすることができる。

図１１，図１２は，図１０の利得制御特性の詳細図である。図１１において，最も低い利得可変範囲−４．０〜＋２．０ｄＢでは，粗調用利得Ｒ−Ｇａｉｎは０ｄＢに制御され，微調用利得Ｆ−Ｇａｉｎは，利得可変範囲−４．０〜＋２．０ｄＢ内で可変幅０．５ｄＢで制御される。さらに，次に低い利得可変範囲＋２．５〜＋８．５ｄＢでは，粗調用利得Ｒ−Ｇａｉｎは６ｄＢに制御され，微調用利得Ｆ−Ｇａｉｎは，利得可変範囲−３．５〜＋２．５ｄＢ内で可変幅０．５ｄＢで制御される。つまり，Ｒ−Ｇａｉｎ＝６ｄＢの時の微調用利得Ｆ−Ｇａｉｎの利得可変範囲−３．５〜＋２．５ｄＢが，Ｒ−Ｇａｉｎ＝０ｄＢの時の範囲−４．０〜＋２．０ｄＢよりも０．５ｄＢだけ高くなっている。

このように，粗徴用利得Ｒ−Ｇａｉｎが上昇するたびに微調用利得Ｆ−Ｇａｉｎの利得可変範囲を上昇させるために，微調用利得Ｆ−Ｇａｉｎの利得可変範囲は６．０ｄＢと前述の比較例の５．５ｄＢより０．５ｄＢ広くなっている。これに伴って，粗徴用利得Ｒ−Ｇａｉｎを０ｄＢから６．０ｄＢに上昇させるとき，微調用利得Ｆ−Ｇａｉｎを最大の＋２．０ｄＢから次の利得可変範囲内の最小値−３．５ｄＢに制御している。同様に，粗徴用利得Ｒ−Ｇａｉｎを６．０ｄＢから１２．０ｄＢに上昇させるときも，微調用利得Ｆ−Ｇａｉｎを最大の＋２．５ｄＢから次の利得可変範囲内の最小値−３．０ｄＢに制御する。粗徴用利得Ｒ−Ｇａｉｎが下降するときは微調用利得Ｆ−Ｇａｉｎは上記と逆に制御される。

さらに，図１２において，２番目に高い利得可変範囲＋４１．５〜＋４７．５ｄＢでは，粗調用利得Ｒ−Ｇａｉｎは４２ｄＢに制御され，微調用利得Ｆ−Ｇａｉｎは，利得可変範囲−０．５〜＋５．５ｄＢ内で可変幅０．５ｄＢで制御される。さらに，最も高い利得可変範囲＋４８．０〜＋５３．５ｄＢでは，粗調用利得Ｒ−Ｇａｉｎは４８ｄＢに制御され，微調用利得Ｆ−Ｇａｉｎは，利得可変範囲０．０〜＋５．５ｄＢ内で可変幅０．５ｄＢで制御される。

この場合も，粗徴用利得Ｒ−Ｇａｉｎが上昇するたびに微調用利得Ｆ−Ｇａｉｎの利得可変範囲を上昇させる。さらに，粗徴用利得Ｒ−Ｇａｉｎを４２ｄＢから４８ｄＢに上昇させるとき，微調用利得Ｆ−Ｇａｉｎを最大の＋５．５ｄＢから次の利得可変範囲内の最小値０．０ｄＢに制御している。

図１２において，出力回路が最大出力電力になるのは，図１０の最大利得レンジＴｍａｘ内のいずれかの利得をとるときである。そして，制御点１００のように，最大利得レンジＴｍａｘでの微調用利得Ｆ−Ｇａｉｎの最小利得は，０．０ｄＢ（Ｒ−Ｇａｉｎ＝４８ｄＢの時）または−０．５ｄＢ（Ｒ−Ｇａｉｎ＝４２ｄＢの時）であり，出力信号のＣＮ比の規格を満たす程度に大きな利得になっている。

一方で，図１１において，制御点２００の粗調用利得Ｒ−Ｇａｉｎが最小利得０ｄＢの時の微調用利得Ｆ−Ｇａｉｎの最大利得は，＋２．０ｄＢと，次の粗徴用利得が最小利得６ｄＢの時の微調用利得の最大利得は，＋２．５ｄＢと共に低く制御される。そのため，粗調用の増幅器Ｒ−ＶＧＡの入力振幅を低く抑えることができ，粗徴用の増幅器の基準トランジスタサイズを小さく抑えて消費電流を抑制することができる。同様に，粗徴用利得Ｒ−Ｇａｉｎ＝６ｄＢの時の微調用利得Ｆ−Ｇａｉｎの最大利得も，＋２．５ｄＢと低く制御されている。このように，合計利得が最小利得レンジＴｍｉｎにおける微調用利得Ｆ−Ｇａｉｎの最大利得を低く抑えることが，粗調用増幅器Ｒ−ＶＧＡのトランジスタのチャネルサイズを小さくすることを可能にする。

上記の第１の実施の形態では，粗徴用利得Ｒ−Ｇａｉｎが最小利得から最大利得に上昇するたびに，微調用利得Ｆ−Ｇａｉｎの利得可変範囲を０．５ｄＢずつ上昇させている。その結果，全体の利得Ｔ−Ｇａｉｎが最大利得レンジＴｍａｘ（例えばＲ−Ｇａｉｎ＝４２ｄＢ，４８ｄＢ）での微調用利得の最少値を十分に高くするとともに，全体の利得Ｔ−Ｇａｉｎが最小利得レンジＴｍｉｎ（例えばＲ−Ｇａｉｎ＝０ｄＢ，６ｄＢ）での微調用利得の最大値を低く抑えている。

しかし，制御点１００のように，全体の利得Ｔ−Ｇａｉｎが最大利得レンジＴｍａｘでの微調用利得の最少値を十分に高くするとともに，制御点２００のように，全体の利得Ｔ−Ｇａｉｎが最小利得レンジＴｍｉｎでの微調用利得の最大値を低く抑えるためには，必ずしも粗徴用利得Ｒ−Ｇａｉｎを上昇するたびに微調用利得Ｆ−Ｇａｉｎの利得可変範囲を０．５ｄＢずつ上昇させる必要はない。そこで，第２の実施の形態における利得制御について以下説明する。

［第２の実施の形態］
図１３は，第２の実施の形態における高周波送信機の出力回路を示す図である。この出力回路は，図１，図９と同様に，ベースバンド回路１０と，微調用の可変利得増幅器Ｆ−ＶＧＡと，周波数変換器１２と，粗調用の可変利得増幅器Ｒ−ＶＧＡとを有する。さらに，出力回路は，利得設定コードGsetCODEを出力する利得制御回路１４と，その利得設定コードGsetCODEをデコードして２つの増幅器Ｆ−ＶＧＡ，Ｒ−ＶＧＡに利得設定信号GsetF，GsetRをそれぞれ出力するデコーダ１６とを有する。

図１３の例では，微調用の可変利得増幅器Ｆ−ＶＧＡに示した利得Ｆ−Ｇａｉｎの利得可変範囲は−４ｄＢ〜５．５ｄＢと図１の例より広く，その可変幅ｄＦ−Ｇａｉｎ＝０．５ｄＢは図１と同じである。一方，粗調用の可変利得増幅器Ｒ−ＶＧＡの利得Ｒ−Ｇａｉｎの利得可変範囲は０ｄＢ〜５０ｄＢであり，利得可変範囲０〜４２ｄＢでは可変幅ｄＲ−Ｇａｉｎは６ｄＢであり，Ｒ−Ｇａｉｎ＝４２ｄＢより１つ高い利得はＲ−Ｇａｉｎ＝４４ｄＢであり，その間の可変幅が２ｄＢと小さく，さらに，利得可変範囲４４〜５０ｄＢでは可変幅ｄＲ−Ｇａｉｎは６ｄＢである。

図１，図９と同じように，微調用増幅器Ｆ−ＶＧＡの可変幅ｄＦ−Ｇａｉｎは粗徴用増幅器Ｒ−ＶＧＡの可変幅ｄＲ−Ｇａｉｎより小さく，微調用増幅器Ｆ−ＶＧＡの利得Ｆ−Ｇａｉｎの利得可変範囲は粗徴用増幅器Ｒ−ＶＧＡの利得Ｒ−Ｇａｉｎの利得可変範囲より小さい。また，粗調用増幅器Ｒ−ＶＧＡの利得Ｒ−Ｇａｉｎを可変幅ｄＲ−Ｇａｉｎで上昇または下降するたびに，微調用増幅器Ｆ−ＶＧＡの利得Ｆ−Ｇａｉｎを利得可変範囲内で微調可変幅ｄＦ−Ｇａｉｎずつ上昇または下降することで，粗調用増幅器Ｒ−ＶＧＡの利得可変範囲０〜５０ｄＢに微調側最大利得５．５ｄＢを加えた広い範囲にわたって，微少な可変幅ｄＦ−Ｇａｉｎの可変幅で利得制御を行うことができる。

図１４は，第２の実施の形態における利得制御特性を示す図である。図１４に示されるとおり，第２の実施の形態でも，利得制御ユニット１４，１６は，粗調用の増幅器Ｒ−ＶＧＡの利得を最大利得レンジＴｍａｘに制御した時の微調用の増幅器Ｆ−ＶＧＡの利得可変範囲内の最大利得（たとえば制御点３００）よりも，粗調用の増幅器Ｒ−ＶＧＡの利得を最小利得または最小利得レンジＴｍｉｎに制御した時の微調用の増幅器Ｆ−ＶＧＡの利得可変範囲内の最大利得（たとえば制御点２００）を，低く制御する。

第２の実施の形態でも，図４に示した微調用の増幅器Ｆ−ＶＧＡが使用され，その利得可変範囲は−４ｄＢ〜５．５ｄＢと図３の増幅器よりも広い。一方，粗調用の増幅器Ｒ−ＶＧＡの可変幅が６ｄＢであるので，各粗調側利得Ｒ−Ｇａｉｎにおける微調側利得Ｆ−Ｇａｉｎの可変範囲は５．５ｄＢとなり，微調側の利得可変範囲（５．５ｄＢ）は，粗調側可変幅（６５ｄＢ）とマッチングしている。

そして，粗調側利得Ｒ−Ｇａｉｎが最小利得０ｄＢの時の微調側利得Ｆ−Ｇａｉｎの利得可変範囲を−４．０〜＋１．５ｄＢとし，一方，粗調側利得Ｒ−Ｇａｉｎが最大利得５０ｄＢとその２番目に大きい利得４４ｄＢの時の微調側利得Ｆ−Ｇａｉｎの利得可変範囲を０〜５．５ｄＢと，利得可変範囲−４．０〜＋１．５ｄＢより高くする。そして，粗調側利得Ｒ−Ｇａｉｎが０〜４２ｄＢの間は，微調側利得Ｆ−Ｇａｉｎの利得可変範囲を−４．０〜＋１．５ｄＢと一定に維持し，粗調側利得Ｒ−Ｇａｉｎが４２ｄＢから４４ｄＢに上昇するときに，微調側利得Ｆ−Ｇａｉｎの利得可変範囲を−４．０〜＋１．５ｄＢから０．０〜＋５．５ｄＢに上昇させる。逆に，粗調側利得Ｒ−Ｇａｉｎが４４ｄＢから４２ｄＢに下降する時に，微調側利得Ｆ−Ｇａｉｎの利得可変範囲を０．０〜＋５．５ｄＢから−４．０〜＋１．５ｄＢに下降させる。

上記の微調側利得の利得可変範囲を変更する粗調側利得の変更点は，必ずしも４２ｄＢと４４ｄＢである必要はなく，全体利得が最小利得レンジＴｍｉｎ（例えばＲ−Ｇａｉｎ＝０ｄＢ，６ｄＢのレンジ）より高く，最大利得レンジＴｍａｘ（例えばＲ−Ｇａｉｎ＝４４ｄＢ，５０ｄＢのレンジ）より低いいずれかの粗町側利得の変更点であればよい。好ましくは，図１４のように，最大出力電力にされる最大利得レンジＴｍａｘの範囲より低いが，できるだけ高い粗調側利得の変更点である。これにより，粗調側の増幅器Ｒ−ＶＧＡのトランジスタサイズを小さくしても，粗調側の増幅器Ｒ−ＶＧＡは，微調側利得が最大のときの入力信号に対して歪みなく増幅することができる。

図１４においても，制御点３００での微調用最大利得５．５ｄＢよりも，最小利得レンジＴｍｉｎ内の制御点２００での微調用最大利得を１．５ｄＢと小さくすることで，最大利得レンジＴｍａｘ内の制御点１００での微調用最小利得を０ｄＢと，規格を満たす程度に十分に大きな利得にすることができる。
それにより，粗調用の増幅器Ｒ−ＶＧＡの基準トランジスタＦＥＴ０のゲート幅を小さくし，それに伴って粗調用の増幅器Ｒ−ＶＧＡの全てのトランジスタのゲート幅も小さくすることができ，省電力化することができる。粗調側の増幅器Ｒ−ＶＧＡのトランジスタのゲート幅ｗ０〜ｗ８は，第１の実施の形態と同様に小さくすることができる。

図１５，図１６は，図１４の利得制御特性の詳細図である。図１５において，最も低い利得可変範囲−４．０〜＋２．０ｄＢでは，粗調用利得Ｒ−Ｇａｉｎは０ｄＢに制御され，微調用利得Ｆ−Ｇａｉｎは，利得可変範囲−４．０〜＋１．５ｄＢ内で可変幅０．５ｄＢで制御される。さらに，次に低い利得可変範囲＋２．０〜＋７．５ｄＢでは，粗調用利得Ｒ−Ｇａｉｎは６ｄＢに制御され，微調用利得Ｆ−Ｇａｉｎは利得可変範囲−４．０〜＋１．５ｄＢ内で可変幅０．５ｄＢで制御される。つまり，微調用利得Ｆ−Ｇａｉｎの利得可変範囲は，粗調用利得Ｒ−Ｇａｉｎ＝０ｄＢ，６ｄＢのいずれでもが−４．０〜＋１．５ｄＢになっている。この微調用利得の可変範囲−４．０〜＋１．５ｄＢは，粗調用利得Ｒ−Ｇａｉｎが０〜４２．０ｄＢのいずれも同じである。

一方，図１６においては，利得可変範囲＋４４．０〜＋４９．５ｄＢでは，粗調用利得Ｒ−Ｇａｉｎは＋４４．０ｄＢに制御され，微調用利得Ｆ−Ｇａｉｎは利得可変範囲０．０〜＋５．５ｄＢ内で可変幅０．５ｄＢで制御される。さらに，最も高い利得可変範囲＋５０．０〜＋５５．５ｄＢでは，粗調用利得Ｒ−Ｇａｉｎは５０ｄＢに制御され，微調用利得Ｆ−Ｇａｉｎは利得可変範囲０．０〜＋５．５ｄＢ内で可変幅０．５ｄＢで制御される。つまり，微調用利得Ｆ−Ｇａｉｎの利得可変範囲は，粗調用利得Ｒ−Ｇａｉｎ＝４４ｄＢ，５０ｄＢのいずれでもが０．０〜＋５．５ｄＢになっている。

ただし，粗調用利得Ｒ−Ｇａｉｎが４２．０ｄＢから４４．０ｄＢに上昇するときは，微調用利得Ｆ−Ｇａｉｎの可変範囲は−４．０〜＋１．５ｄＢから０．０〜＋５．５ｄＢに変更され，粗調用利得Ｒ−Ｇａｉｎが４４．０ｄＢから４２．０ｄＢに下降するときは，微調利得の可変範囲は逆に変更される。

上記の通り，第２の実施の形態においても，全体の利得Ｔ−Ｇａｉｎが最大利得レンジＴｍａｘ（例えばＲ−Ｇａｉｎ＝４４ｄＢ，５０ｄＢ）での微調用利得Ｆ−Ｇａｉｎの最少値を０ｄＢと十分に高くするとともに，全体の利得Ｔ−Ｇａｉｎが最小利得レンジＴｍｉｎ（例えばＲ−Ｇａｉｎ＝０ｄＢ，６ｄＢ）での微調用利得の最大値を＋１．５ｄＢと低く抑えている。

上記の第１，第２の実施の形態では，微調側利得の利得可変範囲の幅は，全てのもしくはほとんど全ての粗調側利得Ｒ−Ｇａｉｎに対して一定幅にしている。しかしながら，この微調側利得の利得可変範囲は，粗調用の可変利得増幅器の複数の利得に対して必ずしも一定の幅である必要はない。そして，微調側利得の利得可変範囲の幅が異なる場合は，それに対応して粗調側増幅器の可変幅が決められる。

同様に，粗調側の利得の可変幅は，上記と同様の理由で，必ずしも６ｄＢと一定にする必要はない。

ただし，粗調用の増幅器Ｒ−ＶＧＡを図２のようなトランジスタのゲート幅を制御することで利得を制御する回路構成にする場合は，たとえば，トランジスタのゲート幅が２倍，４倍，８倍，２のｎ乗倍に増やすことが，回路構成を簡単にしプロセスばらつきによる特性ばらつきを小さくでき，その場合は，粗調側利得Ｒ−Ｇａｉｎの可変幅ｄＲ−Ｇａｉｎは６ｄＢに固定的にすることが好ましい。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
利得を第１の利得可変範囲内において第１の可変幅で変更制御して、入力信号を増幅する第１の可変利得増幅器と，
前記第１の可変利得増幅器の出力に応じた信号を増幅し，利得が前記第１の利得可変範囲より広い第２の利得可変範囲内において前記第１の可変幅より大きい第２の可変幅で変更制御される第２の可変利得増幅器と，
前記第１の可変利得増幅器の利得を前記第１の利得可変範囲の昇降に対応して前記第２の可変利得増幅器の利得を前記第２の可変幅ずつ昇降させて，前記第１の可変利得増幅器の利得及び前記第２の可変利得増幅器の利得を含む利得を制御する利得制御ユニットとを有し
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を最大利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲内の最大利得よりも，前記第２の可変利得増幅器の利得を最小利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲内の最大利得を低く制御することを特徴とする高周波送信機の出力回路。

（付記２）
付記１に記載の高周波送信機の出力回路であって，
前記第１の利得可変範囲が前記第２の可変幅に対応し，
前記第１の可変利得増幅器の利得可変可能範囲が前記第１の利得可変範囲より広く，
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を最大利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲よりも，前記第２の可変利得増幅器の利得を最小利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲を低く制御することを特徴とする高周波送信機の出力回路。

（付記３）
付記２に記載の高周波送信機の出力回路であって，
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を昇降する場合に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降することを特徴とする高周波送信機の出力回路。

（付記４）
付記２に記載の高周波送信機の出力回路であって，
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を前記第２の可変幅で昇降するたびに，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを前記第１の可変幅またはそれより大きい可変幅で昇降することを特徴とする高周波送信機の出力回路。

（付記５）
付記２に記載の高周波送信機の出力回路であって，
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を昇降するいずれかの場合に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降することを特徴とする高周波送信機の出力回路。

（付記６）
付記２に記載の高周波送信機の出力回路であって，
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を最小利得及び最大利得以外の第１の中間利得から第２の中間利得へ昇降する時に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降することを特徴とする高周波送信機の出力回路。

（付記７）
付記１に記載の高周波送信機の出力回路であって，
前記第２の可変利得増幅器は，互いに並列に接続され，前記第２の周波数の信号をゲートに入力しドレイン側の負荷回路に出力信号を生成する複数のソース接地トランジスタを有し，
前記利得制御ユニットは，前記複数のソース接地トランジスタの各ゲートへのゲートバイアス電圧の供給の有無を制御し，前記ゲートバイアス電圧が供給されるソース接地トランジスタの数を増やすことで前記利得を上昇させ，当該ゲートバイアス電圧が供給されるソース接地トランジスタの数を減らすことで前記利得を下降させることを特徴とする高周波送信機の出力回路。

（付記８）
付記７に記載の高周波送信機の出力回路であって，
前記第２の可変利得増幅器は，前記ソース接地トランジスタのゲートに前記ゲートバイアス電圧を供給する第１のスイッチと，ゲートに前記ゲートバイアス電圧以外の電圧を供給する第２のスイッチとを，前記ソース接地トランジスタ毎に有し，
前記利得制御ユニットは，前記第１のスイッチがオンで前記第２のスイッチがオフのイネーブル状態のソース接地トランジスタの数を増やすことで前記利得を上昇させ，前記第１のスイッチがオフで前記第２のスイッチがオンのディセーブル状態のソース接地トランジスタの数を増やすことで前記利得を下降させることを特徴とする高周波送信機の出力回路。

（付記９）
付記１に記載の高周波送信機の出力回路であって，
前記第１の可変利得増幅器は，前記入力信号を抵抗分割する入力抵抗群と，前記入力抵抗群で抵抗分割された信号を増幅するオペアンプと，前記入力抵抗群の抵抗分割ノードと前記オペアンプの入力との間に設けられたスイッチ群とを有し，
前記利得制御ユニットは，前記スイッチ群のオンオフを制御することで，前記利得を昇降制御することを特徴とする高周波送信機の出力回路。

（付記１０）
利得を第１の利得可変範囲内において第１の可変幅で変更制御して、入力信号を増幅する第１の可変利得増幅器と，
前記第１の可変利得増幅器の出力に応じた信号を増幅し，利得が前記第１の利得可変範囲より広い第２の利得可変範囲内において前記第１の可変幅より大きい第２の可変幅で変更制御される第２の可変利得増幅器と，
前記第１の可変利得増幅器の利得を前記第１の利得可変範囲の昇降に対応して前記第２の可変利得増幅器の利得を前記第２の可変幅ずつ昇降させて，前記第１の可変利得増幅器の利得及び前記第２の可変利得増幅器の利得を含む利得を制御する利得制御ユニットとを有し
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を最大利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲よりも，前記第２の可変利得増幅器の利得を最小利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲を低く制御することを特徴とする高周波送信機の出力回路。

（付記１１）
付記１０に記載の高周波送信機の出力回路であって，
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を昇降する場合に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降し，
前記第２の可変利得増幅器の利得の昇降幅が，前記第１の利得可変範囲のレベルの昇降幅に対応することを特徴とする高周波送信機の出力回路。

（付記１２）
付記１０に記載の高周波送信機の出力回路であって，
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を前記第２の可変幅で昇降するたびに，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを前記第１の可変幅またはそれより大きい可変幅で昇降することを特徴とする高周波送信機の出力回路。

（付記１３）
付記１０に記載の高周波送信機の出力回路であって，
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を昇降するいずれかの時に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降し，
前記第２の可変利得増幅器の利得の昇降幅が，前記第１の利得可変範囲のレベルの昇降幅に対応することを特徴とする高周波送信機の出力回路。

（付記１４）
付記１０に記載の高周波送信機の出力回路であって，
前記利得制御ユニットは，前記第２の可変利得増幅器の利得を最小利得レンジ及び最大利得レンジ以外の第１の中間利得から第２の中間利得へ昇降する時に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降し，
前記第２の可変利得増幅器の利得の昇降幅が，前記第１の利得可変範囲のレベルの昇降幅に対応することを特徴とする高周波送信機の出力回路。

（付記１５）
付記１または１０に記載の高周波送信機の出力回路であって，
前記第１の利得可変範囲は，前記第２の可変利得増幅器の複数の利得に対して必ずしも一定の範囲ではなく，第１の利得可変範囲が異なる場合は，それに対応して第２の可変幅が決められる高周波送信機の出力回路。

（付記１６）
付記３〜６，１１〜１４のいずれかに記載の高周波送信機の出力回路であって，
さらに，前記第２の可変幅は必ずしも一定ではなく，第１の利得可変範囲のレベルの昇降幅に応じて前記第２の可変幅が決められる高周波送信機の出力回路。

Ｆ−Ｇａｉｎ：微調用増幅器の利得 Ｒ−Ｇａｉｎ：粗調用増幅器の利得
Ｔｍｉｎ：最小利得 Ｔｍａｘ：最大利得

Claims (10)

1. 利得を第１の利得可変範囲内において第１の可変幅で変更制御して、入力信号を増幅する第１の可変利得増幅器と，
   前記第１の可変利得増幅器の出力に応じた信号を増幅し，利得が前記第１の利得可変範囲より広い第２の利得可変範囲内において前記第１の可変幅より大きい第２の可変幅で変更制御される第２の可変利得増幅器と，
   前記第１の可変利得増幅器の利得の前記第１の利得可変範囲の昇降に対応して前記第２の可変利得増幅器の利得を前記第２の可変幅ずつ昇降させて，前記第１の可変利得増幅器の利得及び前記第２の可変利得増幅器の利得を含む利得を制御する利得制御ユニットとを有し
   前記第１の可変利得増幅器の利得可変可能範囲が前記第１の利得可変範囲より広く，
   前記利得制御ユニットは，前記第２の可変利得増幅器の利得を最大利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲よりも，前記第２の可変利得増幅器の利得を最小利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲を低く制御することを特徴とする高周波送信機の出力回路。
2. 請求項１に記載の高周波送信機の出力回路であって，
   前記第１の利得可変範囲が前記第２の可変幅に対応することを特徴とする高周波送信機の出力回路。
3. 請求項２に記載の高周波送信機の出力回路であって，
   前記利得制御ユニットは，前記第２の可変利得増幅器の利得を昇降する場合に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降することを特徴とする高周波送信機の出力回路。
4. 請求項２に記載の高周波送信機の出力回路であって，
   前記利得制御ユニットは，前記第２の可変利得増幅器の利得を前記第２の可変幅で昇降するたびに，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを前記第１の可変幅またはそれより大きい可変幅で昇降することを特徴とする高周波送信機の出力回路。
5. 請求項２に記載の高周波送信機の出力回路であって，
   前記利得制御ユニットは，前記第２の可変利得増幅器の利得を昇降するいずれかの場合に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降することを特徴とする高周波送信機の出力回路。
6. 請求項２に記載の高周波送信機の出力回路であって，
   前記利得制御ユニットは，前記第２の可変利得増幅器の利得を最小利得及び最大利得以外の第１の中間利得から第２の中間利得へ昇降する時に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降することを特徴とする高周波送信機の出力回路。
7. 請求項１に記載の高周波送信機の出力回路であって，
   前記第２の可変利得増幅器は，互いに並列に接続され，前記第２の周波数の信号をゲートに入力しドレイン側の負荷回路に出力信号を生成する複数のソース接地トランジスタを有し，
   前記利得制御ユニットは，前記複数のソース接地トランジスタの各ゲートへのゲートバイアス電圧の供給の有無を制御し，前記ゲートバイアス電圧が供給されるソース接地トランジスタの数を増やすことで前記利得を上昇させ，当該ゲートバイアス電圧が供給されるソース接地トランジスタの数を減らすことで前記利得を下降させることを特徴とする高周波送信機の出力回路。
8. 請求項１に記載の高周波送信機の出力回路であって，
   前記第１の可変利得増幅器は，前記入力信号を抵抗分割する入力抵抗群と，前記入力抵抗群で抵抗分割された信号を増幅するオペアンプと，前記入力抵抗群の抵抗分割ノードと前記オペアンプの入力との間に設けられたスイッチ群とを有し，
   前記利得制御ユニットは，前記スイッチ群のオンオフを制御することで，前記利得を昇降制御することを特徴とする高周波送信機の出力回路。
9. 利得を第１の利得可変範囲内において第１の可変幅で変更制御して、入力信号を増幅する第１の可変利得増幅器と，
   前記第１の可変利得増幅器の出力に応じた信号を増幅し，利得が前記第１の利得可変範囲より広い第２の利得可変範囲内において前記第１の可変幅より大きい第２の可変幅で変更制御される第２の可変利得増幅器と，
   前記第１の可変利得増幅器の利得の前記第１の利得可変範囲の昇降に対応して前記第２の可変利得増幅器の利得を前記第２の可変幅ずつ昇降させて，前記第１の可変利得増幅器の利得及び前記第２の可変利得増幅器の利得を含む利得を制御する利得制御ユニットとを有し
   前記利得制御ユニットは，前記第２の可変利得増幅器の利得を最大利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲よりも，前記第２の可変利得増幅器の利得を最小利得に制御した場合の前記第１の可変利得増幅器の前記第１の利得可変範囲を低く制御することを特徴とする高周波送信機の出力回路。
10. 請求項９に記載の高周波送信機の出力回路であって，
    前記利得制御ユニットは，前記第２の可変利得増幅器の利得を昇降する場合に，前記第１の可変利得増幅器の前記第１の利得可変範囲のレベルを昇降し，
    前記第２の可変利得増幅器の利得の昇降幅が，前記第１の利得可変範囲のレベルの昇降幅に対応することを特徴とする高周波送信機の出力回路。

Images