KR101256729B1

KR101256729B1 - 프로그래머블 출력 임피던스 조절회로를 갖는 구동 증폭기를 이용한 신호 증폭을 위한 장치 및 방법

Info

Publication number: KR101256729B1
Application number: KR1020117004627A
Authority: KR
Inventors: 아르빈드 케르티; 진수 고
Original assignee: 퀄컴 인코포레이티드
Priority date: 2008-07-30
Filing date: 2009-07-30
Publication date: 2013-04-19
Also published as: CN102106081A; EP2316164A1; WO2010014802A1; TW201014161A; CN102106081B; JP5607048B2; JP2011530225A; US8170505B2; KR20110047208A; US20100026393A1

Abstract

집적 회로 내의 구동 증폭기는, 신호를 출력 단자를 통해서 출력 노드 상으로 그리고 매칭 네트워크를 통해서 전력 증폭기에 구동시키기에 적합하다. 집적 회로 내의 새로운 프로그래머블 출력 임피던스 조절 회로 (POIAC) 는 출력 노드에 커플링되고 출력 단자를 바라보는 출력 임피던스에 영향을 미친다. 그렇지 않으면, 출력 임피던스가 (예를 들어, 구동 증폭기 전력 이득 변화로 인해) 변화할 때, 출력 임피던스가 실질적으로 일정하게 유지되도록 POIAC 가 출력 노드를 로딩하는 방법을 조절한다. POIAC 는 직렬-접속된 인덕터 및 커패시터 L-C-R 회로를 이용하여 출력 노드를 로딩하고, 이에 따라, 전력 증폭기와 매칭하는 다중대역 임피던스를 수행하도록 요구되는 총 커패시턴스 및 다이 면적을 감소시킨다. 다중대역 동작은, POIAC 에 의해 수신된 통신 대역 정보에 기초하여 L-C-R 회로에서 유효 커패시턴스를 변경함으로써 달성된다.

Description

프로그래머블 출력 임피던스 조절 회로를 갖는 구동 증폭기{DRIVER AMPLIFIER HAVING A PROGRAMMABLE OUTPUT IMPEDANCE ADJUSTMENT CIRCUIT}

개시된 실시형태들은 증폭기 및 임피던스 매칭에 관한 것이다.

셀룰러 전화기와 같은 모바일 통신 디바이스의 무선 송신기 (radio transmitter) 에서, 제 1 집적 회로 상에는 구동 증폭기가 종종 형성되어 다른 집적 회로 상의 전력 증폭기를 구동시킨다. 다음으로, 전력 증폭기는 안테나를 구동하여, 안테나로부터 무선 주파수 신호가 방사된다.

도 1 (종래 기술) 은 통상적인 회로의 블록도이다. 구동 증폭기 (1) 는 제 1 집적 회로 (2) 의 일부이다. 예시된 특정 구동 증폭기는 2 개의 스테이지 (3 및 4) 를 포함한다. 각각의 스테이지는 복수의 셀들을 포함한다. 구동 증폭기가 더 많은 전력 이득으로 증폭되는 경우, 더 많은 수의 각각의 스테이지들이 가능해진다. 구동 증폭기가 더 적은 전력 이득으로 증폭되는 경우, 더 적은 수의 스테이지들이 가능해진다. 구동 증폭기는 출력 단자 (5) 에 출력 신호를 공급하여, 개별적인 컴포넌트들의 매칭 네트워크 (6) 를 통해서 제 2 집적 회로 (8) 의 입력 단자 (7) 에 그 출력 신호를 공급한다. 제 2 집적 회로 (8) 는 입력 단자 (7) 로부터 신호를 수신하고, 그 신호를 증폭하여 신호의 증폭된 버전을 출력 단자 (10) 에 그리고 안테나 (11) 에 출력한다. 낮은 왜곡 및 최적의 전력 전송을 달성하기 위해, 구동 증폭기 (1) 의 출력 임피던스는, 전력 증폭기의 입력의 단자 (7) 에서 임피던스 매칭이 발생하도록 되어야만 한다. 예를 들어, 상업적으로 이용가능한 전력 증폭기 집적 회로는 증폭되는 신호의 주파수 대역을 상위하는 50 Ω 의 비교적 일정한 입력 임피던스를 가질 수도 있다. 불행히도, 구동 증폭기의 전력이 구동 증폭기 내에서 더 적은 셀들을 이용하는 것으로 인해 감소되기 때문에, 구동 증폭기의 출력 임피던스는 변화한다. 이러한 상황에서, 단자 (5) 를 바라보는 출력 임피던스는 다수의 요인들에 기초하여 증가하거나 또는 감소할 수도 있다. 출력 임피던스가 증가하거나 또는 감소하는지의 여부에 관계 없이, 출력 임피던스의 변화는 단자 (7) 에서의 바람직하지 않은 임피던스 미스매치를 유도할 수도 있고, 따라서, 증폭기 내의 왜곡을 야기할 수도 있다.

도 2 (종래 기술) 는, 단자 (7) 에서 임피던스 매칭이 구동 증폭기에 이용되는 셀들의 수에 기초하여 어떻게 변화할 수도 있는지에 대한 예를 예시하는 차트이다. 구동 증폭기 (1) 의 2 개의 스테이지에서의 셀들은 도 1 에서 참조 부호 (13 및 14) 로 동일하다. 1 내지 16 개의 수평 스케일은 구동 증폭기 (1) 의 제 2 스테이지 (4) 에 이용되고 인에이블된 16 셀 (14) 의 수를 나타낸다. 도 2 의 수직축상의 양의 전압 정재파비 (VSWR: Voltage Standing Wave Ratio) 는 미스매치의 측정을 고려한다. 단자 (7) 에서의 VSWR 은 2:1 이하여야만 하고, 낮은 전력 레벨에서, VSWR 은 훨씬 높다. 이는 바람직하지 않고, 바람직하지 않은 왜곡이 안테나 (11) 상에 출력된 신호에 도입되는 것을 초래할 수도 있다.

도 3 (종래 기술) 은 도 2 에 예시된 문제에 대처하기 위해 채용된 회로의 도면이다. 이 회로는 프로그래머블 매칭 네트워크 (15) 를 포함한다. 프로그래머블 매칭 네트워크 (15) 는 구동 증폭기 (1) 의 출력 임피던스 (출력 단자 (5) 를 바라보는 임피던스) 를 변화시키는데 유용하다. 일 예로서, 1.5 내지 2.0 기가헤르츠의 범위의 주파수를 동작시키기 위해, 커패시터 (16) 는 수십 피코패럿의 커패시턴스를 가질 수도 있다. 구동 증폭기의 전력 이득이 변화하고 이용되는 셀의 수가 변화함에 따라서, 가변 저항기 (17) 의 저항이 변화하여 단자 (7) 에 다시 들어가는 임피던스를 실질적으로 일정하게 유지시킨다. 구동 증폭기와 전력 증폭기 사이의 도 2 의 단자 (7) 에서의 임피던스 미스매치는 감소되거나 제거된다. 불행히도, 도 3 의 회로는 단일 주파수 대역에서의 신호에 대한 동작에만 적절할 수도 있다. 그러나, 송신기가 일부인 이동 통신 디바이스는 다중 주파수 대역에서 동작가능하게 되도록 요구될 수도 있다.

도 4 (종래 기술) 은, 송신기가 다중 주파수 대역에서 동작가능하게 되는 애플리케이션에 유용한 회로 토폴로지의 도면이다. 2 개의 별개의 구동 증폭기/매칭 네트워크/전력 증폭기 체인 (18 및 19) 이 채용된다. 일 체인은 제 1 주파수 대역의 주파수에서의 동작을 위해 임피던스 매칭되는 반면, 다른 체인은 제 2 주파수 대역의 주파수에서의 동작을 위해 임피던스 매칭된다. 적절한 체인의 출력에 안테나 (11) 를 커플링하기 위해 출력 멀티플렉서 (20) 가 제공된다. 그러나, 도 4 의 회로는, 구동 증폭기, 매칭 네트워크 및 전력 증폭기의 2 개의 별개의 세트가 이용되어, 바람직하지 않게 대형이고 고가이다.

도 5 (종래 기술) 은, 도 4 의 회로의 잉여 회로를 경험하지 않는 다중 주파수 대역에서 동작가능한 회로의 도면이다. 구동 증폭기 (1) 의 출력 노드 (12) 에 커플링된 매칭 네트워크 (21) 는 실질적으로 2 개의 커패시터 및 저항기 임피던스 매칭 회로 (22 및 23) 를 수반한다. 동작 주파수 대역을 위한 임피던스 매칭 회로들 중 적절한 회로는 스위치들 (24 및 25) 중 적절한 스위치를 개방하거나 단락함으로써 구동 증폭기 (1) 의 출력에 커플링된다. 예를 들어, 매칭 네트워크 (21) 의 커패시터 (26 및 27) 각각은 대형일 수도 있고, 수십 피코패럿의 커패시턴스를 가질 수도 있다. 상당한 양의 다이 공간 (die space) 이 이러한 커패시터를 실현하는데 소모될 수도 있다. 예를 들어, 도 5 의 회로가 제 1 주파수 대역 (2.0 기가헤르츠 ± 50 메가헤르츠) 의 2.0 기가헤르츠 신호 또는 제 2 주파수 대역 (1.5 기가헤르츠 ± 50 메가헤르츠) 의 1.5 기가헤르츠 신호 둘 중 하나를 증폭시키도록 동작가능한 경우, 커패시터 (26 및 27) 은 대략 30 피코패럿 및 12 피코패럿의 커패시턴스를 가질 수도 있다.

제 1 집적 회로 (예를 들어, RF 트랜시버 집적 회로) 내의 구동 증폭기는 제 1 집적 회로의 출력 단자를 통해서 출력 노드 상에 RF 신호를 구동시키고 그리고 제 2 집적 회로의 입력 단자 상에 매칭 네트워크를 통해서 RF 신호를 구동시키는데 적절하다. 제 2 집적 회로 내의 전력 증폭기는 송신을 위해 안테나에 신호의 증폭된 버전을 공급한다. 예를 들어, 이러한 유형의 시스템은 셀룰러 전화기에서 채용될 수도 있다.

새로운 POIAC (Programmable Output Impedance Adjustment Circuit) 이 제 1 집적 회로 내에 제공된다. POIAC 는 출력 노드에 커플링되고 제 1 집적 회로의 출력 단자를 바라보는 출력 임피던스에 영향을 미친다. 이와 다르게, 출력 단자를 바라보는 출력 임피던스가 (예를 들어, 구동 증폭기 전력 이득 변화로 인해) 변화되는 경우, POIAC 는 출력 단자를 바라보는 전체 출력 임피던스를 실질적으로 일정하게 유지하고 전력 증폭기의 입력에서의 양호한 임피던스 매칭이 유지되도록, 출력 노드를 로딩하는 방법을 조절한다. POIAC 는 직렬-연결된 인덕터 및 커패시턴스를 수반하는 L-C-R 분로 회로를 수반하며, 이에 따라, 임피던스 매칭 기능을 수행하도록 요구되는 커패시턴스의 양을 감소시켜 다이 면적을 감소시킨다. POIAC 는, L-C-R 분로 회로의 유효 커패시턴스를 변화시킴으로써 적어도 부분적으로 다수의 상이한 통신 주파수 대역들에서 그 임피던스 매칭 기능을 수행한다.

몇몇 실시형태에서, POIAC 는 구동 증폭기 전력 이득 설정을 나타내는 정보를 수신한다. POIAC 는 이 정보를 이용하여, 출력 노드 상에 로딩하는 POIAC 가 구동 증폭기 전력 이득이 변화함에도 불구하고 전력 증폭기와 구동 증폭기 사이의 출력 단자를 바라보는 전체 출력 임피던스가 실질적으로 일정하게 유지되게 하도록 L-C-R 분로 회로 내의 저항을 조절한다. 몇몇 실시형태에서, POIAC 는 통신 주파수 대역을 나타내는 정보를 수신하고 이 정보를 이용하여 L-C-R 분로 회로에서 유효 커패시턴스를 조절한다. 커패시턴스의 상이한 양이 상이한 통신 주파수 대역에 대해 이용된다. L-C-R 분로 회로의 인덕터 및 비교적 작은 커패시턴스는, 종래의 다중대역 출력 임피던스 조절 기술 및 회로와 비교하여 비교적 작은 양의 다이 면적을 실현할 수 있다.

몇몇 실시형태에서, POIAC 는 프로세스 검출 회로로부터 프로세스 코너 정보를 수신한다. L-C-R 분로 회로 내의 커패시턴스-튜너 회로는 상이한 프로세스 코너 컨디션에 일치하는 것으로 알려진 구동 증폭기 출력 특성에서의 변화를 보상하기 위해 인덕터와 직렬인 유효 커패시턴스를 미세하게 튜닝하는데 이 프로세스 코너 정보를 이용한다. POIAC 를 실현하는 다수의 방법이 개시된다. 몇몇 예에서, 디지털 기저대역 집적 회로의 프로세서는 프로세서-실행가능 입력의 세트를 실현한다. 이러한 실행은, 제 1 집적 회로 (RF 트랜시버 집적 회로) 에서 POIAC 에 디지털 정보가 버스를 통해서 통신되도록 한다. 예를 들어, 디지털 정보는 전력 설정 정보 및/또는 통신 주파수 대역 정보를 포함할 수도 있다. 상이한 동작 컨디션 및 상황에서 양호한 임피던스 매칭이 유지되도록, POIAC 는 L-C-R 분로 회로를 제어하는데 이 디지털 정보가 이용된다.

전술한 사항은 개요이고 따라서 필요성, 간략성, 일반화 및 세부사항의 생략으로 포함되며; 결과적으로, 당업자는 이 개요가 오직 예시적이며 임의의 방식으로 제한하는 것을 목적으로 하지 않는다는 것을 이해할 것이다. 청구범위에 의해 단독으로 정의된 바와 같이, 본 명세서에 설명된 디바이스 및/또는 프로세스의 다른 양태, 신규의 특징, 및 이점은 본 명세서에 설명된 비-제한적인 상세한 설명에서 명백하게 될 것이다.

도 1 (종래 기술) 은 전력 증폭기를 구동하는 구동 증폭기의 블록도이다.
도 2 (종래 기술) 은 도 1 의 구동 증폭기와 관련된 임피던스 매칭 문제를 예시하는 차트이다.
도 3 (종래 기술) 은 도 2 에 예시된 문제에 대처하기 위해 채용된 회로의 도면이다.
도 4 (종래 기술) 은, 송신기가 다중 주파수 대역에서 동작가능하게 되는 애플리케이션에서 이용가능한 구동 증폭기 회로의 도면이다.
도 5 (종래 기술) 은, 도 4 의 회로의 잉여 회로 문제를 경험하지 않는 다수의 주파수 대역에서 동작가능한 구동 증폭기 회로의 도면이다.
도 6 은 일 새로운 양태에 따라서 이동 통신 디바이스의 상위 레벨 블록도이다.
도 7 은 도 6 의 RF 트랜시버 집적 회로의 더욱 상세한 블록도이다.
도 8 은 도 7 의 구동 증폭기 (124), POIAC (129), 전력 증폭기 (125), 및 안테나 (102) 의 더욱 상세한 도면이다.
도 9a 는 도 8 의 L-C-R 분로 회로 (146) 의 제 1 실시형태의 도면이다.
도 9b 는 도 8 의 L-C-R 분로 회로 (146) 의 제 2 실시형태의 도면이다.
도 10 은 도 8 의 구동 증폭기 (124) 에 이용된 셀의 수의 함수로서 노드 (133) 상의 VSWR 이 어떻게 변화하는지를 나타내는 차트이다.
도 11 은 도 8 의 L-C-R 분로 회로 (146) 의 제 3 실시형태의 도면이다.
도 12 는 일 새로운 양태에 따른 방법 (500) 의 플로우차트이다.

도 6 은, 일 새로운 양태에 따른, 이동 통신 디바이스 (100) 의 일 특정 유형의 매우 간략화된 상위 레벨 블록도이다. 이 특정 예시에서, 이동 통신 디바이스 (100) 는 CDMA (Code Division Multiple Access) 셀룰러 전화기 통신 프로토콜 또는 GSM (Global System for Mobile Communications) 셀룰러 전화기 통신 프로토콜 둘 중 하나에 따라서 동작할 수 있는 3G 셀룰러 전화기이다. 이 셀룰러 전화기는 (예시되지 않은 수개의 다른 부분들 중에서) 안테나 (102) 및 2 개의 집적 회로 (103 및 104) 를 포함한다. 집적 회로 (104) 는 " 디지털 기저대역 집적 회로" 또는 "기저대역 프로세서 집적 회로" 로 지칭된다. 디지털 기저대역 집적 회로 (104) 는, 도시되지 않은 다른 부분들 중에서, 프로세서-판독가능 매체 (106) 내에 저장된 명령들을 실행하는 디지털 프로세서 (105) 를 포함한다. 프로세서 (105) 는 정보로 하여금 버스 (107) 및 버스 인터페이스 (108A) 및 버스 컨덕터 (109) 를 거쳐 집적 회로 (103) 의 버스 인터페이스 (108B) 로 통신되도록 할 수 있다. 집적 회로 (103) 는 RF 트랜시버 집적 회로이다. RF 트랜시버 집적 회로 (103) 는 "트랜시버" 로 지칭되는데, 이는 송신기뿐만 아니라 수신기도 포함하기 때문이다.

도 7 은 도 6 의 RF 트랜시버 집적 회로 (103) 의 더욱 상세화된 블록도이다. 수신기는, 로컬 오실레이터 (111) 뿐만 아니라 "수신 체인" (110) 으로 지칭되는 것을 포함한다. 셀룰러 전화기가 수신중인 경우, 고주파수 RF 신호 (112) 가 안테나 (102) 상에서 수신된다. 신호 (112) 로부터의 정보는 듀플렉서 (113), 매칭 네트워크 (114) 를 통해서 통과하고 수신 체인 (110) 을 통해서 통과한다. 신호 (112) 는 저잡음 증폭기 (LNA) (115) 에 의해 증폭되고 혼합기 (116) 에 의해 그 주파수에서 하향-변환된다. 결과로 초래되는 하향-변환된 신호는 기저대역 필터 (117) 에 의해 필터링되고, 디지털 기저대역 집적 회로 (104) 로 통과된다. 디지털 기저대역 집적 회로 (104) 내의 아날로그-디지털 변환기 (118) 는 그 신호를 디지털 형태로 변환하고, 그 결과로 초래되는 디지털 정보는 디지털 기저대역 집적 회로 (104) 내에서 디지털 회로에 의해 처리된다. 이 디지털 기저대역 집적 회로 (104) 는, 로컬 오실레이터 (111) 에 의해 혼합기 (116) 에 공급된 로컬 오실레이터 신호의 주파수를 제어함으로써 수신기를 튜닝한다.

셀룰러 전화기가 송신하는 경우, 송신되는 정보는 디지털 기저대역 집적 회로 (104) 내의 디지털-아날로그 변환기 (119) 에 의해 아날로그 형태로 변환되고, "송신 체인" (120) 에 공급된다. 기저대역 필터 (121) 는 디지털-아날로그 변환 프로세스로 인한 잡음을 필터링한다. 그후, 로컬 오실레이터 (123) 의 제어하에서 혼합기 블록 (122) 은 이 신호를 고주파수 신호로 상향-변환한다. 구동 증폭기 (124) 및 외부 전력 증폭기 (125) 는, 고주파수 RF 신호 (126) 가 안테나 (102) 로부터 송신되도록, 고주파수 신호를 증폭시켜 안테나 (102) 를 구동시킨다. 디지털 기저대역 집적 회로 (104) 는 로컬 오실레이터 (123) 에 의해 혼합기 (122) 에 공급된 로컬 오실레이터 신호의 주파수를 제어함으로써 송신기를 튜닝한다. 화살표 (128) 는 버스 인터페이스 (108a) 를 통해서 디지털 기저대역 집적 회로 (104) 로부터 버스 컨덕터 (109) 를 거쳐 버스 인터페이스 (108b) 를 통해서 구동 증폭기 (124) 및 관련 새로운 POIAC (129) 에 통신되는 정보를 나타낸다.

도 8 은, 도 7 의 구동 증폭기 (124), POIAC (129), 전력 증폭기 (125), 및 안테나 (102) 의 더욱 상세화된 도면이다. 전력 증폭기 (125) 는 집적 회로 (130) 의 일부이다. 매칭 네트워크 (131) 는 전력 증폭기 집적 회로 (130) 의 입력 단자 (133) 에 RF 트랜시버 집적 회로 (103) 의 출력 단자 (132) 를 커플링한다. 이 경우, 매칭 네트워크 (131) 는 인쇄 회로 기판 또는 다른 기판상에 탑재된 개별적인 컴포넌트들을 포함한다. 또한, 집적 회로 (103 및 130) 는 이러한 인쇄 회로 기판 또는 기판상으로 탑재된다. 개별적인 컴포넌트들은 인덕터 (134) 및 커패시터 (135) 를 포함한다.

도 8 에 도시된 RF 트랜시버 집적 회로 (103) 의 부분은, 통신 주파수 대역 정보가 통신되는 구동 증폭기 (124), POIAC (129), 프로세스 검출기 회로 (136), 컨덕터 (137), 및 전력 설정 정보가 통신되는 일 세트의 컨덕터들 (138)을 포함한다. 도 8 의 컨덕터 (137 및 138) 는 정보 (128) 가 통과하는 버스 인터페이스 (108b) (도 7 참조) 로부터 연장하는 신호 컨덕터들을 나타낸다. 프로세스 검출기 회로 (종종, "프로세스 모니터" 또는 "프로세스 변동 검출기" 또는 "프로세스 변동 모니터" 로 지칭됨) 는 프로세스 검출기 출력값을 컨덕터 (139) 를 통해서 POIAC (129) 에 공급한다. 이 값은 집적 회로 (103) 의 특징 또는 성능 특징의 표시이다. 일 예에서, 이 값은 특정 유형의 로직 엘리먼트를 통한 전파 속도가, 동일한 반도체 제조 프로세스를 이용하여 제조된 집적 회로의 다른 유닛들 내의 다른 동일한 로직 엘리먼트들을 통한 전파 딜레이와 비교하면, 비교적 빠르고 ("FF"), 통상적이고 ("TT"), 또는 비교적 느린 ("SS") 지를 나타낸다. 다른 예에서, 이 값은, 아날로그 증폭기의 이득이 높고 ("H"), 보통이고 ("N"), 또는 낮은 ("L") 지를 나타낸다.

구동 증폭기 (124) 는 대략적으로 30 dB 의 전력 이득 제어 범위를 갖는다. 구동 증폭기 (124) 는 제 1 스테이지 (140) 및 제 2 스테이지 (141) 를 포함한다. 제 1 스테이지는 8 개의 동일한 셀들 (142) 을 포함한다. 제 2 스테이지는 16 개의 동일한 셀들 (143) 을 포함한다. 구동 증폭기 (124) 는 그 입력 노드 (144) 상에서 수신된 신호를 증폭시키고 그 결과로 나타내는 신호를 그 출력 노드 (145) 상에 출력한다. 구동 증폭기 (124) 의 전력 이득은 이들 스테이지들에서 더 많은 수 또는 더 적은 수의 셀들을 인에이블하게 하고 디스에이블하게 함으로써 제어된다. 더 많은 수의 셀들을 이용하는 것은 더 큰 전력 이득을 초래하는 반면에, 더 적은 수의 셀들을 이용하는 것은 더 적은 전력 이득을 초래한다. 하나 이상의 셀들이 인에이블 및 디스에이블하게 하는 것은 컨덕터 (138) 상에 수신되는 4 개의 비트 전력 설정 값에 의해 결정된다.

프로그래머블 출력 임피던스 조절 회로 (POIAC) (129) 는 L-C-R 분로 회로 (146) 및 상당한 양의 로직 (147) 을 포함한다. L-C-R 분로 회로 (146) 는 인덕터, 상당한 양의 커패시턴스, 및 상당한 양의 저항을 포함한다. L-C-R 회로 (146) 는, 인덕터가 직렬-접속된 커패시턴스의 제 1 양으로 공진할 수 있고, 또는 인덕터가 직렬-연결된 커패시턴스의 제 2 양으로 공진할 수 있도록 디지털로 조절가능하다. 저항은 공진시 접지로의 출력 노드 (145) 의 분로를 제공한다. 총 저항은, 구동 증폭기 (124) 의 전력 이득이 변화됨에 따라서, 디지털로 제어가능하고, 구동 증폭기 (124) 의 출력 임피던스의 변화에 대해 보상하도록 조절된다.

도 9a 는, L-C-R 분로 회로 (146) 가 실현될 수 있는 제 1 방식을 예시한다. 비교적 낮은 Q (예를 들어, 5) 의 인덕터 (148), 디지털-제어가능한 커패시터 (149), 및 디지털-제어가능한 저항기 (150) 가 예시된 바와 같이 구동 증폭기 출력 노드 (145) 와 접지 노드 (157) 사이에서 직렬로 함께 커플링된다. 예시된 예에서 인덕터 L 는 1 나노헨리의 고정 인덕턴스 L 를 갖는 통합 인덕터이다. 컨덕터 (151) 상의 8-비트의 멀티-비트 디지털 값 SC1[A:H] 는 커패시터 (149) 의 커패시턴스 C 를 결정한다. 커패시턴스 C 는 6 피코패럿 내지 8 피코패럿의 범위에 걸쳐 조정가능하다. 컨덕터 (152) 상의 6-비트 멀티-비트 디지털 값 SR[1:6] 는 저항기 (150) 의 저항 R 을 결정한다. 저항 R 은 조정가능하다. 일 새로운 양태에서, 인덕턴스 L 가 헨리 단위로 고려되고 C 의 커패시턴스가 패럿 단위로 고려되는 경우 L/C 의 비율은 50 초과이다. 인덕턴스는 500 피코헨리 보다 크다

도 9b 는, L-C-R 분로 회로 (146) 가 실현될 수 있는 제 2 방법을 예시한다. L-C-R 분로 회로 (146) 는 낮은 Q 인덕터 (148), 디지털로-제어가능한 제 1 디지털-제어가능 커패시터 (153), 제 1 디지털-제어가능 제 1 저항기 (154), 제 2 커패시너 (155), 및 디지털 제어가능 제 2 저항기 (156) 를 포함한다. 신호 SR1 - SR3 에 의해 제어된 스위치들 중 적어도 하나가 단락되는 경우, 인덕터 (148), 제 1 커패시터 (153), 및 제 1 저항기 (154) 가 구동 증폭기 출력 노드 (145) 와 접지 노드 (157) 사이에 직렬로 함께 커플링된다. 제 1 커패시터 (153) 및 제 1 저항기 (154) 는 함께 제 1 RC 네트워크 (158) 가 되는 것으로 고려될 수 있다. 신호 SR4 - SR6 에 의해 제어된 스위치들 중 적어도 하나가 단락되면, 인덕터 (148), 제 2 커패시터 (155), 및 제 2 저항기 (156) 가 구동 증폭기 출력 노드 (145) 와 접지 노드 (157) 사이에 직렬로 함께 커플링된다. 제 2 커패시터 (155) 및 제 2 디지털-제어가능 저항기 (156) 는 함께 제 2 RC 네트워크 (159) 가 되도는 것으로 고려될 수 있다. 예를 들어, 도 9b 의 스위치들은, N-채널 전계 효과 트랜지스터로서 또는 N-채널 전계 효과 트랜지스터와 P-채널 전계 효과 트랜지스터를 수반하는 송신 게이트로서 실현될 수도 있다. 커패시턴스 C1 는 8 피코패럿이다. 커패시턴스 C2 는 6 피코패럿이다.

또한, 도 9b 의 L-C-R 분호 회로 (146) 는 커패시턴스-튜너 회로 (300) 를 포함한다. 커패시턴스-튜너 회로 (300) 는 8 개의 커패시터 및 8 개의 관련 스위치들을 포함한다. 8 개의 커패시턴스 (C1A 내지 C1H) 각각은 0.1 피코패럿이다.

도 8 의 프로그래머블 출력 임피던스 조절 회로의 동작은 도 9b 의 L-C-R 분호 회로 (146) 의 제 2 실시형태와 관련하여 2 개의 동작 상황으로 설명된다. 제 1 상황에서, 구동 증폭기 (124) 에 의해 증폭되는 셀룰러 전화기 신호는 대략 2.0 기가헤르츠의 제 1 통신 대역에서 캐리어 주파수를 갖는다. 예시적인 목적으로, 제 1 통신 대역의 범위는 2.0 기가헤르츠 ± 50 메가헤르츠이다. 제 2 상황에서, 셀룰러 전화기 신호는 대략적으로 1.5 기가헤르츠의 제 2 통신 대역에서 캐리어 주파수를 갖는다. 예시적인 목적으로, 제 2 통신 대역의 범위는 1.5 기가헤르츠 ± 50 메가헤르츠이다.

제 1 상황에서, 신호 SR4 - SR6 에 의해 제어된 도 9b 의 스위치들 중 어느 하나도 단락되지 않는다. 따라서, 분로 기능을 수행하는 것으로부터 커패시터 (155) 및 제 2 RC 네트워크 (159) 는 효과적으로 디스에이블된다. 신호 SR1 - SR3 에 의해 제어된 스위치들 중 적어도 하나의 스위치가 단락되어, 인덕터 (148), 제 1 커패시터 (153), 제 1 저항기 (154) 가 출력 노드 (145) 와 접지 노드 (157) 사이에서 직렬-연결된다. 구동 증폭기 (124) 의 전력 설정이 중간 설정 (제 2 스테이지 (141) 의 16 개의 셀들 (143) 의 8 개가 인에이블됨) 되고, 프로세스 검출기 (136) 가 "통상" 프로세스에 대응하는 값을 출력하는 경우, 제 1 저항기 (154) 의 저항 R1 은 그 중간 설정으로 설정된다. 제 1 커패시터 (153) 의 전체 커패시턴스는, 프로그래머블 매칭 네트워크 (146) 가 출력 노드 (145) 상의 임피던스에 영향을 미쳐, 노드 (133A) 로부터 뒤로 바라본 임피던스가 대략 50 Ω 이 되도록 설정된다. 이 50 Ω 은 전력 증폭기 집적 회로 (130) 의 입력 단자 (133) 를 바라보는 50 Ω 입력 임피던스와 실질적으로 매칭한다. 구동 증폭기 (124) 의 셀들의 1/2 이 인에이블된다. 구동 증폭기 (124) 는 입력 노드 (144) 상에서 2.0 기가헤르츠 신호를 수신하고, 그 신호의 증폭된 버전을 출력 노드 (145) 상에 출력한다. 이 신호는, 매칭 네트워크 (131) 를 통해서 노드 (133A) 로, 전력 증폭기 집적 회로 (130) 의 입력 단자 (133) 를 통해서 통과한다. 전력 증폭기 (125) 는 출력 단자 (153) 를 통해서 안테나 (102) 로 2.0 기가헤르츠 신호의 증폭된 버전을 구동시켜, 그 신호는 안테나 (102) 로부터 방사한다.

제 1 상황에서, 이용되는 셀들의 수를 증가시키거나 또는 감소시킴으로써 구동 증폭기 (124) 의 전력 이득이 변화됨에 따라서, L-C-R 분로 회로 (146) 가 출력 노드 (145) 상의 출력 임피던스를 제어하고, 노드 (133A) 상의 임피던스는 실질적으로 일정한 값으로 유지되고, 전력 증폭기 (130) 의 입력에 매칭하는 임피던스가 유지되도록, 제 1 저항기 (154) 의 저항 R1 은 변화된다. 이러한 저항들의 다양하게 스위칭된 병렬 조합은 전력 설정 변화로 인한 출력 구동 증폭기 출력 임피던스의 변화에 대해 보상하기에 충분하도록 변화될 수 있는 전체 저항 R1 을 초래하도록, 저항 R1A, R1B 및 R1C 는 선택된다.

제 2 상황에서, 제 1 RC 네트워크 (158) 및 제 2 RC 네트워크 (159) 모두 (도 9b 참조) 가 이용되도록, 신호 SR1 - SR3 에 의해 제어된 스위치들 중 적어도 하나의 스위치가 단락되고, 신호 SR4 - SR6 에 의해 제어된 스위치들 중 적어도 하나의 스위치가 단락된다. 제 1 커패시터 (153) 의 제 1 리드 (160) 는 인덕터 (148) 의 리드 (161) 에 접속된다. 제 1 커패시터 (153) 의 제 2 리드 (162) 는 제 1 저항기 (154) 의 제 1 리드 (163) 에 접속된다. 제 1 저항기 (154) 의 제 2 리드 (164) 는 접지 노드 (157) 에 접속된다. 유사하게, 제 2 커패시터 (155) 의 제 1 리드 (165) 는 인덕터 (148) 의 리드 (161) 에 접속된다. 제 2 커패시터 (155) 의 제 2 리드 (166) 는 제 2 저항기 (156) 의 제 1 리드 (167) 에 접속된다. 제 2 저항기 (156) 의 제 2 리드 (168) 는 접지 노드 (157) 에 접속된다. 제 1 커패시터 (153) 및 제 2 커패시터 (155) 모두를 L-C-R 직렬 회로에 커플링함으로써, 인덕터 (148) 에 의해 공진하는 유효 커패시턴스는 단지 제 1 커패시터 (153) 의 커패시턴스는 아니고, 2 개의 커패시터 (153 및 155) 의 조합 커패시턴스이다. 이러한 커패시턴스 변화의 양의 증가는, 하나의 통신 대역의 주파수에서 제 2 통신 대역의 주파수로 공진 주파수를 변화시킨다.

구동 증폭기 (124) 의 전력 설정이 중간 설정에 있는 경우, 그리고 프로세스 검출기가 "통상" 프로세스에 대응하는 값을 출력하는 경우, 제 1 저항기 및 제 2 저항기 (154 및 156) 의 저항 (R1 및 R2) 은 중간 설정으로 설정된다. 1.5 기가헤르츠 신호 입력 노드 (144) 는 구동 증폭기 (124) 에 의해 증폭된다. 구동 증폭기 (124) 는 신호의 증폭된 버전을 출력 노드 (145) 에 출력한다. 이 신호는 매칭 네트워크 (131) 를 통해서 노드 (133A) 로 통과하고 전력 증폭기 집적 회로 (130) 의 입력 단자 (133) 를 통과한다. 전력 증폭기 (125) 는 이 신호를 수신하고, 이 신호의 증폭된 버전이 출력 단자 (153) 를 통과하여 안테나 (102) 로 구동되어, 이 신호는 안테나 (102) 로부터 방사한다. L-C-R 분로 회로 (146) 가 출력 노드 (145) 상의 임피던스에 영향을 미치고, 노드 (133A) 로부터 뒤로 바라본 임피던스가 대략적으로 50 Ω 으로 유지되도록, 전체 조합 커패시턴스가 설정된다.

제 2 상황에서, 이용되는 셀의 수를 증가시키거나 감소시킴으로써 구동 증폭기 (124) 의 전력 이득이 변화되기 때문에, L-C-R 분로 회로 (146) 는 노드 (145) 상의 임피던스를 조절하고, 노드 (133A) 에서의 임피던스 매칭이 유지되도록, 저항 (R1 및 R2) 은 변화된다.

도 10 은, 도 8 및 도 9a 의 회로의 노드 133A 에서 VSWR 이 전력 설정에 따라서 어떻게 변화하는지를 예시하는 차트이다. 하부 수평축에 나타난 1 내지 16 개의 16 전력 설정 값들은, 컨덕터 (138) 상의 4 비트 디지털 전력 설정 값이 [0000] 내지 [1111] 의 범위인 경우의 도 8 및 도 9b 의 회로의 동작에 대응한다. 이 값이 [0000] 이면, 제 2 스테이지 (141) 의 하나의 셀이 인에이블되고 이용된다. 이 값이 [1111] 이면, 제 2 스테이지 (141) 의 16 개의 셀이 인에이블되고 이용된다. 도 10 의 차트에서 3 개의 라인 (200 - 202) 은, 컨덕터 (139) 상에서의 3-비트 프로세스 모니터 출력 값이: 1) 회로 전파 시간이 가장 느린 바운더리 온도 및 동작 전압 컨디션에서의 "느린 프로세스 (slow process)", 2) 중간 온도 및 동작 전압 컨디션에서의 "통상의 프로세스 (typical process)", 및 3) 회로 전파 시간이 제일 빠른 바운더리 온도 및 동작 전압 컨디션에서의 "빠른 프로세스 (fast process)" 를 나타내는 컨디션들에 대응한다. 노드 (133A) 에서의 VSWR 은 3 개의 프로세스 코너의 각각에 대해 전력 설정의 전체 범위에 걸쳐 2:1 미만이다. 이 차트는 전술한 2 개의 통신 주파수 대역 (2.0 기가헤르츠 및 1.5 기가헤르츠) 모두에서의 동작을 나타낸다.

일 바람직한 양태에서, 다수의 통신 주파수 대역에서 임피던스 매칭에는 도 3 의 종래 회로의 커패시터 (16) 의 커패시턴스보다 실질적으로 더 작은 전체 커패시턴스가 제공된다. 비교의 목적으로 도 5 및 도 8 의 구동 증폭기가 동일하다고 가정하고, 비교의 목적으로 동일한 매칭 네트워크와 전력 증폭기가 도 5 및 도 8 의 회로들에 이용된다고 가정하면, 일 예에서, 도 9b 의 새로운 회로에서 커패시터 (153 및 155) 의 조합 커패시턴스는 대략 14 피코패럿인 반면, 도 5 의 종래 회로의 커패시터 (26) 의 커패시턴스는 대략 30 피코패럿이고, 도 5 의 종래 회로의 커패시터 (27) 는 대략 12 피코패럿이다. 하나의 대표적인 반도체 제조 프로세스를 이용하는 도 5 의 종래 회로에서 42 피코패럿 커패시턴스를 실현하기 위해 요구된 다이 면적은 대략 180 미크론 × 120 미크론인 반면에, 1 나노헨리 인덕터 (148) 를 실현하기 위해 요구된 다이 면적은 대략 50 미크론 × 50 미크론이며, 도 8 및 도 9b 의 새로운 회로의 8 피코패럿 커패시턴스를 실현하기 위해 요구된 다이 면적은 대략 40 미크론 × 25 미크론이다. 따라서, 도 8 및 도 9b 의 새로운 회로를 이용하여 실질적인 다이 면적 절약이 가능하다.

여기서 설명된 직렬 공진 분로 체계의 일 한계는, 임피던스 매칭이 상대적으로 협대역이라는 것이고, 구동 증폭기 (124) 의 출력 커패시턴스가 프로세스 코너에 걸쳐 상당히 변화하는 경우, 양호한 임피던스 매칭은 실패하고 더 높은 VSWR 이 획득된다. 이러한 한계를 극복하기 위해, 도 9b 의 새로운 L-C-R 분로 회로 (146) 는 커패시턴스-튜너 회로 (300) 를 포함한다. 도 9b 의 커패시턴스 C1A 내지 C1H 및 그들의 관련 스위치들은 이 커패시턴스-튜너 회로를 형성한다. 상이한 프로세스 코너에 걸쳐서 노드 (145) 에서의 커패시턴스 변화의 비율이 결정되고, 이러한 커패시턴스 변화에 대해 보상하는 컨덕터 (151) 상의 커패시턴스-튜너 제어 신호 SC1[A:H] 의 설정이 결정된다. 프로세스 검출기 회로 (136) 는, 회로를 동작하는 프로세스 코너를 나타내는 정보를 출력하고 이 정보를 로직 (147) 에 공급한다. 프로세스 검출기 출력 값의 함수로서 변화하는 출력 노드 (145) 상의 임피던스 변화가 보상되도록, 로직 (147) 은 커패시턴스-튜너 제어 신호 SC1[A:H] 를 조절하기 위해 프로세스 코너 정보를 이용한다. 2:1 이하의 노드 (133A) 에서의 VSWR 은 2.0 기가헤르츠 및 1.5 기가헤르츠 통신 주파수 대역 모두에서 모든 프로세스 코너에 걸쳐 유지된다.

도 11 은 도 8 의 L-C-R 분로 회로 (146) 의 제 3 실시형태의 도면이다. 도 9b 의 제 2 실시형태에서와 같이 스위칭된 세트의 저항기 (154 및 156) 을 이용하는 것 이외에, 제 3 실시형태는 N-채널 트랜지스터 (305 및 306) 및 아날로그 제어 루프를 채용한다. 트랜지스터 (305 및 306) 를 통한 소스-투-드레인 저항은 트랜지스터 (305 및 306) 에 걸친 게이트-투-소스 전압을 조절함으로써 제어된다. 아날로그 검출기 (307) 는 출력 노드 (145) 상의 평균 제곱근 (RMS; root-mean-square) 전압 또는 피크 전압을 검출한다. 이 전압이 그 크기가 감소되었다고 검출하는 경우, 신호는 감소된 임피던스에 의해 출력 노드 (145) 상에서 과도하게 약화된다고 가정된다. 따라서, 아날로그 검출기 (307) 는 트랜지스터 (305 및 305) 상의 게이트-투-소스 전압을 감소시켜, 이에 따라, 트랜지스터 (305 및 306) 을 통한 소스-투-드레인 저항을 감소시키고 L-C-R 분로 회로 (146) 로 인해 출력 노드 (145) 상의 로딩을 감소시킨다. L-C-R 분로 회로 (146) 로 인한 로딩의 감소는 출력 노드 (145) 상에서의 RMS 또는 피크 전압의 감소에 대항하도록 기능하고, 이에 따라, 노드 (133A) 에서 양호한 임피던스 매치를 유지한다.

도 12 는 일 새로운 양태에 따른 방법 (500) 의 간략화된 플로우차트이다. 제 1 단계 (단계 501) 에서, L-C-R 분로 회로는 구동 증폭기 출력 노드 및 접지 노드 사이에 제공된다. 일 예에서, L-C-R 분로 회로는 도 9b 의 L-C-R 분로 회로 (146) 이다. 이 L-C-R 분로 회로는 도 8 의 구동 증폭기의 출력 노드 (145) 와 접지 노드 (157) 사이에 커플링된다. 제 2 단계 (단계 502) 에서, 구동 증폭기의 전력 이득이 변화함에 따라, 출력 노드상의 출력 임피던스는 일정하게 유지되도록, L-C-R 분로 회로의 저항 R 이 조절된다. 일 예에서, 도 8 의 컨덕터 (138) 상에 4-비트 디지털 전력 설정 정보는 구동 증폭기의 전력 이득을 나타내고, 이 전력 설정 값은 도 9b 의 제 1 저항기 (154) 의 저항을 설정하는데 이용된다. 제 3 단계 (단계 503) 에서, 통신 주파수 대역이 변화함에 따라, 출력 노드상의 출력 임피던스를 일정하게 유지시키도록, L-C-R 분로 회로의 유효 커패시턴스 C 가 조절된다. 일 예에서, 출력 임피던스는 제 1 통신 주파수 대역 (2.0 기가헤르츠 ± 50 메가헤르츠) 및 제 2 통신 주파수 대역 (1.5 기가헤르츠 ± 50 메가헤르츠) 모두에서 동일하다. 도 8 에서 컨덕터 (137) 에서의 디지털 통신 주파수 대역 정보는, 커패시터 (153 및 155) 모두가 이용되도록, 도 9b 의 저항기 (154 및 156) 의 스위치들을 제어하기 위해 로직 (147) 에 의해 이용된다. 유효 커패시턴스는 커패시터 (153 및 155) 의 조합 커패시턴스이다. 출력 단자 (132) 상의 출력 임피던스를 일정하게 유지함으로써, 구동 증폭기 (124) 의 전력 이득이 변화되고 통신 주파수 대역이 변화된다고 할지라도, 전력 증폭기 (130) 의 입력에서 노드 (133A) 에서의 임피던스 매칭은 유지된다. 단계 (502 및 503) 의 순서는 바뀔 수 있다.

하나 이상의 예시적인 실시형태에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어에서 구현되는 경우, 이 기능들은 컴퓨터-판독가능 또는 프로세서-판독가능 매체 상에 하나 이상의 명령 또는 코드로서 저장되거나 또는 송신될 수도 있다. 컴퓨터-판독가능 및 프로세서-판독가능 매체는, 일 장소에서 다른 장소로 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 컴퓨터 저장 매체 및 통신 매체 모두를 포함한다. 저장 매체는 컴퓨터 또는 프로세서에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 한정이 아닌 예로서,이러한 매체는 RAM, ROM, EEPROM, CD-ROM, 또는 다른 광학 디스크 저장매체, 자기 디스크 저장매체 또는 다른 자기 저장매체 디바이스 또는 임의의 다른 매체를 포함할 수 있으며, 이들은 명령 또는 데이터 구조의 형태로 원하는 프로그램 코드를 운반 또는 저장하도록 이용될 수 있고 컴퓨터 또는 프로세서에 의해 액세스될 수 있다. 또한, 접속은 컴퓨터-판독가능 매체로 적절하게 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 회선 (DSL) 또는 무선 기술 (예를 들어, 적외선, 무선 및 마이크로웨이브) 을 이용하여 웹사이트, 서버 또는 다른 원격의 소스로부터 송신되는 경우, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 무선 기술 (예를 들어, 적외선, 무선, 및 마이크로웨이브) 그리고 이 접속은 매체의 정의에 포함된다. 본 발명에 사용되는 것과 같은 디스크 (Disk) 및 디스크 (Disc) 는 콤팩트 디스크 (CD; compact disc), 레이저 디스크 (laser disc), 광학 디스크 (optical disc), 디지털 휘발성 디스크 (DVD; digital versatile disc), 플로피 디스크 (floppy disk) 및 블루레이 디스크 (blue-lay disc) 를 포함하고, 여기서 디스크 (disk) 는 통상적으로 데이터를 자기적으로 재생하고, 디스크 (disc) 는 레이저를 통해서 광학적으로 데이터를 재생한다. 전술한 것들의 조합이 컴퓨터-판독가능 매체의 범위 내에 포함되어야만 한다. 몇몇 실시형태에서 디지털 기저대역 IC (104) 의 프로세서-판독가능 매체 (106) 내에 저장된 명령들의 세트의 프로세서 (105) 에 의한 실행은, 디지털 정보가 버스 컨덕터 (109) 에 걸쳐서 디지털 기저대역 IC (104) 으로부터 새로운 POIAC (129) 으로 통신되게 하여, 이 디지털 정보가 출력 단자 (132) 로 나가는 출력 임피던스를 적어도 부분적으로 결정하고/하거나 조절한다.

특정 실시형태들이 교육적인 목적으로 앞서 설명되었지만, 본 특허 문헌의 교시는 일반적인 응용가능성을 가지고 앞서 설명된 특정 실시형태들로만 한정되지 않는다. 전술한 예들의 특정 토폴로지 이외의 회로 토폴로지를 갖는 L-C-R 분로 회로가 전술한 L/C 비율 (여기서 L 은 헨리의 단위이고, C 는 패럿의 단위임) 을 50 초과로 유지하면서 가능하다. L-C-R 분로 회로는 L-C-R 분로 회로 내에 인덕턴스, 커패시턴스 및/또는 저항을 제공하기 위해 트랜지스터 및 다른 회로 엘리먼트들을 채용할 수 있다. 일 실시형태가 유입하는 디지털 값을 L-C-R 분로 회로를 차례로 제어하는 제어 값 (SC1[A:H] 및 SR[1:6]) 으로 변환하는 로직 (147) 의 블록을 수반하지만, 다른 실시형태들이 이러한 변환 로직의 블록을 포함하지 않고, 유입하는 디지털 값이 L-C-R 분로 회로를 직접 (예를 들어, 전력 설정 값 및/또는 통신 주파수 대역 정보 및/또는 프로세스 모니터 정보) 제어한다. 단자의 출력 임피던스가 일정하게 유지되는 예시가 설명되었지만, 이는 새로운 POIAC 회로의 모든 실시형태의 경우는 아니다. 예를 들어, 구동되는 회로는 일정하지 않는 입력 임피던스를 가질 수도 있다. POIAC 는, 구동되는 디바이스의 입력 임피던스의 변화에도 불구하고 우수한 임피던스 매칭이 유지되도록, 구동되는 디바이스의 변화하는 입력 임피던스와 매칭하기 위해 그리고 이 입력 임피던스에 따라서 변화시키기 위해 출력 단자 (132) 로 들어가는 출력 임피던스를 변화시키도록 구동한다. 상이한 시스템에 채용된 동일한 RF 트랜시버 집적 회로의 동일한 POIAC 회로는 다양한 시스템에서 상이한 유형의 전력 증폭기를 구동하는 것을 수용하기 위해 상이하게 제어될 수도 있다. 따라서, 전술한 특정 실시형태의 다양한 특징들의 다양한 변형, 순응, 및 조합은 이하 설명되는 청구범위로부터 벗어나지 않고 실행될 수 있다.

Claims

신호 증폭을 위한 집적 회로로서,
단자;
출력 노드를 갖고, 상기 출력 노드에 그리고 상기 단자로부터 상기 집적 회로의 외부에 신호를 공급하도록 구성된, 구동 증폭기; 및
상기 출력 노드에 커플링된 프로그래머블 출력 임피던스 조절 회로 (POIAC; programmable output impedance adjustment circuit) 를 포함하고,
상기 POIAC 는 인덕터, 제 1 커패시터, 및 제 1 저항기를 포함하고,
상기 인덕터 및 상기 제 1 커패시터는 함께 직렬로 커플링되고,
상기 인덕터는 헨리 단위로 L 의 인덕턴스를 갖고,
상기 제 1 커패시터는 패럿 단위로 C 의 커패시턴스를 갖고,
L/C 의 비율은 50 초과이며,
상기 POIAC 는 디지털 로직 신호를 수신하고, 상기 수신된 디지털 로직 신호에 기초하여 상기 제 1 커패시터의 커패시턴스 또는 상기 제 1 저항기의 레지스턴스 중 적어도 하나를 디지털 제어하도록 구성되는, 신호 증폭을 위한 집적 회로.
제 1 항에 있어서,
상기 신호는 적어도 850 메가헤르츠의 캐리어 주파수를 갖는 셀룰러 전화기 신호인, 신호 증폭을 위한 집적 회로.
제 1 항에 있어서,
상기 인덕터, 상기 제 1 커패시터 및 상기 제 1 저항기는 함께 상기 인덕터의 리드와 접지 노드 사이에 직렬로 커플링된, 신호 증폭을 위한 집적 회로.
제 3 항에 있어서,
상기 제 1 커패시터는 디지털 제어 (digitally-controlled) 커패시턴스이고,
상기 제 1 저항기는 디지털 제어 저항인, 신호 증폭을 위한 집적 회로.
제 1 항에 있어서,
상기 POIAC 는 제 2 커패시터 및 제 2 저항기를 더 포함하고,
상기 제 2 커패시터 및 상기 제 2 저항기는 함께 상기 인덕터의 리드와 접지 노드 사이에 직렬로 커플링되고,
상기 제 1 커패시터와 상기 제 1 저항기는 함께 상기 인덕터의 리드와 상기 접지 노드 사이에 직렬로 커플링되며,
상기 POIAC 는 상기 수신된 디지털 로직 신호에 기초하여 상기 제 2 커패시터의 커패시턴스 또는 상기 제 2 저항기의 레지스턴스 중 적어도 하나를 디지털 제어하도록 더 구성되는, 신호 증폭을 위한 집적 회로.
제 5 항에 있어서,
상기 제 2 커패시터는 디지털 제어 커패시턴스를 갖고,
상기 제 2 저항기는 디지털 제어 저항을 갖는, 신호 증폭을 위한 집적 회로.
신호 증폭을 위한 집적 회로로서,
단자;
출력 노드를 갖고, 상기 출력 노드에 그리고 상기 단자로부터 상기 집적 회로의 외부에 신호를 공급하도록 구성된, 구동 증폭기; 및
상기 출력 노드에 커플링된 프로그래머블 출력 임피던스 조절 회로 (POIAC; programmable output impedance adjustment circuit) 를 포함하고,
상기 POIAC 는 인덕터, 제 1 커패시터, 및 제 1 저항기를 포함하고,
상기 인덕터 및 상기 제 1 커패시터는 함께 직렬로 커플링되고,
상기 인덕터는 헨리 단위로 L 의 인덕턴스를 갖고,
상기 제 1 커패시터는 패럿 단위로 C 의 커패시턴스를 갖고,
L/C 의 비율은 50 초과이고,
상기 POIAC 는 제 2 커패시터를 더 포함하고,
상기 POIAC 는, 상기 인덕터 및 상기 제 1 커패시터가 함께 공진하지만 상기 인덕터는 상기 제 2 커패시터와 공진하지 않는 제 1 모드에서 동작가능하고,
상기 POIAC 는, 상기 인덕터, 상기 제 1 커패시터 및 상기 제 2 커패시터가 함께 공진하는 제 2 모드에서 동작가능한, 신호 증폭을 위한 집적회로.
제 7 항에 있어서,
상기 POIAC 는 디지털 로직 신호를 수신하고,
상기 디지털 로직 신호는, 상기 POIAC 가 상기 제 1 모드에서 동작하는지 또는 상기 제 2 모드에서 동작하는지를 결정하는, 신호 증폭을 위한 집적 회로.
제 1 항에 있어서,
상기 인덕터는 상기 출력 노드에 커플링된 제 1 리드를 갖고,
상기 인덕터는 상기 제 1 커패시터에 커플링된 제 2 리드를 갖는, 신호 증폭을 위한 집적 회로.
제 1 항에 있어서,
상기 POIAC 는 멀티-비트 디지털 값을 수신하고,
상기 멀티-비트 디지털 값은, 상기 제 1 커패시터의 커패시턴스 C 를 결정하고 상기 제 1 저항기의 저항 R 을 결정하는, 신호 증폭을 위한 집적 회로.
제 1 항에 있어서,
상기 디지털 로직 신호는 복수의 구동 증폭기 전력 설정들 중 하나를 나타내는, 신호 증폭을 위한 집적 회로.
제 1 항에 있어서,
상기 디지털 로직 신호는 복수의 주파수 대역들 중 하나를 나타내는, 신호 증폭을 위한 집적 회로.
제 1 항에 있어서,
상기 디지털 로직 신호는 프로세스 검출기 출력 값인, 신호 증폭을 위한 집적 회로.
제 1 항에 있어서,
상기 신호 증폭을 위한 집적 회로 상으로 상기 디지털 로직 신호를 수신하는 버스 인터페이스를 더 포함하고,
상기 디지털 로직 신호는 상기 집적 회로 내에서 상기 버스 인터페이스로부터 상기 POIAC 로 통신되는, 신호 증폭을 위한 집적 회로.
제 14 항에 있어서,
상기 디지털 로직 신호는 전력 설정 정보 및 통신 주파수 대역 정보를 포함하는, 신호 증폭을 위한 집적 회로.
입력 단자 및 상기 입력 단자에 커플링된 전력 증폭기를 갖는 제 1 집적 회로;
구동 증폭기, 출력 단자, 및 프로그래머블 출력 임피던스 조절 회로 (POIAC; programmable output impedance adjustment circuit) 를 포함하는 제 2 집적 회로; 및
상기 제 1 집적 회로의 상기 입력 단자에 상기 제 2 집적 회로의 상기 출력 단자를 커플링하는 임피던스 매칭 네트워크를 포함하고,
상기 POIAC 는 상기 구동 증폭기의 출력 노드에 커플링되고,
상기 구동 증폭기는 상기 출력 노드에 그리고 상기 출력 단자에 신호를 공급하도록 커플링되고,
상기 POIAC 는 인덕터, 제 1 커패시터, 및 제 1 저항기를 포함하고,
상기 인덕터 및 상기 제 1 커패시터는 함께 직렬로 커플링되고,
상기 인덕터는 헨리 단위로 L 의 인덕턴스를 갖고,
상기 제 1 커패시터는 패럿 단위로 C 의 커패시턴스를 갖고,
L/C 의 비율은 50 초과이며,
상기 POIAC 는 디지털 로직 신호를 수신하고, 상기 수신된 디지털 로직 신호에 기초하여 상기 제 1 커패시터의 커패시턴스 또는 상기 제 1 저항기의 레지스턴스 중 적어도 하나를 디지털 제어하도록 구성되는, 신호 증폭을 위한 시스템.
제 16 항에 있어서,
상기 제 1 커패시터는 디지털 제어 가변 커패시터이고,
상기 저항기는 디지털 제어 가변 저항기인, 신호 증폭을 위한 시스템.
제 16 항에 있어서,
상기 POIAC 는 제 2 커패시터 및 제 2 저항기를 더 포함하고,
상기 제 2 커패시터 및 상기 제 2 저항기는 함께 상기 인덕터의 리드와 접지 노드 사이에 직렬로 커플링되고,
상기 제 1 커패시터 및 상기 제 1 저항기는 함께 상기 인덕터의 상기 리드와 상기 접지 노드 사이에 직렬로 커플링되며,
상기 POIAC 는 상기 수신된 디지털 로직 신호에 기초하여 상기 제 2 커패시터의 커패시턴스 또는 상기 제 2 저항기의 레지스턴스 중 적어도 하나를 디지털 제어하도록 더 구성되는, 신호 증폭을 위한 시스템.
인덕터와 커패시터가 구동 증폭기 출력 노드의 출력 임피던스를 설정하도록 구성되도록 함께 직렬로 커플링된 상기 인덕터 및 상기 커패시터를 제공하는 단계로서,
상기 인덕터는 헨리 단위로 L 의 인덕턴스를 갖고, 상기 커패시터는 패럿 단위로 C 의 커패시턴스를 갖는 디지털 제어 커패시터이고, L/C 의 비율은 50 초과이며, 상기 인덕터 및 상기 커패시터는, 상기 구동 증폭기 출력 노드에 커플링된 구동 증폭기와 함께 집적 회로 상에 집적되는, 상기 인덕터 및 상기 커패시터를 제공하는 단계; 및
멀티-비트 디지털 값을 수신하도록 구성된 복수의 컨덕터들을 제공하는 단계를 포함하고,
상기 멀티-비트 디지털 값은, 상기 출력 임피던스의 크기를 적어도 부분적으로 결정하는, 신호 증폭을 위한 방법.
삭제
제 19 항에 있어서,
상기 멀티-비트 디지털 값은, 복수의 전력 설정들 중 하나를 나타내는, 신호 증폭을 위한 방법.
제 19 항에 있어서,
상기 멀티-비트 디지털 값은, 복수의 통신 대역들 중 하나를 나타내는, 신호 증폭을 위한 방법.
삭제
제 19 항에 있어서,
디지털 정보를 출력하는 프로세스 검출기를 제공하는 단계를 더 포함하고,
상기 디지털 정보는, 상기 출력 임피던스의 크기를 적어도 부분적으로 결정하는, 신호 증폭을 위한 방법.
인덕터와 커패시터가 구동 증폭기 출력 노드의 출력 임피던스를 설정하도록 구성되도록 함께 직렬로 커플링된 상기 인덕터 및 상기 커패시터를 이용하는 단계로서,
상기 인덕터는 헨리 단위로 L 의 인덕턴스를 갖고, 상기 커패시터는 패럿 단위로 C 의 커패시턴스를 갖는 디지털 제어 커패시터이고, L/C 의 비율은 50 초과이며, 상기 인덕터 및 상기 커패시터는, 상기 구동 증폭기 출력 노드에 커플링된 구동 증폭기와 함께 집적 회로 상에 집적되는, 상기 인덕터 및 상기 커패시터를 이용하는 단계; 및
멀티-비트 디지털 값을 수신하도록 구성된 복수의 컨덕터들을 이용하는 단계를 포함하고,
상기 멀티-비트 디지털 값은, 상기 출력 임피던스의 크기를 적어도 부분적으로 결정하는, 신호 증폭을 위한 방법.
제 25 항에 있어서,
전력 증폭기 집적 회로의 입력 노드에서 임피던스 매칭하는 단계를 더 포함하고,
상기 구동 증폭기 출력 노드는 매칭 네트워크를 통해서 상기 전력 증폭기 집적 회로의 상기 입력 노드에 커플링된, 신호 증폭을 위한 방법.
신호 증폭을 위한 집적 회로로서,
단자;
출력 노드를 갖고, 상기 출력 노드에 그리고 상기 단자로부터 상기 집적 회로의 외부에 신호를 공급하도록 구성된, 구동 증폭기; 및
상기 출력 노드의 출력 임피던스의 프로그래머블 조절을 제공하기 위한 수단을 포함하고,
상기 수단은 멀티-비트 디지털 전력 설정 값 및 멀티-비트 디지털 통신 주파수 대역 값을 수신하고,
상기 멀티-비트 디지털 전력 설정 값 및 상기 멀티-비트 디지털 통신 주파수 대역 값은, 상기 출력 임피던스를 적어도 부분적으로 결정하는, 신호 증폭을 위한 집적 회로.
제 27 항에 있어서,
상기 수단은:
커패시턴스 C 와 직렬로 인덕턴스 L 를 제공하는 수단을 포함하고,
상기 인덕턴스 L 는 헨리의 단위이고,
상기 커패시턴스 C 는 패럿의 단위이며,
L/C 의 비율은 50 초과인, 신호 증폭을 위한 집적 회로.
프로세서 실행가능 명령들의 세트를 저장하는 임피던스 매칭을 위한 프로세서 판독가능 매체로서,
상기 프로세서 실행가능 명령들의 세트는:
(a) 증폭기의 출력 노드에 커플링된 프로그래머블 출력 임피던스 조절 회로 (POIAC; programmable output impedance adjustment circuit) 에 디지털 정보를 통신하는 단계를 수행하기 위한 것이며,
상기 디지털 정보는 상기 출력 노드의 출력 임피던스를 적어도 부분적으로 결정하고,
상기 POIAC 는 인덕터, 커패시터 및 저항기를 포함하고,
상기 인덕터 및 상기 커패시터는 함께 직렬로 커플링되고,
상기 인덕터는 헨리 단위로 L 의 인덕턴스를 갖고,
상기 커패시터는 패럿 단위로 C 의 커패시턴스를 갖고,
L/C 의 비율은 50 초과인, 임피던스 매칭을 위한 프로세서 판독가능 매체.
제 29 항에 있어서,
상기 임피던스 매칭을 위한 프로세서 판독가능 매체는 제 1 집적 회로의 일부이고,
상기 POIAC 는 제 2 집적 회로의 일부이며,
상기 디지털 정보는 상기 단계 (a) 에서 상기 제 1 집적 회로로부터 상기 제 2 집적 회로로 통신되는, 임피던스 매칭을 위한 프로세서 판독가능 매체.