JP5157457B2

JP5157457B2 - 半導体素子の制御回路

Info

Publication number: JP5157457B2
Application number: JP2008001266A
Authority: JP
Inventors: 明憲早川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-01-08
Filing date: 2008-01-08
Publication date: 2013-03-06
Anticipated expiration: 2028-01-08
Also published as: JP2009164386A

Description

本発明は、半導体素子の制御回路及び半導体集積素子に関する。

近年の通信需要の飛躍的な増大に伴い、波長の異なる複数の信号光を多重化することによって、一本の光ファイバで大容量伝送を可能とする波長分割多重通信システム（ＷＤＭ通信システム）の開発が進められている。
さらに、次世代の光通信システムとして、波長ルーティング、パケットスイッチング、Optical Add/Drop Multiplexer（ＯＡＤＭ）等の技術検討が進められている。

特に、これらの次世代システムにおいては、波長可変レーザの波長スイッチング速度の高速化が求められている。
現在、波長可変レーザとしては、温度制御型のＤＦＢレーザ、ＳＧ／ＳＳＧ−ＤＢＲ(Sampled Grating/Superstructure Grating Distributed Bragg Reflector)レーザ、ＤＢＲレーザ、ＴＤＡ−ＤＦＢ(Tunable Distributed Amplifier Distributed Feed Back laser)レーザ、ＴＴＧ(Tunable Twin Guide)−ＤＦＢレーザ、外部共振器型レーザ等がある（例えば非特許文献１〜５参照）。

これらのうち、温度制御によって発振波長を制御するタイプの波長可変レーザは、温度制御に例えばマイクロヒータやペルチェ素子を用いるため、他の波長可変レーザと比べて波長制御の応答速度が遅い。
一方、ＳＧ／ＳＳＧ−ＤＢＲレーザ、短共振器（Short cavity）ＤＢＲレーザ、ＴＤＡ−ＤＦＢレーザ、ＴＴＧ−ＤＦＢレーザ等のようなキャリア注入による屈折率変化を利用するキャリア注入型波長可変レーザは、波長スイッチング速度の高速化に適している。

キャリア注入による屈折率変化の応答速度は、キャリア寿命程度、即ち、数ｎｓｅｃ程度であり、例えば波長フィードバック等の制御回路と合わせてもμｓｅｃオーダーでの波長スイッチング速度の実現が見込まれている。
K. Takabayashi, et al., "Mode-Hop-Free and Electrically Wavelength-Tunable Laser Array with 39.5 nm Tuning Range using Tunable Distributed Amplification DFB Structure", Semiconductor Laser Conference, 2006. Conference Digest. 2006 IEEE 20th International, 2006, page(s):27-28 B. Mason, et al., "Widely tunable sampled grating DBR laser with integratedelectroabsorption modulator", Photonics Technology Letters, IEEE, Volume 11, Issue 6, June 1999, page(s):638-640 M. C. Amann, et al., "Continuously tunable laser diodes: longitudinal versus transversetuning scheme", Selected Areas in Communications, IEEE Journal on, Volume 8, Issue 6, Aug. 1990, p age(s):1169-1177 H. Arimoto, et al., "Wavelength-Tunable Short-Cavity DBR Laser Array With Active Distributed Bragg Reflector", Lightwave Technology, Journal of, Volume 24, Issue 11, Nov. 2006, page(s):4366-4371 N. Fujiwara, et al., "Inherently mode-hop-free distributed Bragg reflector (DBR) laser array", Selected Topics in Quantum Electronics, IEEE Journal of, Volume 9, Issue 5, Sept.-Oct. 2003, page(s):1132-1137

ところで、通常、半導体素子を含む電気回路を高速で駆動する際には、電源と負荷のインピーダンスの整合を取る必要がある。
このため、例えば直接変調半導体レーザの出力を高速変調する場合には、半導体レーザのｐｎ接合（ダイオード）に閾値電流よりも少し大きい直流電流を予め順バイアスしておき、そこに高速の変調信号（高周波変調信号）を重畳する方法が取られる。

つまり、レーザ駆動回路を例えば図１７に示すような回路構成とし、半導体レーザのｐｎ接合（ダイオード）に閾値電流よりも少し大きい直流電流を予め順バイアスしておくことで、ダイオードのように非線形なインピーダンス特性を有する半導体レーザでも一定のインピーダンスを持つ素子として駆動することが可能となり、半導体レーザのｐｎ接合（ダイオード）に直列に適切な負荷（マッチング抵抗）を接続することで、高周波変調信号に対して容易にインピーダンス整合を取ることができ、半導体レーザのｐｎ接合（ダイオード）を含むレーザ駆動回路を高速で駆動できることになる。

また、例えば半導体光変調器を高速で駆動する場合には、変調器駆動回路を例えば図１８に示すような回路構成とすることで、半導体光変調器のｐｎ接合（ダイオード）に高速の信号電圧（高周波変調信号）を逆向きに印加する（逆方向バイアス）。この場合、ｐｎ接合にはほとんど電流が流れない。このため、半導体光変調器のｐｎ接合（ダイオード）を含むノードは回路的には信号電圧によらずオープンに近い状態となっている。この場合、半導体光変調器のｐｎ接合（ダイオード）に対して並列に適切な負荷（マッチング抵抗）を接続することで、電源から見たインピーダンスを一定に保つことができ、高周波信号に対して容易にインピーダンス整合を取ることができ、半導体光変調器のｐｎ接合（ダイオード）を含む変調器駆動回路を高速で駆動できることになる。

しかしながら、上述のキャリア注入型波長可変レーザでは、ｐｎ接合（ダイオード）を含む波長制御領域に備えられる波長制御層に、ダイオードを介して電流を注入して、キャリア密度を変え、屈折率を変化させることによって、発振波長のスイッチングを行なうが、広い波長帯域で波長スイッチング動作を行なうには、電流注入量を大きく変化させる必要があり、この場合、ダイオードに印加される電圧が大きく変化することになる。

例えば、広い波長帯域で波長スイッチング動作を行なう際に、ダイオードのターンオン電圧以下の電圧から波長制御層がキャリア飽和状態になる電圧までの広い範囲でダイオードに印加される順方向バイアス電圧が変化すると、ダイオードのインピーダンスは、数１００ＭΩから数Ωまで変化することになる。
このため、上述のキャリア注入型波長可変レーザは、一定のインピーダンスとなる条件で、広い波長帯域で波長スイッチング動作をさせることができず、ある電圧領域ではインピーダンスの不整合によって、高周波信号が波長制御層に伝達されず、高速で波長スイッチング動作をさせることができない。

つまり、上述のキャリア注入型波長可変レーザでは、広い波長領域で波長スイッチング動作をさせる際にインピーダンス整合を取るのが難しく、キャリア注入型波長可変レーザの波長制御領域のｐｎ接合（ダイオード）を含む駆動回路を高速で駆動することができない。
なお、ここでは、キャリア注入型波長可変レーザを例に挙げて、その課題を説明しているが、例えば、動作時にダイオード（ｐｎ接合）の立ち上がり電圧を挟んで上下の電圧がダイオードに印加されるＳＯＡゲートスイッチのように、ダイオード（ｐｎ接合）を含み、動作時にダイオードのインピーダンスが所定値以上変化する半導体素子においても同様の課題がある。

そこで、ダイオード（ｐｎ接合）を含み、動作時にダイオードのインピーダンスが所定値以上変化する半導体素子の制御回路（駆動回路）において、信号電源とのインピーダンス整合が容易に得られるようにして、高速動作を実現できるようにしたい。

このため、本半導体素子の制御回路は、半導体素子を構成する半導体層に接続され、動作時にインピーダンスが変化するダイオードと、ダイオードに接続され、高周波信号を供給する信号電源と、ダイオードに並列に接続されたトランジスタとを備え、トランジスタは、信号電源から高周波信号を供給され、ダイオード及びトランジスタを含む電気回路のインピーダンスが電気回路に印加される電圧に対してほぼ一定となるようなインピーダンス特性を有し、信号電源と電気回路とのインピーダンスを整合させるためのマッチング抵抗と、トランジスタの電流電圧特性が飽和する電圧がダイオードの立ち上がり電圧に合うように、トランジスタのベースにバイアス電流を供給するベース電源と、トランジスタのエミッタに直列に接続されたエミッタ抵抗と、トランジスタのコレクタに直列に接続されたコレクタ抵抗とを備え、エミッタ抵抗及びコレクタ抵抗は、ダイオードの立ち上がり前の電気回路のインピーダンスが、ダイオードの立ち上がり後のダイオードのインピーダンスに合うように設定されていることを要件とする。

したがって、本半導体素子の制御回路によれば、ダイオード（ｐｎ接合）を含み、動作時にダイオードのインピーダンスが所定値以上変化する半導体素子の制御回路（駆動回路）において、信号電源とのインピーダンス整合が容易に得られ、高速動作を実現できるという利点がある。

以下、図面により、本実施形態にかかる半導体素子の制御回路及び半導体集積素子について、図１〜図１６を参照しながら説明する。
本実施形態にかかる半導体素子の制御回路は、例えば光通信用光源であるキャリア注入型波長可変レーザ（半導体レーザ；直接変調レーザ；光半導体素子；ここではＴＤＡ−ＤＦＢレーザ；図１３参照）の発振波長を高速でスイッチングする制御を行なう回路（駆動回路）である。

このため、本実施形態では、制御対象となる半導体素子は、図１３，図１４に示すように、波長制御層１４及びこの波長制御層１４を上下で挟み込んだｐ型半導体層１５とｎ型半導体層１３とからなるｐｎ接合（ダイオード；ｐｎ接合ダイオード；半導体ダイオード）１を含む波長制御領域１０Ｂを備えるキャリア注入型波長可変レーザ（例えばＴＤＡ−ＤＦＢレーザ）１０である。

このキャリア注入型波長可変レーザ１０は、波長制御領域１０Ｂのｐｎ接合（ダイオード）１を順バイアスし、波長制御層１４にダイオード１を介して電流を供給してキャリアを注入し、波長制御層１４のキャリア密度を変えて（即ちプラズマ効果及びバンドフィリング効果によって）屈折率（等価屈折率）を変化させることによって、発振波長のスイッチングを行なうものであるため、より具体的な制御対象は、キャリア注入型波長可変レーザ１０の波長制御領域１０Ｂに含まれる波長制御層１４である。なお、回折格子を備える半導体レーザの発振波長は、共振器内の回折格子の周期（ピッチ長）と導波路の等価屈折率によって決定される。

特に、本キャリア注入型波長可変レーザ１０では、図２に示すように、広い波長帯域で波長スイッチング動作を行なう場合、動作時にダイオードのターンオン電圧（立ち上がり電圧）以下の電圧から波長制御層１４がキャリア飽和状態になる電圧までの広い範囲で、波長制御領域１０Ｂのダイオード１に印加される順方向バイアス電圧（Diode voltage）が変化することになる。

ここで、図３は、本キャリア注入型波長可変レーザ１０の波長制御領域１０Ｂのダイオード（ｐｎ接合からなる半導体ダイオード）１のインピーダンス変化を示している。
図３に示すように、本キャリア注入型波長可変レーザ１０の波長制御領域１０Ｂのダイオード１は、バイアス電圧に対して非線形なインピーダンス特性を有するため、ダイオード１のターンオン電圧以下の電圧から波長制御層１４がキャリア飽和状態になる電圧までの広い範囲でダイオード１に印加される順方向バイアス電圧が変化すると、ダイオード１のインピーダンスは、数１００ＭΩから数Ωまで変化することになる。

このため、従来の回路構造（例えば図１７参照）では、キャリア注入型波長可変レーザを、一定のインピーダンスとなる条件で、広い波長帯域で波長スイッチング動作をさせることができず、ある電圧領域ではインピーダンスの不整合によって、高周波信号が波長制御層に伝達されず、高速で波長スイッチング動作をさせることができない。
例えば、信号電源とダイオードとの間に直列に４５Ωのマッチング抵抗を挿入して、インピーダンス５０Ωの信号電源とのインピーダンス整合を取った場合、実際にインピーダンス整合状態で駆動できるのは、ダイオードに印加される順方向バイアス電圧が１．０Ｖ程度以上の領域に制限されてしまい（例えば図３参照）、ダイオードのターンオン電圧以下の電圧から１．０Ｖ程度までの電圧領域（例えば図３参照）では高速で波長スイッチング動作をさせることができない。

そこで、本半導体素子の制御回路は、図１に示すように、キャリア注入型波長可変レーザ１０の波長制御領域１０Ｂ（図１３参照）に含まれる波長制御層（半導体層）１４（図１４参照）に接続されたダイオード（ｐｎ接合）１と、ダイオード１に接続され、ダイオード１を介して波長制御層１４（図１４参照）に高周波信号（ＲＦ信号）を供給する信号電源（高周波電源；信号電圧源；信号電流源）２と、直流（ＤＣ）バイアス電源３と、ダイオード１に並列に接続された非線形素子４と、信号電源２とダイオード１及び非線形素子４を含む電気回路（信号電源２から高周波信号を供給される電気回路）５とのインピーダンスを整合させるためのマッチング抵抗６とを備える。なお、図１中、符号１Ａは、ダイオード１のターンオン後のインピーダンスを決めるダイオード直列抵抗を示している。

ここで、非線形素子４は、電気回路５のインピーダンス（信号電源２から見たインピーダンス）が、電気回路５に印加される電圧に対してほぼ一定となるような、非線形なインピーダンス特性（ダイオード１のインピーダンス特性と異なる、非線形なインピーダンス特性）を有する。
具体的には、ダイオード１のインピーダンス特性が、図３に示すように、ダイオード１に印加される電圧（Diode voltage）に対して非線形なインピーダンス特性になっている場合、非線形素子４のインピーダンス特性が、図４に示すように、非線形素子４に印加される電圧（Tuning voltage）に対して非線形なインピーダンス特性になるようにする。

これにより、ダイオード１及び非線形素子４を含む電気回路５のインピーダンス、即ち、非線形素子４のインピーダンスとダイオード１のインピーダンスとの合成インピーダンスが、図５に示すように、広い波長帯域で波長スイッチング動作を行なう場合に信号電源２から電気回路５に供給される電圧（Ｖ_source）の範囲のほぼ全域にわたってほぼ一定となる。この場合、電気回路５の電流電圧特性（信号電源２から電気回路５に供給される電流（Total current）と電圧（Ｖ_source）との関係を示す特性）は、図６に示すようになる。

なお、本実施形態では、図７に示すように、広い波長帯域で波長スイッチング動作を行なう場合、動作時に信号電源２から電気回路５に供給される電圧（Signal voltage）は、広い範囲で変化することになる。
次に、合成インピーダンスを一定にする原理を、図８を参照しながら説明する。
ダイオード１の電流電圧特性（ダイオード１に流れる電流とダイオード１に印加される電圧との関係を示す特性）が、図８中、点線Ａで示すようになる場合、非線形素子４の電流電圧特性（非線形素子４に流れる電流と非線形素子４に印加される電圧との関係を示す特性）が、図８中、破線Ｂで示すようになるようにする。

具体的には、図８中、破線Ｂで示すように、非線形素子４の電流電圧特性が飽和する電圧がダイオード１の立ち上がり電圧（ターンオン電圧）に合うようにし、かつ、非線形素子４の電流電圧特性の線形領域（非線形素子４の線形動作領域）の傾き（インピーダンス）とダイオード１の電流電圧特性の線形領域（ダイオード１の線形動作領域）の傾き（インピーダンス）とが同程度になるように、非線形素子４の電流電圧特性を設定する。これにより、非線形素子４のインピーダンス特性が図４に示すように設定される。

この結果、ダイオード１及び非線形素子４を含む電気回路５の電流電圧特性［電気回路５に流れる電流（回路電流）と電気回路５に印加される電圧（回路電圧）との関係を示す特性；信号電源２から見た電気回路５の電流電圧特性］が、図８中、実線Ｃで示すように線形になり、一定の傾き（インピーダンス）になる。つまり、ダイオード１及び非線形素子４を含む電気回路５のインピーダンス（合成インピーダンス）は、電気回路５に印加される電圧に対して一定となる。ここでは、電気回路５のインピーダンスを、ダイオード１の電流電圧特性の線形領域のインピーダンスに合わせている。

なお、ここでは、ダイオード１及び非線形素子４を含む電気回路５の電流電圧特性が線形になるように調整して、電気回路５に印加される電圧の全域にわたって一定の傾き（インピーダンス）になるようにしているが、これに限られるものではなく、少なくとも、広い波長帯域で波長スイッチング動作を行なう場合にダイオード１に印加される電圧（順方向バイアス電圧）の範囲の全域にわたってほぼ一定の傾き（インピーダンス）になっていれば良く、インピーダンス不整合を生じない程度に所定の範囲でインピーダンスが変わっていても良い。例えば、非線形素子４の電流電圧特性の線形領域のインピーダンスが、ダイオード１の電流電圧特性の線形領域のインピーダンスよりも大きくても良いし、小さくても良い。また、例えば、非線形素子４の電流電圧特性が飽和する電圧が、ダイオード１の立ち上がり電圧よりも高くても良いし、低くても良い。

上述のように、合成インピーダンスがほぼ一定になるようにしているため（即ち、ダイオード１及び非線形素子４を含む電気回路５の電流電圧特性がほぼ一定の傾きになるようにしているため）、信号電源２とのインピーダンス整合を容易に取ることができる。例えば、信号電源２と電気回路５との間に直列にマッチング抵抗（例えば４５Ω）６を入れることで、例えばインピーダンス５０Ωの信号電源２に容易にインピーダンス整合させることができる。

特に、キャリア注入型波長可変レーザにおいて、広い波長帯域で波長スイッチング動作を行なう場合、動作時にダイオード１のターンオン電圧以下の電圧から波長制御層１４（図１４参照）がキャリア飽和状態になる電圧までの広い範囲でダイオード１に印加される順方向バイアス電圧が変化することになるが、本実施形態では、この電圧範囲の全域にわたって信号電源２から見たインピーダンスがほぼ一定になっており、マッチング抵抗６によって信号電源２とのインピーダンス整合が取れているため、広い波長帯域で波長スイッチング動作を高速で行なうことが可能となる。

ところで、本実施形態では、非線形素子４として、図９に示すように、トランジスタ４Ｘを用いている。
具体的には、図９に示すように、ｎｐｎ型トランジスタ４Ａを用いている。
本実施形態では、ｎｐｎ型トランジスタ４Ａのコレクタが、ダイオード１のｐ側（ｐ型半導体層側；第１導電型側）に接続されており、ｎｐｎ型トランジスタ４Ａのエミッタが、接地電位に接続されている。また、ｎｐｎ型トランジスタ４Ａのコレクタ及びダイオード１のｐ側（ｐ型半導体層側）が、信号電源２の＋側（正電位側）に接続され、ダイオード１のｎ側（ｎ型半導体層側；第２導電型側）及び信号電源２の−側（負電位側）が、接地電位に接続されている。なお、図９では直流バイアス電源３は図示を省略している。

ここで、トランジスタのコレクタ−エミッタ間の電流電圧特性（コレクタ−エミッタ間電圧とコレクタ電流との関係を示す特性）は、図１０に示すように、ベース電流に依存している。
このため、図９に示すように、トランジスタ４Ｘの電流電圧特性が飽和する電圧がダイオード１の立ち上がり電圧に合うように、トランジスタ４Ｘのベースにバイアス電流（ベース電流）を供給するベース電源７を備えるものとし、さらに、トランジスタ４Ｘのエミッタに直列に接続されたエミッタ抵抗８、及び、トランジスタ４Ｘのコレクタに直列に接続されたコレクタ抵抗９とを備えるものとし、エミッタ抵抗８及びコレクタ抵抗９を、ダイオード１の立ち上がり前のダイオード１及びトランジスタ４Ｘを含む電気回路５のインピーダンスがダイオード１の立ち上がり後のダイオード１のインピーダンスに合うように設定すれば良い。

この場合、ベース電源７から供給されるベース電流の設定によって、ダイオード１が立ち上がってダイオード１に電流が流れているときは、トランジスタ４Ｘに流れる電流（コレクタ電流）が飽和し、一定の電流が流れることになる。また、エミッタ抵抗８及びコレクタ抵抗９の設定によって、ダイオード１の立ち上がり前に電気回路５に流れる電流が調整されることになる。

また、本実施形態では、トランジスタ４Ｘのコレクタに直列にコレクタ抵抗９が接続されており、このコレクタ抵抗９によって、ダイオード１とトランジスタ４Ｘとの電気的な接続が調整できるようになっている。
このように、本実施形態では、ベース電源７から供給されるベース電流、エミッタ抵抗８、及び、コレクタ抵抗９の設定によって、ダイオード１及びトランジスタ４Ｘを含む電気回路５のインピーダンス（合成インピーダンス；信号電源２から見たインピーダンス）が、電気回路５に印加される電圧に対してほぼ一定になるようにしている。

なお、本実施形態では、トランジスタ４Ｘとして、ｎｐｎ型トランジスタ４Ａを用いているが、これに限られるものではなく、図１１に示すように、ｐｎｐ型トランジスタ４Ｂを用いることもできる。この場合、ｐｎｐ型トランジスタ４Ｂのエミッタが、ダイオード１のｐ側（ｐ型半導体層側）に接続され、ｐｎｐ型トランジスタ４Ｂのコレクタが、接地電位に接続されるようにすれば良い。また、ｐｎｐ型トランジスタ４Ｂのエミッタ及びダイオード１のｐ側（ｐ型半導体層側）が、信号電源２の＋側（正電位側）に接続され、ダイオード１のｎ側（ｎ型半導体層側）及び信号電源２の−側（負電位側）が、接地電位に接続されるようにすれば良い。なお、この場合、ｐｎｐ型トランジスタ４Ｂのベースには負電流を供給する。なお、図１１では直流バイアス電源３は図示を省略している。

また、本実施形態では、非線形素子４としてトランジスタ４Ｘを用いているが、これに限られるものではなく、例えば図１２に示すように、非線形素子４として半導体抵抗４Ｙを用いることもできる。
ところで、本実施形態では、図１３に示すように、制御対象の半導体素子であるキャリア注入型波長可変レーザ１０と、非線形素子４として用いるトランジスタ４Ｘとを同一基板（半導体基板）１１上に集積して、半導体集積素子１２を構成している。なお、キャリア注入型波長可変レーザ１０とトランジスタ４Ｘとは電気的に十分分離されている。

ここで、キャリア注入型波長可変レーザ１０は、図１３に示すように、利得を発生しうる活性層を含む利得領域（半導体レーザ領域）１０Ａと、発振波長を制御しうる波長制御領域１０Ｂとを光軸方向に交互に有するＴＤＡ−ＤＦＢレーザである。なお、図示しないが、光導波路の全長にわたって光導波路に沿って回折格子が設けられている。
そして、波長制御領域１０Ｂは、図１４に示すように、ｎ型半導体基板（ここではｎ型ＩｎＰ基板）１１上に、ｎ型半導体層（第１導電型半導体層；クラッド層；ここではｎ型ＩｎＰ層）１３、電流注入によって屈折率が変化して発振波長を制御しうる波長制御層（制御対象；コア層；ここではアンドープＩｎＧａＡｓＰ層）１４、ｐ型半導体層（第２導電型半導体層；クラッド層；ここではｐ型ＩｎＰ層）１５を積層した導波路構造になっており、特定の光を導波する光導波路の一部を構成している。また、ｎ型半導体層１３とｐ型半導体層１５とが、波長制御層（機能層）１４を間に挟んで接合されており、ｐｎ接合（上記ダイオード１）を構成している。つまり、波長制御領域１０Ｂは、上記ダイオード１を含むものとして構成されている。本実施形態では、波長制御層１４は不純物が添加されていない半導体層からなり、この波長制御層１４がｎ型半導体層１３とｐ型半導体層１５との間に挟み込まれた構造になっているため、波長制御領域１０Ｂは、上記ダイオード１として、ｐｉｎ接合ダイオード（制御対象ダイオード）を含むものとして構成されている。なお、図１４中、符号１６はｐ側電極を示しており、符号１７は埋込層を示している。

具体的には、本半導体集積素子１２は、図１４に示すように、ｎ型ＩｎＰ基板１１上に、ＩｎＧａＡｓＰ系のＴＤＡ−ＤＦＢレーザ１０を形成するとともに、ＩｎＰ系のｎｐｎ型トランジスタ４Ａを形成することによって構成されている。
ここで、ＩｎＧａＡｓＰ系のＴＤＡ−ＤＦＢレーザ１０は、図１３に示すように、ＩｎＧａＡｓＰ系活性層を含む利得領域１０Ａ及びＩｎＧａＡｓＰ系波長制御層を含む波長制御領域１０Ｂを備え、これらは一般的な作製方法によって形成することができる。

ｎｐｎ型トランジスタ４Ａは、以下のようにして形成される。
つまり、まず、ｎ型ＩｎＰ基板１１上にｎ型ＩｎＰ（１×１０¹⁷ｃｍ^-3）からなるエミッタ層（第１導電型半導体層）２０を例えば５００ｎｍ積層し、このｎ型ＩｎＰエミッタ層２０上にｐ型ＩｎＰ（１×１０¹⁹ｃｍ^-3）からなるベース層（第２導電型半導体層）２１を例えば５０ｎｍ積層し、ｐ型ＩｎＰベース層２１上にｎ型ＩｎＰ（１×１０¹⁷ｃｍ^-3）からなるコレクタ層（第１導電型半導体層）２２を例えば１００ｎｍ積層する（例えば図１４参照）。なお、結晶成長は、例えばＭＯＣＶＤ法、ＭＢＥ法等を用いれば良い。

次に、適宜、例えばフォトリソグラフィ等によってパターニングを行なった後、例えばドライエッチング等によって、図１３，図１４に示すように成形する。
そして、図１３，図１４に示すように、ｎ型ＩｎＰコレクタ層２２上にコレクタ電極２３、ｐ型ＩｎＰベース層２１上にベース電極２４、ｎ型ＩｎＰエミッタ層２０上にエミッタ電極２５を、例えばイオンビーム蒸着等によって形成する。このようにして、ＩｎＰ系のｎｐｎ型トランジスタ４Ａが形成される。

その後、ＴＤＡ−ＤＦＢレーザ１０のｐ側電極１６［このｐ側電極１６は、ＴＤＡ−ＤＦＢレーザ１０の波長制御領域１０Ｂ（波長制御層１４を含む）に接続された電極（波長制御電極）であり、利得領域１０Ａに設けられる電極（利得電極）とは別に設けられている］と、ｎｐｎ型トランジスタ４Ａのコレクタ電極２３とを、例えばワイヤボンディング等によって電気的に接続する。

なお、ここでは、キャリア注入型波長可変レーザ１０として、ＴＤＡ−ＤＦＢレーザを例に挙げて説明しているが、これに限られるものではなく、例えば、ＳＧ／ＳＳＧ−ＤＢＲレーザ、短共振器（Short cavity）ＤＢＲレーザ、ＴＤＡ−ＤＦＢレーザ、ＴＴＧ−ＤＦＢレーザ等の他の構造のキャリア注入型波長可変レーザに本発明を適用することもできる。この場合、他の構造の波長可変レーザ１０Ｘは、例えば図１６に示すように、利得を発生しうる活性層を含む利得領域（半導体レーザ領域）１０ＸＡと、発振波長を制御しうる波長制御領域１０ＸＢとを有し、この波長可変レーザ１０Ｘと、トランジスタ４Ｘ（非線形素子４）とが、同一基板１１上に集積されて半導体集積素子１２Ｘが構成される。そして、波長制御領域１０ＸＢは、上述の実施形態（図１４参照）のものと同様に、第１導電型半導体層、電流注入によって屈折率が変化して発振波長を制御しうる波長制御層、第２導電型半導体層を積層してなり、ダイオードを含むものとして構成される。

また、ここでは、ＩｎＧａＡｓＰ／ＩｎＰ系半導体集積素子１２を例に挙げて説明しているが、材料系はこれに限定されるものではなく、例えばＧａＡｓ系の半導体材料を用いて構成することもできる。
また、ここでは、ｎｐｎ型トランジスタ４Ａを形成する場合を例に挙げて説明しているが、これに限られるものではなく、例えばｐｎｐ型トランジスタ４Ｂを形成する場合には、基板上にｐ型ＩｎＰ（１×１０¹⁷ｃｍ^-3）コレクタ層を例えば５００ｎｍ積層し、その上にｎ型ＩｎＰ（１×１０¹⁹ｃｍ^-3）ベース層を例えば５０ｎｍ積層し、さらにその上にｐ型ＩｎＰ（１×１０¹⁷ｃｍ^-3）エミッタ層を例えば１００ｎｍ積層すれば良い。

また、トランジスタ４Ｘの形成方法は、これに限定されるものではなく、例えばイオン注入や熱拡散等を用いて形成しても良い。
したがって、本実施形態にかかる半導体素子の制御回路及び半導体集積素子によれば、ダイオード（ｐｎ接合）１を含み、動作時にダイオード１のインピーダンスが所定値以上変化する半導体素子１０の制御回路（駆動回路）において、信号電源２とのインピーダンス整合が容易に得られ、高速動作を実現できるという利点がある。

特に、上述のキャリア注入型波長可変レーザ１０の波長制御領域１０Ｂを制御する場合のように、制御対象が、広いバイアスレンジを持ち、インピーダンスの変化が大きい場合であっても、インピーダンス整合が容易に得られ、高速な変調動作を実現できるという利点がある。
ここで、図１５中、実線Ａは上述のような本実施形態の回路構成（図９参照）においてダイオード１に印加される電圧の時間応答波形を示しており、破線Ｂはダイオードに高周波電源を直接接続した従来の回路構成（例えば図１７参照）の場合の時間応答波形を示している。

図１５中、破線Ｂで示すように、従来の回路構成では、インピーダンス不整合になっているため、ダイオードに印加される電圧は信号波形に対して追従できていない。
これに対し、図１５中、実線Ａで示すように、上述の本実施形態の回路構成（図９参照）では、インピーダンス整合が取れているため、所望の時間（ここでは６０ｎｓｅｃ程度）で所望の電圧（動作時の最大印加電圧；ここでは２Ｖ程度）をダイオード１に印加できており、ダイオード１に印加される電圧は信号波形に対して追従できている。このため、本回路構成によれば、高速で波長スイッチング動作を行なえることになる。

なお、上述の実施形態では、波長可変レーザ１０の波長スイッチング動作時に、ダイオード１のターンオン電圧（立ち上がり電圧）以下の電圧から波長制御層１４がキャリア飽和状態になる電圧までの広い範囲で、ダイオード１への順方向バイアス電圧を変化させるようにして、ダイオード１のターンオン後のダイオード１に流れる電流が変化する領域の全てを波長スイッチング動作に用いるようにしているが、これに限られるものではなく、例えば、所望の波長可変幅に応じて、波長可変レーザの波長スイッチング動作時に、ダイオードのターンオン電圧以下の電圧から波長制御層がキャリア飽和状態になる電圧までの範囲の一部の範囲で（例えばダイオードのターンオン電圧よりも所定値だけ高い電圧から波長制御層がキャリア飽和状態になる電圧までの範囲で）、ダイオードへの順方向バイアス電圧を変化させるようにして、ダイオードのターンオン後のダイオードに流れる電流が変化する領域の一部（例えばダイオード１がターンオンした後、ダイオード１の電流電圧特性が線形になるまでの領域の一部、及び、ダイオード１の電流電圧特性の線形領域の全部又は一部）を波長スイッチング動作に用いるようにしても良い。

また、上述の実施形態では、動作時にダイオード１のターンオン電圧（立ち上がり電圧）以下の電圧から波長制御層１４がキャリア飽和状態になる電圧までの広い範囲でダイオードへの順方向バイアス電圧を変化させる波長可変レーザ１０を例に挙げて説明しているが、これに限られるものではなく、例えば、動作時にダイオードの立ち上がり電圧を挟んで上下の電圧がダイオードに印加されるＳＯＡゲートスイッチのように、ダイオードを含み、動作時にダイオード（ｐｎ接合）のインピーダンスが所定値以上変化する（信号電源のインピーダンスと不整合になる程度に大きく変化する）半導体素子を制御するのに本発明を適用することができる。

また、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。

本発明の一実施形態にかかる半導体素子の制御回路の構成を示す図である。本発明の一実施形態にかかる半導体素子（キャリア注入型波長可変レーザ）の波長制御領域に備えられるダイオードに印加される電圧（Diode voltage）と波長シフトとの関係を示す図である。本発明の一実施形態にかかる半導体素子（キャリア注入型波長可変レーザ）の波長制御領域に備えられるダイオードのインピーダンス特性を示す図である。本発明の一実施形態にかかる半導体素子の制御回路に備えられる非線形素子のインピーダンス特性を示す図である。本発明の一実施形態にかかる半導体素子の制御回路における信号電源から見たインピーダンス特性を示す図である。本発明の一実施形態にかかる半導体素子の制御回路における信号電源から見た電流電圧特性を示す図である。本発明の一実施形態にかかる半導体素子の制御回路における信号電源電圧（Signal voltage）と波長シフトとの関係を示す図である。本発明の一実施形態にかかる半導体素子の制御回路において信号電源から見たインピーダンスを一定にするための原理を説明するための図である。本発明の一実施形態にかかる半導体素子の制御回路の具体的な構成例を示す図である。本発明の一実施形態にかかる半導体素子の制御回路の具体的な構成例における信号電源から見たインピーダンスの調整方法を説明するための図であって、トランジスタのコレクタ−エミッタ間電圧、コレクタ電流、ベース電流との関係を示す図である。本発明の一実施形態にかかる半導体素子の制御回路の他の具体的な構成例を示す図である。本発明の一実施形態にかかる半導体素子の制御回路の他の構成例を示す図である。本発明の一実施形態にかかる半導体集積素子の構成を示す模式的平面図である。本発明の一実施形態にかかる半導体集積素子の構成を示す模式的断面図である。本発明の一実施形態にかかる半導体素子の制御回路の具体的な構成例におけるダイオード電圧の時間応答波形、及び、従来の回路構造の場合のダイオード電圧の時間応答波形を示す図である。本発明の一実施形態にかかる半導体集積素子の他の構成例を示す模式的平面図である。従来の直接変調レーザの駆動回路の構成を示す図である。従来の半導体光変調器の駆動回路の構成を示す図である。

符号の説明

１ダイオード（ｐｎ接合）
２信号電源
３直流バイアス電源
４非線形素子
４Ｘトランジスタ
４Ａｎｐｎ型トランジスタ
４Ｂｐｎｐ型トランジスタ
５電気回路
６マッチング抵抗
７ベース電源
８エミッタ抵抗
９コレクタ抵抗
１０キャリア注入型波長可変レーザ（ＴＤＡ−ＤＦＢレーザ）
１０Ａ利得領域（半導体レーザ領域）
１０Ｂ波長制御領域
１０Ｘ波長可変レーザ
１０ＸＡ利得領域（半導体レーザ領域）
１０ＸＢ波長制御領域
１１基板（ｎ型半導体基板；ｎ型ＩｎＰ基板）
１２，１２Ｘ半導体集積素子
１３ｎ型半導体層（第１導電型半導体層；ｎ型ＩｎＰ層）
１４波長制御層（アンドープＩｎＧａＡｓＰ層）
１５ｐ型半導体層（第２導電型半導体層；ｐ型ＩｎＰ層）
１６ｐ側電極
１７埋込層
２０ｎ型ＩｎＰエミッタ層（第１導電型半導体層）
２１ｐ型ＩｎＰベース層（第２導電型半導体層）
２２ｎ型ＩｎＰコレクタ層（第１導電型半導体層）
２３コレクタ電極
２４ベース電極
２５エミッタ電極

Claims

半導体素子を構成する半導体層に接続され、動作時にインピーダンスが変化するダイオードと、
前記ダイオードに接続され、高周波信号を供給する信号電源と、
前記ダイオードに並列に接続されたトランジスタとを備え、
前記トランジスタは、前記信号電源から高周波信号を供給され、前記ダイオード及び前記トランジスタを含む電気回路のインピーダンスが前記電気回路に印加される電圧に対してほぼ一定となるようなインピーダンス特性を有し、
前記信号電源と前記電気回路とのインピーダンスを整合させるためのマッチング抵抗と、
前記トランジスタの電流電圧特性が飽和する電圧が前記ダイオードの立ち上がり電圧に合うように、前記トランジスタのベースにバイアス電流を供給するベース電源と、
前記トランジスタのエミッタに直列に接続されたエミッタ抵抗と、
前記トランジスタのコレクタに直列に接続されたコレクタ抵抗とを備え、
前記エミッタ抵抗及び前記コレクタ抵抗は、前記ダイオードの立ち上がり前の前記電気回路のインピーダンスが、前記ダイオードの立ち上がり後の前記ダイオードのインピーダンスに合うように設定されていることを特徴とする半導体素子の制御回路。
前記半導体素子は、波長可変レーザ又はＳＯＡゲートスイッチであることを特徴とする、請求項１に記載の半導体素子の制御回路。
前記半導体素子と前記トランジスタとが同一基板上に集積されていることを特徴とする、請求項１又は２に記載の半導体素子の制御回路。
前記半導体素子が、利得を発生しうる利得領域と、第１導電型半導体層、電流注入によって屈折率が変化して発振波長を制御しうる波長制御層、第２導電型半導体層を積層してなる波長制御領域とを備える波長可変レーザであり、
前記波長制御領域が、前記ダイオードを含むことを特徴とする、請求項１又は３に記載の半導体素子の制御回路。