JP5134908B2

JP5134908B2 - 入力信号を伝達するためのｂｏｔレベルシフタを有する駆動回路及びそれに付属の方法

Info

Publication number: JP5134908B2
Application number: JP2007268973A
Authority: JP
Inventors: ヘルツァーラインハルト; ロスベルクマティアス; フォークラーバスティアン
Original assignee: Semikron Elektronik GmbH and Co KG
Current assignee: Semikron Elektronik GmbH and Co KG
Priority date: 2006-10-28
Filing date: 2007-10-16
Publication date: 2013-01-30
Anticipated expiration: 2027-10-16
Also published as: CN101170274A; JP2008113430A; US20080136488A1; EP1926198B1; KR101441685B1; BRPI0705797A; KR20080038018A; US7626441B2; EP1926198A2; DE102006050913A1; DE102006050913B4; EP1926198A3; CN101170274B

Description

本発明は、駆動ロジックからドライバへと入力信号を伝達するためのレベルシフタを有する駆動回路、及びそれに付属の方法に関する。

この種の駆動回路は、パワーエレクトロニクスシステムにおいて、単独スイッチとして又はブリッジ回路内に配置されているパワー半導体スイッチを駆動するために必要とされる。この種のブリッジ回路は、単相ブリッジ回路、又は二相ブリッジ回路、又は三相ブリッジ回路として知られていて、この際、単相の所謂ハーブブリッジは多数のパワーエレクトロニクス回路の基本構成要素を意味する。ハーフブリッジ回路内では、２個のパワースイッチ、即ち第１の所謂ＴＯＰスイッチと第２の所謂ＢＯＴスイッチが直列回路として配置されている。

この種のハーフブリッジは、通常、直流中間回路に対する接続部を有する。ハーフブリッジの出力部、典型的には交流電圧端子は、多くの場合、負荷と接続されている。駆動回路は、通常、複数の部分回路或いは機能ブロックから構成されている。制御信号は、第１部分回路内、即ち駆動ロジック内で処理され、他のコンポーネントを介してドライバ回路に供給され、最終的には各々のパワースイッチの制御入力部に供給される。

比較的高い中間回路電圧、例えば１００Ｖよりも大きな中間回路電圧では、多くの場合、駆動ロジックが電位的にドライバ回路から分離され、その理由は、付属のパワースイッチが様々な電位上にあり、それにより電圧的な絶縁が不可避なためである。この分離は少なくともＴＯＰスイッチのために適用されるが、出力が比較的高い場合には、スイッチング時に起り得るグラウンド電位のスリップ(Verriss)に基づき、ＢＯＴスイッチのためにも実施される。この種の分離は、例えば、パルス伝達器により、又はオプトカプラ或いは光導波路（直流電気の分離）又はＨＶＩＣ（ハイ・ボルテージ・インテグレーテッド・サーキット）内の集積回路技術を使って実現され得る。最後のバリエーションは、小さな寸法、低価格、長い寿命などのような様々な長所に基づき、使用の頻度が増している。同時にＨＶＩＣは、中間回路電圧よりも大きい又はそれと同じ破壊電圧を有する高電圧素子を集積するという可能性を提供し、この可能性は、信号レベル変換のためのスイッチング回路、即ち所謂レベルシフタ内で使用され得る。通常、それらの高電圧素子用には横型高電圧ＭＯＳＦＥＴが使用される。

上記のレベルシフタは駆動回路の一部であり、好ましくは集積回路装置として実施されている。レベルシフタは、定義された基準電位を有する回路部分から、時間的により高い又はより低い基準電位を有する回路部分へと又はその逆において信号を伝達するために用いられる。そのような装置はパワー半導体を集積式で電離分離式で駆動するために必要である。

ＨＶＩＣではレベルシフタの形成のために２つの基本的な絶縁技術が知られている。一方はＳＯＩ（シリコン・オン・インシュレータ）技術であり、他方はｐｎ絶縁技術（ジャンクション・アイソレーション）である。ＳＯＩ技術は素子又は素子グループの誘電絶縁を提供するが、現在では８００Ｖまでの耐電圧だけが可能である。ＳＯＩ基板ウェーハは標準基板よりも明らかに高価であるが、そのコストは、誘電絶縁から得られる一連の技術的長所並びに多大なプロセス容易化により相殺される。ｐｎ絶縁技術では遮断電圧が遮断極性化されたｐｎ接合により受容される。この技術は、目下、１２００Ｖまで使用可能である。しかしその製造には極めて手間がかかり、従ってコストのかかるものである。更に、例えば１２５℃よりも高い動作温度のような温度が比較的高い時、並びに迅速でダイナミックな過程におけるグラウンド電位のスリップ時には漏れ電流やラッチアップ効果を有する技術的な問題が存在する。

集積駆動回路では従来技術により今までは駆動ロジックからＴＯＰドライバへの駆動信号のレベルシフタ伝達だけが知られている。このことは、ＴＯＰドライバがＢＯＴドライバと異なり相ごとに増加された基準電位上に位置するため、必要である。従来技術によると駆動側からＴＯＰドライバへの信号伝達はパルシング式の（ダイナミックな）差動的な伝達を用いて行われ、つまり伝達すべき信号から駆動側でスイッチオンパルス及びスイッチオフパルスが生成され、これらのパルスが各々のレベルシフタを介してＴＯＰドライバへと伝達される。このことは伝達確実性を向上させ、回路の出力需要を低下させる。様々な集積レベルシフタトポロジーが知られている。最も簡単なトポロジー（接続形態）は、互いに直列に接続されている、適切な遮断性能を有するＨＶトランジスタと、抵抗とから成っている。ＨＶトランジスタのゲートへと信号が与えられるとＨＶトランジスタがスイッチオンする。それにより生成されたレベルシフタを通じる横電流(Querstrom)は抵抗上の電圧降下をもたらし、この電圧降下は信号として評価回路により検知され得る。

特許文献１では拡張されたレベルシフタトポロジーが開示されていて、このトポロジーでは、駆動信号がステップごとに、同種にカスケード接続されたｎ個の周知のレベルシフタを用い、ｎ−１個の中間電位を介して伝達される。従って、全レベルシフタにおいて必要な遮断性能のｎ番目の部分だけを有するトランジスタが使用される。必要な遮断性能を有するトランジスタが使用可能である場合、レベルシフタの遮断性能がｎ倍分増加され得る。

前公開されていない特許文献２は、直列に接続されたｎ個のＨＶトランジスタから成る直列回路として実施されているレベルシフタを開示している。このトポロジーは、特許文献１のものに比べ、一方では出力消費が軽減され、他方では回路手間が軽減されているという長所を有する。このことは、より少ないスペース要求、従ってより少ないコストを結果として伴う。

全ての周知のトポロジーは、レベルシフタの相補的な構造において、高い基準電位を有する回路部分から低い基準電位を有する回路部分への信号伝達も可能であるということで共通している。この特性がＴＯＰドライバから駆動ロジックへの信号逆伝達のために利用され得る。

従来技術によると集積駆動回路では駆動ロジック（一次側）とＢＯＴドライバ（２次側）が同じ基準電位又は数ボルトだけ互いに異なる基準電位上に置かれ、その結果、レベルシフタを介した信号伝達は必要不可欠ではない。この際、１次側或いは２次側の基準電位用の端子は、多くの場合、外部で短絡される。しかし、モジュール内部及びシステム内部のインダクタンス、例えば配線インダクタンスにより、パワー素子のスイッチング中にはプラス又はマイナスの方向におけるＢＯＴドライバの基準電位の強力なスリップが発生することになる。このことは、例えば５０Ａよりも大きな大電流が接続される中間出力及び高出力のシステム内で特に強く発生する。この際、電位差は、使用されているトランジスタのゲート酸化物の例えば２０Ｖよりも大きい遮断電圧を越えている。ジャンクション・アイソレーション・テクノロジーは、マイナスの方向における基準電位の対応的なスリップにより、寄生のサイリスタ構造体のトリガ、所謂ラッチアップが起り得るという短所を有する。このことは、機能損失、及び場合により該当する素子の破壊を導く。この制限は、素子の誘電絶縁に起因し、ＳＯＩ技術では得られない。

ドイツ特許出願公開第１０１５２９３０号明細書ドイツ特許出願第１０２００６０３７３３６号明細書

本発明の基礎を成す課題は、使用されているトランジスタのゲート酸化物の耐電圧以上に基準電位差が位置する回路部分間の信号伝達が可能である、好ましくは少なくとも部分的にモノリシック集積された回路の形式の駆動回路を紹介することである。

前記の課題は、本発明に従い、請求項１並びに請求項５の構成要件の措置により解決される。有利な構成形態は下位請求項に記載されている。

本発明の思想は、第１基準電位を有する第１回路部分から第２電位を有する第２回路部分へと信号を好ましくは単方向伝達するためのレベルシフタを有する駆動回路から出発する。本発明に従い、この駆動回路は、入力信号を電位分離式で伝達するためのＢＯＴレベルシフタにより構成される。このＢＯＴレベルシフタ自体は、互いに依存しないで作動する２つの伝達ブランチ（伝達分岐部）、即ちＵＰレベルシフタブランチ及びＤＯＷＮレベルシフタブランチ、並びにそれらに後接続された信号評価回路から成る装置として形成されている。

ＵＰレベルシフタブランチは、二次側の基準電位が一次側の基準電位と同じ又はそれよりも大きい場合、印加する入力信号を一次側から二次側へと伝達する。ＤＯＷＮレベルシフタブランチは、二次側の基準電位が一次側の基準電位と同じ又はそれよりも小さい場合、印加する入力信号を一次側から二次側へと伝達する。従って一次側の基準電位に対して二次側の基準電位がより高い場合にもより低い場合にも少なくとも１つの有効な信号が伝達される。信号評価回路は、ＵＰレベルシフタブランチ或いはＤＯＷＮレベルシフタブランチの各々の出力部の信号を検知し、伝達する信号を二次側において再構成する。

本発明に従うレベルシフタにおける信号伝達は、好ましくは静的（スタティック）に行われる、即ち伝達すべき信号は連続的に一次側から二次側へと伝達され、また他方では、横電流を伴わずに静的な状態で行われる、即ち状態変化中にだけ短期に横電流がレベルシフタブランチを通じて流れる。この伝達は、従来技術によるパルシング式の伝達に対して長所を意味し、その理由は、伝達パルスの手間のかかる生成が不必要となり、横電流が流れる時間間隔が減少され得るためである。従って一方では出力消費が他方では回路手間が従来技術に対して減少され得る。このことは、より少ないスペース要求、従ってより少ないコスト要求を結果として伴う。更に信号の連続的な伝達により、より高い耐妨害性（雑音排除性）が提供されていて、その理由は、二次側におけるパルスエッジ記憶器（フリップフロップ）が排除され得るためである。

更に本駆動回路は、従来技術に比べ、一次側と二次側或いは二次側のＢＯＴパワースイッチとの間に比較的大きな電位差を有する比較的高い出力のシステム内でも使用可能である。

ＢＯＴレベルシフタを有する駆動回路内で駆動ロジックからＢＯＴドライバへと入力信号を伝達するための本発明に従う方法は、ＵＰレベルシフタブランチ又はＤＯＷＮレベルシフタブランチ又はこれらの両方のレベルシフタブランチが信号を信号評価回路の各々付設の入力部へと与える場合に、この信号評価回路が出力信号をＢＯＴドライバへと受け渡すことにより特徴付けられている。

次に図１〜図４に基づき本発明の解決策を更に詳細に説明する。

図１は、ハーフブリッジ回路（６０）を有する従来技術によるモノリシック集積駆動回路（１０）を示している。そのハーフブリッジ回路（６０）は、従来技術に従い、ＢＯＴパワースイッチ（６４）とＴＯＰパワースイッチ（６２）を有し、これらは、各々、逆並列接続されたダイオードを有するＩＧＢＴとして形成されている。ＢＯＴパワースイッチ（６４）は二次側の基準電位（gnd_sek）上に位置し、この基準電位は、小さな配線インダクタンスを有する適用（アプリケーション）時には一時側の基準電位（gnd_pri）にほぼ同じである。一時側の基準電位（gnd_pri）は駆動回路（１０）の基準電位である。

駆動回路自体は、駆動ロジック（２０）と、後接続されたＴＯＰドライバ（４０）を有するＴＯＰレベルシフタ（３０）と、ＢＯＴドライバ（５０）とを有する。ＢＯＴドライバ（５０）は、この際、駆動ロジック（２０）の基準電位上に位置している。

図２は、ＢＯＴレベルシフタ（７０）を有する本発明に従うモノリシック集積駆動回路を示している。ＢＯＴレベルシフタ（７０）は、図１に従う従来技術のものを本発明に従って更に構成したものである。ＢＯＴパワースイッチ（６４、図１）は二次側の基準電位（gnd_sek）上に位置し、この基準電位は、大きな配線インダクタンスを有する適用（アプリケーション）時には相ごとに一時側の基準電位（gnd_pri）に対して異なっている。ＢＯＴレベルシフタ（７０）は、この際、ＵＰレベルシフタブランチ（７２）と、ＤＯＷＮレベルシフタブランチ（７４）と、これらに後接続されている信号評価回路（７６）とから構成され、信号評価回路（７６）は二次側の基準電位（gnd_sek）上にも位置している。信号評価回路（７６）の出力部はＢＯＴドライバ（５２）の入力部に位置している。

図３は、本発明に従う駆動回路のＢＯＴレベルシフタ（７０）を詳細図として示している。それに対し図４は、本発明に従う方法のシミュレーション結果を示している。

ＢＯＴレベルシフタ（７０）は、この際、２つの対称部分、即ちＵＰレベルシフタブランチ（７２）とＤＯＷＮレベルシフタブランチ（７４）を有する。これらのレベルシフタブランチは構造と機能方式に関して基本的に同じであるが、各々相補的なトランジスタが使用される、即ちＵＰレベルシフタブランチ内のｎチャネルトランジスタはＤＯＷＮレベルシフタブランチ内ではｐチャネルトランジスタにより実施される、そして逆もまたそのとおりである。ＵＰレベルシフタブランチ（７２）内で供給電圧が加わる端子は、ＤＯＷＮレベルシフタブランチ（７４）内では対応する基準電位が加えられ、そして逆もまたそのとおりである。ＵＰレベルシフタブランチとＤＯＷＮレベルシフタブランチの構造を次に説明する。

ＵＰレベルシフタブランチは、スイッチングトランジスタＭ１或いはＭ２と、各々ｎチャネルタイプのトランジスタＭ３或いはＭ４と、ダイオードＤ１或いはＤ２と、各々ｐチャネルタイプの他のトランジスタＭ５或いはＭ６及びＭ７或いはＭ８とを有する同一の２つの部分ブランチから構成されている。各々の部分ブランチのこれらの素子は直列に接続されている。スイッチングトランジスタＭ１及びＭ２のソース端子は一時側の基準電位（gnd_pri）に接続されている。Ｍ３及びＭ４のゲート端子は一時側の供給電圧端子（vdd_pri）に接続されている。Ｍ７及びＭ８のソース端子は二時側の供給電圧端子（vdd_sek）に接続されていて、Ｍ５及びＭ６のゲート端子は二時側の基準電位（gnd_sek）に接続されている。Ｍ７及びＭ８のゲート端子はＭ８或いはＭ７のドレインに接続されている、即ち並列のブランチのトランジスタのドレインにである（交差式の結合）。Ｍ７のドレインはＵＰレベルシフタブランチ（７２）の出力部（ＯＵＴｐ）を形成し、信号評価回路（７６）の第１入力部に接続されている。

それに対応し、ＤＯＷＮレベルシフタブランチ（７４）の各部分ブランチは、スイッチングトランジスタＭ１１或いはＭ１２と、各々ｐチャネルタイプのトランジスタＭ１３或いはＭ１４と、ダイオードＤ１１或いはＤ１２と、各々ｎチャネルタイプの他のトランジスタＭ１５或いはＭ１６及びＭ１７或いはＭ１８とから構成されている。各々の部分ブランチのこれらの素子も直列に接続されている。スイッチングトランジスタＭ１１及びＭ１２のソース端子は一時側の供給電圧端子（vdd_pri）に接続されている。Ｍ１３及びＭ１４のゲート端子は一時側の基準電位（gnd_pri）に接続されている。Ｍ１７及びＭ１８のソース端子は二時側の基準電位（gnd_sek）に接続されていて、Ｍ１５及びＭ１６のゲート端子は二時側の供給電圧端子（vdd_sek）に接続されている。Ｍ１７及びＭ１８のゲート端子はＭ１８或いはＭ１７のドレインに接続されている、即ち並列のブランチのトランジスタのドレインにである（交差式の結合）。Ｍ１７のドレインはＤＯＷＮレベルシフタブランチ（７４）の出力部（ＯＵＴｎ）を形成し、信号評価回路（７６）の第２入力部に接続されている。

次に、二次側の基準電位（gnd_sek）が一時側の基準電位（gnd_pri）とほぼ同じ又はそれよりも大きい場合に関し、ＵＰレベルシフタブランチ（７２）の機能方式について説明する。この説明は、逆の極性をもってＤＯＷＮレベルシフタブランチ（７４）にも同様に当てはまる。スイッチングトランジスタＭ１のゲートには、駆動ロジックにより処理された制御信号（ＩＮ）、例えば矩形のパルスが提供される。スイッチングトランジスタＭ２のゲートにはそれに対して反転された信号が提供され、この信号は反転器（ＩＮＶ）により生成される。これらの制御信号はトランジスタＭ１及びＭ２の各々の排他的スイッチオンをもたらす。Ｍ１のスイッチオン時には同様にトランジスタＭ３が開かれる（カスコード原理）。

ダイオードＤ１は導通方向で極性を与えられている。トランジスタＭ７のドレイン電位はこの時点において二次側の供給電圧（vdd_sek）の近くに位置し、その理由は、Ｍ７のゲート・ソース・電圧がその閾値電圧よりもマイナスであり（値的（絶対値的）に大きく）且つこのトランジスタがそれにより導通状態（オン）にあるためである。このことは、この時点において、Ｍ２、Ｍ４、Ｍ６、Ｍ８、Ｄ２の第２部分ブランチ内でトランジスタＭ２、Ｍ４、Ｍ６が導通状態（オン）であり、トランジスタＭ８が非導通状態（オフ）であるという事実に基づいている。それにより交点ｐ１（Ｍ７のゲート電位）は二次側の基準電位（gnd_sek）の近くに位置する。それから、Ｍ５も、閾値電圧よりも小さいゲート・ソース・電圧を有することになる。従ってＭ５も導電状態（オン）にある。

Ｍ１、Ｍ３、Ｍ５、Ｍ７、Ｄ１の部分ブランチ内では横電流が上昇する。それによりＵＰレベルシフタブランチ（７２）の出力部（ＯＵＴｐ）における電位が低下する。従ってＭ８のゲート・ソース・電圧も減少される。このゲート・ソース・電圧が閾値電圧を下回るとＭ８は導電状態（オン）になり、交点ｐ１における電位が増加し、このことは再び、Ｍ７のゲート・ソース・電圧が閾値電圧よりもプラスになり且つＭ７の遮断が開始（オフ）するまでＭ７のゲート・ソース・電圧が増加することをもたらす。従って出力交点ＯＵＴｐにおける電位も更に低下する。

トランジスタＭ７及びＭ８の交差式の結合により両方の部分ブランチは説明したように転換ステージ（フリップフロップステージ）として作用する。両方の部分ブランチのプラスの負帰還（正帰還）により、ステージのスイッチング時間、即ち特記すべきスイッチング電流が流れ得る時間間隔が極めて小さくなる。このことはレベルシフタの小さな出力消費をもたらしてくれる。

出力部（ＯＵＴｐ）或いは交点（ｐ１）における最小電位は、トランジスタＭ５或いはＭ６の閾値電圧がほぼ達成されるようにスイッチオン状態で静的に調節される。それにより切替中にだけ横電流が各々スイッチオンする部分ブランチを通じて流れる。その他の場合、遮断する（スイッチオフする）トランジスタＭ５或いはＭ６は、スイッチオンされたレベルシフタブランチ内の他の電流の流れを防止する。従って全ＵＰレベルシフタブランチ（７２）は静的に横電流を伴わないで作動する。

Ｍ５及びＭ６のゲート端子は二次側の基準電位（gnd_sek）上に位置し、出力部（ＯＵＴｐ）並びに交点ｐ１における最低電位は、Ｍ５或いはＭ６の閾値電圧を差し引いて（gnd_sek）の範囲内に位置する値上に制限されるので、二次側の動作電圧、即ち電位差（vdd_sek - gnd_sek）が許容のゲート・ソース・電圧の値（絶対値）を超過しなければ、トランジスタＭ７及びＭ８の許容のゲート・ソース・電圧は超過され得ない。全ての他のトランジスタにおいてもゲート・ソース・電圧の値（絶対値）は各々の一次側の動作電圧（vdd_pri）或いは二次側の動作電圧（vdd_sek）を超過することはない。従って、一次側と二次側の基準電位間で発生し得る大きな電圧差も、使用されているトランジスタのゲート酸化物の負荷を結果として伴わない。ＤＯＷＮレベルシフタブランチに関してはこの内容が対応的に一次側の基準電位（gnd_pri）よりも低い二次側の基準電位（gnd_sek）に該当する。

一次側と二次側の基準電位間で許される最大の差はＭ３からＭ６のトランジスタのドレイン・ソース・耐電圧により与えられている。動作電圧の範囲内に位置する電位差、例えば１５Ｖを克服するために、多くの場合、Ｍ３からＭ６用には低電圧トランジスタが使用され得る。より高い電圧のためには中電圧トランジスタ或いは高電圧トランジスタが使用される。ＤＯＷＮレベルシフタブランチに関してはこの内容が対応的に一次側の基準電位（gnd_pri）よりも低い二次側の基準電位（gnd_sek）に該当する。

ＢＯＴレベルシフタ（７０）の入力部に印加する信号（ＩＮ）がない場合、例えば一次側の供給電圧（vdd_pri）のスイッチオン時又は欠陥時、レベルシフタ（７０）の出力部における定義されたスイッチオフ信号（ＯＵＴ）を保証するために、二次側の動作電圧（vdd_sek）と出力部（ＯＵＴｐ）との間にプルアップ抵抗（Ｒ３）が接続される。高抵抗の抵抗（Ｒ１及びＲ２）は一次側の動作電圧端子（vdd_pri）及びトランジスタＭ３或いはＭ４の各々のソースに接続される。従って一次側の状態が定義されていない場合、トランジスタＭ３及びＭ４も定義されてスイッチオフされている。抵抗Ｒ１１、Ｒ１２、Ｒ１３はＤＯＷＮレベルシフタブランチ（７４）内において対応する機能を担う。

ＵＰレベルシフタブランチ（７２）の出力部におけるスイッチング状態は信号評価回路により検知され、ＤＯＷＮレベルシフタブランチ（７４）の出力部におけるスイッチング状態と共に評価される。生成された出力信号（ＯＵＴ）がＢＯＴドライバ（５２）へと提供される。

ＵＰレベルシフタブランチ（７２）を介した信号伝達は、二次側の基準電位（gnd_sek）が一次側の基準電位（gnd_pri）よりも大きい、又はそれと同じ高さである、又はそれよりも僅かに低い場合にだけ行われる。二次側の基準電位（gnd_sek）が一次側に対して例えば数ボルトの所定値よりも下に位置する場合、信号評価回路内で例えばコンパレータ又はシュミットトリガーである閾値検知回路により予め定められる規定のスイッチオン閾値を下回ることはない。この場合、スイッチオン信号は伝達されない。その際、出力部における電圧（ＯＵＴｐ）はスイッチオフ状態（ＬＯＷ）に対応する。Ｍ１からＭ８のトランジスタのドレイン・バルク・ダイオードが導通方向で極性を与えられている範囲で二次側の電位が下降する、即ち二次側の供給電位（vdd_sek）が一次側の基準電位（gnd_pri）より下に低下すると、その際にはダイオードＤ１及びＤ２が両方の部分ブランチを通じる電流の流れを遮断する。

それに対応し、ＤＯＷＮレベルシフタブランチ（７４）を介した信号伝達は、二次側の基準電位（gnd_sek）が一次側の基準電位（gnd_pri）よりも小さい、又はそれと同じ高さである、又はそれよりも僅かに高い場合にだけ行われる。二次側の基準電位（gnd_sek）が一次側に対して例えば数ボルトの所定値以上に位置する場合、信号評価回路内で例えばＥＭコンパレータ又はシュミットトリガーである閾値検知回路により予め定められる規定のスイッチオン閾値を上回ることはない。この場合、スイッチオン信号は伝達されない。その際、出力部における電圧（ＯＵＴｎ）はスイッチオフ状態（ＨＩＧＨ）に対応する。Ｍ１１からＭ１８のトランジスタのドレイン・バルク・ダイオードが導通方向で極性を与えられている範囲で二次側の電位が上昇する、即ち二次側の基準電位（gnd_sek）が一次側の供給電圧（vdd_pri）の電位以上に増加すると、その際にはダイオードＤ１１及びＤ１２が両方の部分ブランチを通じる電流の流れを遮断する。

二次側の基準電位（gnd_sek）が一次側の基準電位（gnd_pri）の上側或いは下側で数ボルトの範囲内にあると、その際にはＵＰレベルシフタブランチ（７２）もＤＯＷＮレベルシフタブランチ（７４）も有効な信号を一次側から二次側へと伝達する。この重なり合う範囲により、技術的に起因する素子パラメータの変動による並びに二次側の基準電位の迅速な変化時における伝達閾値の製作公差を考慮しても、確実な信号伝達が保証されている。このことはレベルシフタ（７０）の耐妨害性を向上させる。

ＵＰレベルシフタブランチ（７２）又はＤＯＷＮレベルシフタブランチ（７４）を介して信号が伝達されるか又は両方のレベルシフタブランチを介して同時に信号が伝達される場合、信号評価回路（７６）はＢＯＴドライバ（５２）用の有効な駆動信号（ＯＵＴ）を生成する。

図４には、図３に従うレベルシフタ（７０）の経過的な伝達特性が、二次側の基準電位がマイナスの場合（gnd_sek=-15V, 左側）、一次側と二次側の基準電位が同じ場合（gnd_sek=0V, 中央）、二次側の基準電位がプラスの場合（gnd_sek=15V, 右側）におけるシミュレーションの枠内で図示されている。一次側の基準電位（gnd_pri）は、この際、常にグラウンド電位（０Ｖ）上に位置している。各々、同じ矩形の駆動信号Ｕ_ＩＮが入力部ＩＮへと提供された。図面から見てとれるように、一次側と二次側の基準電位が同じ場合（中央）にはＵＰレベルシフタブランチの出力部において（Ｕ_ＯＵＴｐ）もＤＯＷＮレベルシフタブランチの出力部において（Ｕ_ＯＵＴｎ）も伝達信号が現れ、それに対し、マイナス或いはプラスの基準電位の場合には、各々の付設のレベルシフタブランチの出力部においてのみ伝達信号が現れ、対応する相補的なレベルシフタブランチの出力部はスイッチオフ状態に留まる。全ての３つの場合において、少なくとも１つの信号がＵＰレベルシフタブランチ及び／又はＤＯＷＮレベルシフタブランチを介して伝達され、有効な出力信号Ｕ_ＯＵＴを出力することを信号評価回路が認識する。従ってレベルシフタ（７０）は所望の特性を示す。

従来技術によるモノリシック集積駆動装置を示す図である。ＢＯＴレベルシフタを有する本発明に従うモノリシック集積駆動回路を示す図である。本発明に従う駆動回路のＢＯＴレベルシフタを示す図である。本発明に従う方法のシミュレーション結果を示す図である。

符号の説明

１０モノリシック集積駆動回路
２０駆動ロジック
３０ＴＯＰレベルシフタ
４０ＴＯＰドライバ
５０ＢＯＴドライバ
５２ＢＯＴドライバ
６０ハーフブリッジ回路
６２ＴＯＰパワースイッチ
６４ＢＯＴパワースイッチ
７０ＢＯＴレベルシフタ
７２ＵＰレベルシフタブランチ
７４ＤＯＷＮレベルシフタブランチ
７６信号評価回路
Ｍ１〜Ｍ８トランジスタ
Ｄ１、Ｄ２ダイオード
ＯＵＴｐＵＰレベルシフタブランチの出力部
Ｍ１１〜Ｍ１８トランジスタ
Ｄ１１、Ｄ１２ダイオード
ＯＵＴｎＤＯＷＮレベルシフタブランチの出力部
Ｒ１〜Ｒ３抵抗
Ｒ１１〜Ｒ１３抵抗
ＩＮ制御信号
ＩＮＶ反転器
ＯＵＴ出力信号
gnd_pri 一次側の基準電位
vdd_pri 一次側の供給電圧
gnd_sek 二次側の基準電位
vdd_sek 二次側の供給電圧

Claims

駆動ロジック（２０）からＢＯＴドライバ（５２）へと入力信号（ＩＮ）を伝達するためのＢＯＴレベルシフタ（７０）を有する駆動回路（１０）において、
ＢＯＴレベルシフタ（７０）が、ＵＰレベルシフタブランチ（７２）及びＤＯＷＮレベルシフタブランチ（７４）並びにそれらに後接続されている信号評価回路（７６）から成る装置として形成されていること、
ＵＰレベルシフタブランチ（７２）の出力部及びＤＯＷＮレベルシフタブランチ（７４）の出力部が信号評価回路（７６）の入力部と接続されていて、信号評価回路（７６）の出力（ＯＵＴ）がＢＯＴドライバ（５２）用の入力信号を形成すること、
ＵＰレベルシフタブランチ（７２）が２つの部分ブランチから形成され、これらの部分ブランチの方は、それぞれ２つのｎチャネルトランジスタ（Ｍ１、Ｍ３或いはＭ２、Ｍ４）と、それぞれ１つのダイオード（Ｄ１或いはＤ２）と、それぞれ２つのｐチャネルトランジスタ（Ｍ５、Ｍ７或いはＭ６、Ｍ８）との直列装置から形成され、Ｍ１には入力信号（ＩＮ）が加わり、Ｍ２には反転された入力信号が加わること、
ＤＯＷＮレベルシフタブランチ（７４）が２つの部分ブランチから形成され、これらの部分ブランチの方は、それぞれ２つのｐチャネルトランジスタ（Ｍ１１、Ｍ１３或いはＭ１２、Ｍ１４）と、それぞれ１つのダイオード（Ｄ１１或いはＤ１２）と、それぞれ２つのｎチャネルトランジスタ（Ｍ１５、Ｍ１７或いはＭ１６、Ｍ１８）との直列装置から形成され、Ｍ１２には入力信号（ＩＮ）が加わり、Ｍ１１には反転された入力信号が加わること、
トランジスタ（Ｍ７、Ｍ８）の相互接続により、ＵＰレベルシフタブランチ（７２）内の素子（Ｍ１〜Ｍ８、Ｄ１、Ｄ２）から成る転換ステージが形成され、トランジスタ（Ｍ１７、Ｍ１８）の相互接続により、ＤＯＷＮレベルシフタブランチ（７４）内の素子（Ｍ１１〜Ｍ１８、Ｄ１１、Ｄ１２）から成る転換ステージが形成されること、及び、
トランジスタ（Ｍ５、Ｍ６）のゲートがＢＯＴドライバ（５２）の基準電位（gnd_sek）と接続されていて、トランジスタ（Ｍ１５、Ｍ１６）のゲートがＢＯＴドライバ（５２）の供給電位（vdd_sek）と接続されていること
を特徴とする駆動回路。
ＢＯＴレベルシフタ（７０）内でＵＰレベルシフタブランチ（７２）が実質的にＤＯＷＮレベルシフタブランチ（７４）と相補的に形成されていることを特徴とする、請求項１に記載の駆動回路。
駆動ロジック（２０）とＢＯＴレベルシフタ（７０）とＢＯＴドライバ（５２）がモノリシック集積されていることを特徴とする、請求項１に記載の駆動回路。
機能損失が発生することなく、ＢＯＴドライバ（５２）の基準電位（gnd_sek）が、ＵＰレベルシフタブランチ（７２）及びＤＯＷＮレベルシフタブランチ（７４）の最大可能な耐電圧の値に至るまで駆動ロジック（２０）の基準電位に対して変動できることを特徴とする、請求項１に記載の駆動回路。
請求項１に記載したＢＯＴレベルシフタ（７０）を有する駆動回路（１０）内で駆動ロジック（２０）からＢＯＴドライバ（５２）へと入力信号（ＩＮ）を伝達するための方法において、
ＵＰレベルシフタブランチ（７２）か又はＤＯＷＮレベルシフタブランチ（７４）か又はこれらの両方のレベルシフタブランチが信号（ＯＵＴｐ、ＯＵＴｎ）を信号評価回路（７６）の各々付設の入力部へと与える場合に、この信号評価回路（７６）が出力信号（ＯＵＴ）をＢＯＴドライバ（５２）へと受け渡すことを特徴とする方法。
二次側の基準電位（gnd_sek）が一次側の基準電位（gnd_pri）とほぼ同じ又はそれよりも高い場合にＵＰレベルシフタブランチ（７２）が信号を信号評価回路（７６）の付設の入力部へと与えること、及び、二次側の基準電位（gnd_sek）が一次側の基準電位（gnd_pri）とほぼ同じ又はそれよりも低い場合にＤＯＷＮレベルシフタブランチ（７４）が信号を信号評価回路（７６）の付設の入力部へと与えることを特徴とする、請求項５に記載の方法。
信号交換時に横電流がレベルシフタブランチ（７２、７４）の部分ブランチを通じて流れる時間間隔が、付属の入力信号（ＩＮ）が加わる時間間隔よりも小さいことを特徴とする、請求項５に記載の方法。
トランジスタ（Ｍ７、Ｍ８及びＭ１７、Ｍ１８）のゲート・ソース・電圧の値が、一次側の基準電位（gnd_pri）と二次側の基準電位（gnd_sek）の間の差に依存せず、二次側の動作電圧（vdd_sek）よりも小さい又はそれと同じ電圧に制限されることを特徴とする、請求項５に記載の方法。