CN101170274B - 传输输入信号的带有底部电位移位器的控制电路及其相关方法 - Google Patents

传输输入信号的带有底部电位移位器的控制电路及其相关方法 Download PDF

Info

Publication number
CN101170274B
CN101170274B CN2007101678021A CN200710167802A CN101170274B CN 101170274 B CN101170274 B CN 101170274B CN 2007101678021 A CN2007101678021 A CN 2007101678021A CN 200710167802 A CN200710167802 A CN 200710167802A CN 101170274 B CN101170274 B CN 101170274B
Authority
CN
China
Prior art keywords
branch road
level shifter
signal
primary side
reference potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101678021A
Other languages
English (en)
Other versions
CN101170274A (zh
Inventor
瑞恩哈德·赫泽尔
马赛厄斯·罗塞伯格
巴斯蒂安·沃格勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of CN101170274A publication Critical patent/CN101170274A/zh
Application granted granted Critical
Publication of CN101170274B publication Critical patent/CN101170274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

本发明描述了一种功率电子系统中的控制电路，它带有由两个功率电路、相互串联的第一个所谓的顶部开关和第二个所谓的底部开关所组成的半桥电路。该控制电路有一个底部电位移位器，用于将输入信号从控制逻辑电路传输到底部驱动器。其中，底部电位移位器被实现为由向上和向下电位移位器支路以及后接信号分析电路(76)所组成的结构。在相应的用于传输输入信号的方法中，当向上电位移位器支路或向下电位移位器支路或者这两条支路都向相应的信号分析电路的输入端给出信号时，信号分析电路向底部驱动器给出一个输出信号。

Description

传输输入信号的带有底部电位移位器的控制电路及其相关方法
技术领域
本发明描述了一种具有电位移位器的控制电路及其相关方法，用于将输入信号从控制逻辑电路传输到一个驱动器。功率电子系统中需要此类控制电路来控制单个开关或桥式电路等功率半导体开关。这种桥式电路已知的有单相、双相或三相桥式电路，其中单相的所谓“半桥”是许多功率电子电路的基本元件。在半桥电路中有两个功率开关：第一个被称为顶部开关，第二个被称为底部开关，这两个开关串联在一起。
背景技术
此类半桥通常具有与直流中间回路的连接。该半桥的输出端、典型地为交流电压连接端在大多数情况下与一个负载相连。控制电路通常由多个部分电路或功能块组成。控制信号在第一个部分电路、即控制逻辑电路中被提供，再通过其它的元件传送到驱动电路和最终的各个功率开关的控制输入端。
当中间回路的电压较高时，例如高于100V，控制逻辑电路通常与驱动电路电位隔离，因为相应的功率开关处于不同的电位，从而很难有效实现电压隔离。这种隔离至少对于顶部开关是有效的，而在更高功率时也对底部开关有效，因为地电位可能在开关切换时受到严重影响。这类隔离例如可以通过脉冲变换器、光电耦合器及光波导(电流隔离)或借助HVIC(高压集成电路)的集成电路技术来实现。其中最后一种实现方式由于多个优点，如更小的体积、更低的成本和更长的使用寿命，越来越多地被应用。同时，HVIC还可以集成击穿电压高于或等于中间回路电压的高压元件，这种高压元件可在开关回路中用于信号电平转换，如用在所谓的电位移位器中。通常，为此采用了一个侧面的高压MOSFET。
这里描述的电位移位器是控制电路的一部分，最好用集成电路来实现。它用于将信号从一个具有规定基准电位的电路部分传送到暂时具有更高或更低的基准电位的另一个电路部分，或者反方向传送。这种电路结构被用于功率半导体的集成和电位隔离的控制。
已知有两种基本的隔离技术用于形成HVIC中的电位移位器。一种是SOI(绝缘体上硅)技术，另一种是pn绝缘技术(结隔离)。SOI技术提供了元器件和元器件组的介电隔离，但是目前只能达到800V耐压。SOI衬底晶圆比标准衬底更为昂贵，但是它的成本却通过一系列由介电隔离产生的技术优点以及显著的工艺简化得到了补偿。在pn绝缘技术中，截止电压被反向偏置的pn结所吸收。这种技术目前可以达到1200V耐压。而生产却很复杂，因此成本很高。此外还存在技术问题，例如在高于125℃工作温度的较高温度下存在的漏电流和自锁效应，以及在快速动态过程时的地电位受到的严重影响等。
根据目前的现有技术，在集成控制电路中，仅仅已知了用于对顶部驱动器的控制逻辑电路的控制信号进行传输的电位移位器。这是必须的，因为顶部驱动器不同于底部驱动器，在相位上处于较高的基准电压。根据现有技术，顶部驱动器的控制侧的信号传输通过脉冲(动态)传输和差分传输来实现，即由要传输的信号可以产生控制侧的开、关脉冲，它们通过各自的电位移位器传输到顶部驱动器。这提高了传输安全性，降低了对电路功率的要求。已知有不同的集成电位移位器的拓扑结构。最简单的拓扑结构由一个带有相应阻隔能力的HV晶体管和一个电阻组成，它们相互串联连接。当信号被给到HV晶体管的栅极上时，将该晶体管接通。从而产生的横穿电流经过移位电位器，引起所述电阻上的电压降，这一电压降可以作为信号由分析电路所获取。
在DE 10152930 A1中公开了一种改进的电位移位器拓扑结构，其中控制信号通过n个同样类型的、级联的已知电位移位器经由n-1个中间电位逐步传输。这样，就可以使用只具有整个电位移位器所要求的阻隔能力的1/n的部分。如果提供了带有所要求的阻隔能力的晶体管，则电位移位器的阻隔能力可以提高n倍。
没有提前公开的DE 102006037336公开了一种电位移位器，它由n个与HV晶体管串联连接的串联电路来实现。这种拓扑结构相对于DE10152930A1具有降低了功率消耗和电路开销的优点。它还具有较小的空间需求，从而进一步降低了成本。
所有已知的拓扑结构有一个共同点，即在对电位移位器的补偿构造中，也可以从具有高基准电位的一个电路部分向具有低基准电位的另一个电路部分传输信号。这一特性可以被用于从顶部驱动器向控制逻辑电路进行反向信号传输。
根据现有技术，在集成控制电路中，控制逻辑电路(初级侧)和底部驱动器(次级侧)处于相同或彼此仅相差几伏的基准电位，因此不需要通过电位移位器来进行信号传输。其中，初级侧或次级侧的基准电位的连接端大都在外部短接。通过模块和系统内部的电感，例如导线电感，可能在功率元件开关切换期间导致底部驱动器的基准电位在正或负方向上受到严重的影响。这尤其在中、高功率的系统中会大量出现，其中例如高于50A大电流被接通。电位差可能会达到高于所采用的晶体管的栅极氧化层的截止电压值，例如高于20V。结隔离拓扑结构具有以下缺点，即当基准电位在负方向出现相应影响时可能会导致寄生的闸流管结构的导通，即所谓的自锁现象。这会导致功能损失，并可能对相关元件造成损害。这种局限性在元件的介电隔离的条件下，不会在SOI技术中出现。
发明内容
本发明的任务在于提供一种控制电路，其最好采用至少部分单片集成的电路的形式，其中在各个电路部分之间可以传输信号，而它们的基准电位差高于所使用的晶体管的栅极氧化层的耐受电压。
这个任务根据本发明通过具有权利要求1和9所述特征的措施来解决。优选的实施方式在从属权利要求中描述。
本发明的思路是基于带有电位移位器的控制电路，其最好用于将信号从带有第一基准电位的第一电路部分单向传输到带有第二电位的第二电路部分。根据本发明，这个控制电路可以通过底部电位移位器来改进，从而进行电位隔离的输入信号传输。底部电位移位器本身由两个独立工作的传输支路，即向上和向下电位移位器支路，以及连接在后面的信号分析电路组成。
当次级侧的基准电位等于或高于初级侧的基准电位时，向上电位移位器支路将所施加的输入信号从初级侧传输到次级侧。当次级侧基准电位等于或低于初级侧基准电位时，向下电位移位器将所施加的输入信号从初级侧传输到次级侧。这样，在次级侧基准电位高于以及低于初级侧基准电位的情况，都可以至少传输一个适当的信号。信号分析电路获取向上或向下电位移位器支路各自输出处的信号，并在次级侧重建所传输的信号。
在本发明所述的电位移位器上最好静态地传输信号，也就是说，要传输的信号被连续地从初级侧传输到次级侧；另一方面，在静态状态中没有横穿电流，即只有在状态改变期间，横穿电流才短暂地流过电位移位器支路。这种传输对于根据现有技术的脉冲式传输而言是具有优点的，因为不需要花很大代价来产生传输脉冲，还可以缩短横穿电流流过的时间。这样，相对于现有技术来说，一方面可以减少功率消耗，另一方面可以降低电路开销。因此它具有较小的空间需求和较低的成本需求。通过信号的连续传输，还可以进一步提高抗干扰能力，因为在次级侧可以不需要脉冲沿存储器(触发器)。
此外，与现有技术相比，这种控制电路还可以进一步应用于在初级侧与次级侧或次级侧的底部电位移位器之间具有较高电位差的更大功率的系统中。
根据本发明的用于在带有底部电位移位器的控制电路内将输入信号从控制逻辑电路传输到底部驱动器的方法的特征在于，当向上电位移位支路或向下电位移位支路或者这两条支路同时向信号分析电路的相应输入端给出信号时，信号分析电路向底部驱动器给出输出信号。
附图说明
本发明的技术方案可以借助图1到图4进一步阐述。
图1示出了根据现有技术的一个单片集成控制电路。
图2示出了根据本发明的带有底部电位移位器的单片集成控制电路。
图3示出了根据本发明的控制电路的底部电位移位器。
图4示出了根据本发明的方法的仿真结果。
具体实施方式
图1示出了一个根据现有技术的带有半桥电路60的单片集成控制电路10。这个半桥电路60根据现有技术具有一个顶部功率开关62和一个底部功率开关64，在这里它们分别由带有反并联二极管的IGBT构成。底部开关64处于次级侧的基准电位gnd_sek，在导线电感很小的应用中这一基准电位近似等于初级侧的基准电位gnd_pri。这个初级侧的基准电位gnd_pri是控制电路10的基准电位。
控制电路本身具有一个控制逻辑电路20、一个带有后接的顶部驱动器40的顶部电位移位器30、以及一个底部驱动器50。这里底部驱动器50处于控制逻辑电路20的基准电位。
图2示出了根据本发明的带有底部电位移位器70的单片集成控制电路。根据本发明，这构成了对图1所示现有技术的进一步改进。底部电位移位器(图1中用64来表示)处于次级侧的基准电位gnd_sek，这一基准电位在导线电感很大的应用中在相位上不同于与初级侧的基准电位gnd_pri。这里的底部电位移位器70包括一个向上电位移位器支路72、一个向下电位移位器支路74、以及一个连接在其后面的同样处于次级侧基准电位gnd_sek的信号分析电路76。这个信号分析电路76的输出连接到底部驱动器52的输入端。
图3详细示出了根据本发明的控制电路的底部电位移位器70。另外，图4还示出了根据本发明的方法的仿真结果。
底部电位移位器70具有两个对称的部分，即向上电位移位器支路72和向下电位移位器支路74。它们理论上在结构和功能上是相同的，但是分别由互补的晶体管构成，即在向上电位移位器支路中使用n沟道晶体管，而在向下电位移位器支路中使用p沟道晶体管，或者相反。在向上电位移位器72中施加了供电电压的连接端在向下电位移位器74中处于相应的基准电位，或者相反。向上和向下电位移位器支路的结构将会进一步介绍。
向上电位移位器支路包括两个相同的子支路，其分别带有一个开关晶体管M1或M2、一个n沟道型的晶体管M3或M4、一个二极管D1或D2，以及其它分别为p沟道型的晶体管M5或M6和M7或M8。相应子支路的元件串联连接。开关晶体管M1和M2的源极连接端与初级侧的基准电位gnd_pri相连。M3和M4的栅极连接端与初级侧的供电电压连接端vdd_pri相连。M7和M8的源极连接端与次级侧的供电电压连接端vdd_sek相连，而M5和M6的栅极连接端与次级侧的基准电位gnd_sek相连。M7和M8的栅极连接端与M8或M7的漏极相连，即连接到并联支路(交叉耦合)的晶体管的漏极。M7的漏极构成了向上电位移位器支路72的输出端OUTp，并与信号分析电路76的第一个输入端相连。
类似地，向下电位移位器支路74的每个子支路包括一个开关晶体管M11或M12、一个p沟道型的晶体管M13或M14、一个二极管D11或D12、以及分别为n沟道型的晶体管M15或M16和M17或M18。相应子支路的这些元件也串联连接。开关晶体管M11和M12的源极连接端与初级侧的供电电压连接端vdd_pri相连。M13和M14的栅极连接端与初级侧的基准电位gnd_pri相连。M17和M18的源极连接端与次级侧的基准电位gnd_sek相连，而M15和M16的栅极连接端与次级侧的供电电压连接端vdd_sek相连。M17和M18的栅极连接端与M18或M17的漏极相连，即连接到并联支路(交叉耦合)的晶体管的漏极。M17的漏极构成了向下电位移位器支路74的输出端OUTn，并与信号分析电路76的第二个输入端相连。
下面描述了在次级侧基准电位gnd_sek近似等于或大于初级侧基准电位gnd_pri的情况下向上电位移位器72的工作方式。对于向下电位移位器支路74来说，所述的内容在极性相反时也同样有效。在开关晶体管M1的栅极上给出一个由控制逻辑电路所提供的控制信号IN，例如是一个方波脉冲。在开关晶体管M2的栅极上给出一个由反向器INV产生的与之反相的信号。所述控制信号控制晶体管M1和M2各自的导通。在M1导通时，M3同样也断开(级联原理)。
二极管D1置于导通方向。晶体管M7的漏极电位在此时接近次级侧供电电压vdd_sek，因为M7的栅极-源极间电压在负方向上的幅值比它的阈值电压更大(绝对值更大)，即该晶体管接通(导通)。这是基于以下事实：此时第二子支路M2、M4、M6、M8和D2中，晶体管M2、M4、和M6接通(导通)，而晶体管M8没有导通(截止)。因此节点p1(M7的栅极电位)接近次级侧基准电位gnd_sek。其结果是，M5的栅极-源极间电压也小于阈值电压，所以M5也是接通的(导通)。
在子支路M1、M3、M5、M7和D1中形成横穿电流。从而使得向上电位移位器支路72的输出端OUTp的电位下降。这样，M8的栅极-源极间电压也会降低。如果其栅极-源极间电压低于阈值电压，则M8接通(导通)，节点p1的电位升高，进而导致M7的栅极-源极间电压升高，直到它在正方向上的幅值高于阈值电压，而M7开始截止(断开)。从而使输出端节点OUTp的电位继续下降。
通过M7和M8的交叉耦合，如上所述，这两个子支路的作用相当于触发级。通过这两个子支路的正向负反馈(正反馈)，所述电路级的切换时间，即标称切换电流可能流过的持续时间，将变得非常短。这导致电位移位器很小的功率损耗。
输出端OUTp或节点p1处的最小电位在导通状态下被静态地设置为近似达到晶体管M5或M6的阈值电压。这样，在切换时只有横穿电流流过各个导通的子支路。否则，截止(关断)的晶体管M5或M6会阻止电流在导通的电位移位器支路中的流动。这样，整个向上电位移位器支路72静态地无横向电流地工作。
由于M5和M6的栅极连接端处于次级侧的基准电位gnd_sek，并且输出端OUTp或节点p1处的最低电位限制在一个位于排除了M5或M6的阈值电压的gnd_sek范围内的值，因此只要次级侧的工作电压，即电位差(vdd_sek-gnd_sek)不超过允许的栅极-源极间电压的绝对值，就不会超过晶体管M7或M8允许的栅极-源极间电压。而且在所有其它晶体管中，栅极-源极间电压也都不会超过各自的初级侧工作电压vdd_pri或次级侧工作电压vdd_sek。这样，可能出现在初级侧和次级侧的基准电位之间的大的电压差就不会对所使用的晶体管的栅极氧化层形成负担。对于向下电位移位器支路来说，对低于初级侧基准电位gnd_pri的次级侧基准电位gnd_sek该结论也同样适用。
初级侧和次级侧的基准电位之间最大的允许电位差是通过晶体管M3至M6的漏极-源极耐受电压来给定的。为了克服工作电压值范围内的电位差，例如15V，对于M3至M6通常可以使用低压晶体管。对于较高的电压，可以使用中压或高压晶体管。对于向下电位移位器支路，对于初级侧基准电位gnd_pri的次级侧基准电位gnd_sdk该结论也同样适用。
为了在底部电位移位器70的输入端没有施加信号IN时，例如在导通时或者缺少初级侧供电电压vdd_pri时，保证在电位移位器70的输出端有一个给定的关断信号OUT，在次级侧工作电压vdd_sek和输出端OUTp之间接入一个上拉电阻R3。高欧姆电阻(R1和R2)与初级侧的工作电压连接端vdd_pri相连，并分别连接到晶体管或M4的源极。这样，当初级侧处于未定状态时，晶体管M3和M4也会明确地关断。向下电位移位器支路74中的电阻R11、R12和R13负责类似的功能。
向上电位移位器支路72的输出端的开关状态通过信号分析电路获取，并与向下电位移位器支路74的开关状态一起被分析。所产生的输出信号OUT被给到底部驱动器52。
通过向上电位移位器支路72进行的信号传输只有当次级侧基准电位gnd_sek比初级侧基准电位gnd_pri相比更高、一样高或者略低时才能实现。如果次级侧基准电位gnd_sek低于初级侧某一特定值，例如几伏，就不会低于预定导通阈值，这个预定导通阈值在信号分析电路中由阈值获取电路、例如比较器或施密特触发器预先设定。在这种情况下，不传输导通信号。输出端OUTp的电压对应于关断状态(LOW)。如果次级侧电位进一步降低，直到晶体管M1至M8的漏极-体效应二极管被偏置到导通方向上，也就是说，次级侧供电电压vdd_sek降到低于初级侧基准电位gnd_pri，则二极管D1和D2会阻止电流流过这两条子支路。
类似地，通过向下电位移位器支路74进行的信号传输只有当次级侧基准电位gnd_sek与初级侧基准电位gnd_pri相比更低、一样高或者略高时才可能实现。如果次级侧基准电位gnd_sek高于初级侧某一特定值，例如几伏，就不会超过预定导通阈值，这个预定导通阈值在信号分析电路中由阈值获取电路、例如电磁比较器或施密特触发器预先设定。在这种情况下，不传输导通信号。输出端OUTn的电压对应于关断状态(HIGH)。如果次级侧电位进一步升高，直到晶体管M11至M18的漏极-体效应二极管被偏置到正向方向上，也就是说，次级侧供电电压vdd_sek升到高于初级侧基准电位gnd_pri，则二极管D11和D12会阻止电流流过这两条子支路。
当次级侧基准电位gnd_sek位于高于或低于初级侧基准电位gnd_pri几伏的范围内时，向上电位移位器支路72和向下电位移位器支路74都会从初级侧向次级侧传输有效信号。通过这些叠加的区域，可以保证可靠的信号传输，同时考虑到由受技术条件限制的元件参数波动以及次级侧基准电位快速变化所引起的传输阈值的样本离差。这提高了电位移位器70的抗干扰能力。
当一个信号通过向上电位移位器支路72或者通过向下电位移位器支路74或者同时通过这两个电位移位器支路传输时(“或”组合)，信号分析电路76产生一个对底部驱动器52有效的控制信号OUT。
图4中通过仿真描述了根据图3的电位移位器70的瞬态传输过程，其情况分别为次级侧基准电位为负(gnd_sek＝-15V，左侧)，初级侧和次级侧基准电位相同(gnd_sek＝0V，中间)，次级侧基准电位为正(gnd_sek＝15V，右侧)。其中，次级侧基准电位gnd_pri总是处于地电位(0V)。分别把相同的方波控制信号UIN给到输入端IN。由图中可以看到，当初级侧和次级侧的基准电位相同时(中间)，在向上电位移位器支路UOUTp的输出端处和向下电位移位器支路UOUTn的输出端处都出现所传输的信号，相反，当基准电位为负或正时，只有在分别所属的电位移位器支路上才出现所传输的信号，而与之相应互补的电位移位器支路的输出端则处于关断状态。在所有这三种情况中，信号分析电路识别出至少有一个信号通过向上和或向下电位移位器支路被传输，并给出一个有效的输出信号UOUT。这样，电位移位器70表现出其理想的性能。

Claims (9)

1.一种带有顶部电位移位器(30)和底部电位移位器(70)的控制电路(10)，所述底部电位移位器(70)用于将输入信号(IN)从控制逻辑电路(20)传输到底部驱动器(52)，其中所述底部电位移位器(70)被实现为由一个向上电位移位器支路(72)和一个向下电位移位器支路(74)以及后接的信号分析电路(76)所组成的结构，
其中向上电位移位器支路(72)的输出端和向下电位移位器支路(74)的输出端与信号分析电路(76)的输入端相连接，信号分析电路(76)的输出(OUT)形成了底部驱动器(52)的输入信号，
其中向上电位移位器支路(72)由两个子支路构成，其中所述向上电位移位器支路(72)的一个子支路包括2个串联的n沟道晶体管M1和M3、二极管D1、以及两个p沟道晶体管M5和M7，所述向上电位移位器支路(72)的另一个子支路包括2个串联的n沟道晶体管M2和M4、二极管D2、以及两个p沟道晶体管M6和M8，其中输入信号(IN)被施加到M1，而经过反相的输入信号被施加到M2，并且
向下电位移位器支路(74)由两个子支路构成，其中所述向下电位移位器支路(74)的一个子支路包括2个串联的p沟道晶体管M11和M13、二极管D11、以及两个n沟道晶体管M15和M17，所述向下电位移位器支路(74)的另一个子支路包括2个串联的p沟道晶体管M12和M14、二极管D12、以及两个n沟道晶体管M16和M18，其中输入信号(IN)被施加到M12，而经过反相的输入信号被施加到M11。
2.根据权利要求1的控制电路(10)，其中在所述底部电位移位器(70)中，向上电位移位器支路(72)被设计为基本上与向下电位移位器支路(74)互补。
3.根据权利要求1的控制电路，其中所述控制逻辑电路 (20)、所述底部电位移位器(70)和所述底部驱动器(52)被单片集成在一起。
4.根据权利要求1的控制电路，其中通过晶体管M7和M8的错接形成了一个由向上电位移位器支路(72)中的元件(M1至M8，D1，D2)所构成的触发级，并且通过晶体管M17和M18的错接形成了一个由向下电位移位器支路(74)中的元件(M11至M18，D11，D12)所构成的触发级。
5.根据权利要求1的控制电路，其中晶体管M5和M6的栅极与底部驱动器(52)的基准电位(gnd_sek)相连，而晶体管M15和M16的栅极与底部驱动器(52)的供电电位(vdd_sek)相连。
6.根据权利要求1的控制电路，其中底部驱动器的基准电位(gnd_sek)可以围绕控制逻辑电路的基准电位波动到向上和向下电位移位器支路的最大可能的耐受电压，而不会出现功能损失。
7.一种用于在如权利要求1所述的控制电路(10)中将输入信号(IN)从控制逻辑电路(20)传输到底部驱动器(52)的方法，
其中当向上电位移位器支路(72)或向下电位移位器支路(74)或者这两个电位移位器支路都向信号分析电路(76)的相应输入端给出一个信号(OUTp，OUTn)时，信号分析电路(76)向底部驱动器(52)给出一个输出信号(OUT)，
其中当次级侧基准电位(gnd_sek)近似等于或高于初级侧基准电位(gnd_pri)时，向上电位移位器支路(72)向信号分析电路(76)的相应输入端给出所述信号；当次级侧基准电位(gnd_sek)近似等于或低于初级侧基准电位(gnd_pri)时，向下电位移位器支路(74)向信号分析电路(76)的相应输入端给出所述信号。
8.根据权利要求7的方法，其中信号切换时横穿电流流过所述向上电位移位器支路(72)和所述向下电位移位器支路(74)的子支路的持续时间小于施加相应输入信号(IN)的持续时间。
9.根据权利要求7的方法，其中晶体管M7、M8和M17、 M18的栅极-源极间电压的绝对值被限制在一个小于或等于次级侧工作电压(vdd_sek)的值，而且与初级侧基准电位(gnd_pri)和次级侧基准电位(gnd_sek)之间的差无关。 
CN2007101678021A 2006-10-28 2007-10-26 传输输入信号的带有底部电位移位器的控制电路及其相关方法 Active CN101170274B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006050913.7 2006-10-28
DE102006050913A DE102006050913B4 (de) 2006-10-28 2006-10-28 Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren

Publications (2)

Publication Number Publication Date
CN101170274A CN101170274A (zh) 2008-04-30
CN101170274B true CN101170274B (zh) 2012-11-14

Family

ID=39264624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101678021A Active CN101170274B (zh) 2006-10-28 2007-10-26 传输输入信号的带有底部电位移位器的控制电路及其相关方法

Country Status (7)

Country Link
US (1) US7626441B2 (zh)
EP (1) EP1926198B1 (zh)
JP (1) JP5134908B2 (zh)
KR (1) KR101441685B1 (zh)
CN (1) CN101170274B (zh)
BR (1) BRPI0705797A (zh)
DE (1) DE102006050913B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007006319B4 (de) * 2007-02-08 2012-12-13 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
DE102010018997B4 (de) 2010-05-03 2013-04-04 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit Übertragungsschaltung zur kapazitiven Übertragung eines Signals und zugeordnetes Verfahren
DE102013112264A1 (de) 2013-11-07 2015-05-07 Semikron Elektronik Gmbh & Co. Kg Ansteuersystem zur Ansteuerung von Brückenschaltungen mit symmetrisch geerdetem Zwischenkreis
DE102013112262A1 (de) 2013-11-07 2015-05-07 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung für Drei-Level-Inverter
CN108666232B (zh) * 2017-03-28 2021-11-12 雷仲礼 基板处理系统、基板翻转装置和方法
CN110247550A (zh) * 2018-03-09 2019-09-17 上海岭芯微电子有限公司 一种升压型同步dc-dc电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222385B1 (en) * 1999-01-12 2001-04-24 Hyundai Electronics Industries Co., Ltd. Level shifter circuit
US6323704B1 (en) * 2000-08-08 2001-11-27 Motorola Inc. Multiple voltage compatible I/O buffer
US6586974B1 (en) * 2002-05-08 2003-07-01 Agilent Technologies, Inc. Method for reducing short circuit current during power up and power down for high voltage pad drivers with analog slew rate control
CN1782955A (zh) * 2001-07-23 2006-06-07 英特尔公司 在休眠模式期间控制信号状态和漏电流

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638625B2 (ja) * 1988-09-21 1997-08-06 日本インター株式会社 Ｍｏｓ−ｆｅｔゲート駆動回路
JPH04291814A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd レベル変換回路
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
JP3292662B2 (ja) * 1996-08-30 2002-06-17 東芝エレベータ株式会社 インバータ制御装置
JP4462776B2 (ja) 2001-03-13 2010-05-12 三菱電機株式会社 電力変換装置および信号レベル変換装置
DE10241711A1 (de) * 2001-12-13 2003-07-03 Mitsubishi Electric Corp Leistungshalbleiterbaugruppe
US20050134355A1 (en) * 2003-12-18 2005-06-23 Masato Maede Level shift circuit
DE102004049817A1 (de) * 2004-10-13 2006-04-27 Semikron Elektronik Gmbh & Co. Kg Integrierte Schaltungsanordnung zur Ansteuerung von Leistungshalbleiterschaltern
JP2006187101A (ja) * 2004-12-27 2006-07-13 Nissan Motor Co Ltd 電圧駆動素子の駆動方法
DE102005023652B3 (de) * 2005-05-23 2006-08-03 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Fehlererkennung zur Ansteuerung von Leistungshalbleiterschaltern und zugehöriges Verfahren
DE102007006319B4 (de) * 2007-02-08 2012-12-13 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222385B1 (en) * 1999-01-12 2001-04-24 Hyundai Electronics Industries Co., Ltd. Level shifter circuit
US6323704B1 (en) * 2000-08-08 2001-11-27 Motorola Inc. Multiple voltage compatible I/O buffer
CN1782955A (zh) * 2001-07-23 2006-06-07 英特尔公司 在休眠模式期间控制信号状态和漏电流
US6586974B1 (en) * 2002-05-08 2003-07-01 Agilent Technologies, Inc. Method for reducing short circuit current during power up and power down for high voltage pad drivers with analog slew rate control

Also Published As

Publication number Publication date
JP5134908B2 (ja) 2013-01-30
KR101441685B1 (ko) 2014-09-17
KR20080038018A (ko) 2008-05-02
DE102006050913A1 (de) 2008-05-08
EP1926198A2 (de) 2008-05-28
CN101170274A (zh) 2008-04-30
DE102006050913B4 (de) 2012-08-23
EP1926198A3 (de) 2010-12-08
EP1926198B1 (de) 2016-05-04
US7626441B2 (en) 2009-12-01
BRPI0705797A (pt) 2008-06-10
US20080136488A1 (en) 2008-06-12
JP2008113430A (ja) 2008-05-15

Similar Documents

Publication Publication Date Title
CN101242133B (zh) 具有top电平调节器的控制电路及相应方法
CN101170274B (zh) 传输输入信号的带有底部电位移位器的控制电路及其相关方法
CN103684381B (zh) 具有适应性漏极与源极电压的射频切换器
US10340906B2 (en) Integrated bootstrap high-voltage driver chip and technological structure thereof
US8493101B2 (en) Drive circuit with a transmission circuit for capacitively transmitting a signal and associated method
KR101400175B1 (ko) 입력을 출력에 접속하고 입력을 출력으로부터 접속을 끊는 장치 및 방법
EP3149852A1 (en) Cascode switching circuit
CN103716026A (zh) 开关电路
WO2001075941A2 (en) A low cost half bridge driver integrated circuit
CN103684382B (zh) 具有路径充放电路的射频切换器
Li et al. Medium voltage power switch based on SiC JFETs
CN104638886B (zh) 用于驱控具有对称接地的中间电路的桥式电路的驱控系统
Li et al. Series-connection of SiC normally-on JFETs
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
CN115694459A (zh) 一种脉宽可调的高速隔离驱动mosfet的电路及方法
CN210380809U (zh) 一种低工作电压的快速下行电平移位电路
De Vries High power and high frequency class-DE inverters
Salimath et al. A high-speed level shifting technique and its application in high-voltage, synchronous DC-DC converters with quasi-ZVS
Hurez et al. A Disruptive Technology–Improving Half-Bridge Gate Driver Performances Using Galvanic Isolation
Hackel et al. Capacitive gate drive signal transmission with transient immunity up to 300 V/ns
US20240137018A1 (en) Power Transmission Gate Using Charge Pump
US20240048136A1 (en) Semicondcutor device
Du et al. A Build-in Gate Driver Design for 1.7 kV SiC MOSFET Module with 32-chip Paralleled
TW202418760A (zh) 使用電荷泵的電力傳輸閘
CN118100906A (zh) 一种具有混合上拉结构的SiC栅极驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant