KR101441685B1 - 입력 신호를 송신하는 ｂｏｔ 레벨 시프터를 갖는 구동 회로 및 그 입력 신호를 송신하기 위한 지정 방법 - Google Patents

입력 신호를 송신하는 ｂｏｔ 레벨 시프터를 갖는 구동 회로 및 그 입력 신호를 송신하기 위한 지정 방법 Download PDF

Info

Publication number
KR101441685B1
KR101441685B1 KR1020070106384A KR20070106384A KR101441685B1 KR 101441685 B1 KR101441685 B1 KR 101441685B1 KR 1020070106384 A KR1020070106384 A KR 1020070106384A KR 20070106384 A KR20070106384 A KR 20070106384A KR 101441685 B1 KR101441685 B1 KR 101441685B1
Authority
KR
South Korea
Prior art keywords
level shifter
signal
bot
circuit
input signal
Prior art date
Application number
KR1020070106384A
Other languages
English (en)
Other versions
KR20080038018A (ko
Inventor
레인하드 헤르저 덕터
롬베르그 마트히아스
보그러 바스티안
Original Assignee
세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 filed Critical 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Publication of KR20080038018A publication Critical patent/KR20080038018A/ko
Application granted granted Critical
Publication of KR101441685B1 publication Critical patent/KR101441685B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 직렬 회로에 배열된 2개의 전력 스위치, 즉, 제1 TOP 스위치 및 제2 BOT 스위치의 반파 브리지 회로를 포함하는 전력 전자 시스템의 구동 회로에 관한 것이다. 구동 회로는 구동 로직으로부터 BOT 구동기로 입력 신호를 전송하는 BOT 레벨 시프터를 갖는다. 이 경우, BOT 레벨 시프터는 업 및 다운 레벨 시프터 브랜치 및 하류측에 접속된 신호 평가 회로의 배치로서 형성된다. 입력 신호를 전송하기 위한 지정 방법에 있어서, 업 및 다운 레벨 시프터 브랜치 중의 적어도 하나가 신호 평가 회로의 각각의 지정된 입력에 신호를 출력하면, 신호 평가 회로는 출력 신호를 BOT 구동기로 전송한다.
반파 브리지 회로, 구동 회로, 레벨 시프터, 업 및 다운 레벨 시프터 브랜치, 신호 평가 회로

Description

입력 신호를 송신하는 ＢＯＴ 레벨 시프터를 갖는 구동 회로 및 그 입력 신호를 송신하기 위한 지정 방법{DRIVE CIRCUIT WITH BOT LEVEL SHIFTER FOR TRANSMITTING AN INPUT SIGNAL AND ASSIGNED METHOD}
본 발명은 구동 로직(drive logic)으로부터 구동기로 입력 신호를 전송하는 BOT 레벨 시프터를 갖는 구동 회로 및 그 입력 신호를 송신하기 위한 지정 방법에 관한 것이다. 이러한 유형의 구동 회로는 개별 스위치로서 배열된 전력 반도체 스위치를 구동하기 위한 전력 전자 시스템 또는 브리지(bridge) 회로에 요구된다. 이러한 유형의 브리지 회로는 단상, 2상, 또는 3상 브리지 회로로 알려져 있으며, 단상 반파 브리지(single-phase half-bridge)는 다수의 전력 전자 회로의 기본 소자를 구성한다. 반파 브리지 회로에서, 2개의 전력 스위치, 즉, 제1 TOP 스위치 및 제2 BOT 스위치가 직렬로 배열된다.
이러한 유형의 반파 브리지는 일반적으로 DC 중간 회로로의 접속부를 갖는다. 반파 브리지의 출력, 즉, AC 전압 단자는 부하에 접속된다. 구동 회로는 일반적으로 복수의 부분 회로 또는 기능 블록을 포함한다. 제어 신호는 제1 부분 회로, 구동 로직에서 조절되어 다른 컴포넌트를 통해 구동 회로로 공급되고 결국 각각의 전력 스위치의 제어 입력에 공급된다.
관련된 전력 스위치들이 차동 전위(differential potential)에 있고 전압 아이솔레이션(isolation)이 필수적이므로, 예를 들어 100 V보다 큰 비교적 높은 중간 회로 전압에서, 구동 로직은 전위의 관점에서 구동 회로로부터 분리된다. 상기 아이솔레이션은 적어도 TOP 스위치에 적용되지만, 스위칭 동안 접지 전위의 가능한 쵸핑(chopping) 때문에 BOT 스위치를 위한 더 높은 전력에서 구현된다. 이러한 아이솔레이션은 예를 들어 펄스 변압기, 옵토커플러(optocoupler) 또는 광 도파관 (optical waveguide; 직접적인 절연)에 의해 또는 고전압 집적 회로(HVIC; High Voltage Integrated Circuit)의 집적 회로 기술의 도움으로 실현될 수 있다. 작은 치수, 저가 및 긴 수명 등의 다양한 이점 때문에 후자의 변형은 주파수 증가와 함께 사용되어 왔다. 동시에 HVIC는 신호 레벨 변환을 위한 회로, 소위 레벨 시프터에서 사용될 수 있는 중간 회로 전압보다 크거나 동일한 브레이크다운 전압을 갖는 고전압 컴포넌트를 집적할 가능성을 제공한다. 일반적으로 HVIC로서 횡형 고전압 MOSFET가 사용된다.
여기 기재된 레벨 시프터는 구동 회로의 일부이며 바람직하게 집적 회로 배치로서 구현된다. 레벨 시프터는 정의된 기준 전위를 갖는 회로부로부터 더 높거나 더 낮은 기준 전위를 갖는 회로부로, 또는 그 반대로 신호를 전송하는데 사용된다. 이러한 배치는 전력 반도체의 집적된 전위-분리(potential-isolated) 구동에 필요하다.
HVIC의 경우 레벨 시프터의 형성에 있어서, 2가지 기본 아이솔레이션 기술, 즉 SOI(Silicon On Insulator) 기술 및 pn 아이솔레이션 기술(접합 아이솔레이션)이 알려져 있다. SOI 기술은 컴포넌트 및 컴포넌트 그룹의 유전체 격리(dielectric isolation)를 제공하지만, 현재 800 V의 유전 강도까지만 이용가능하다. 일련의 기술적 이점 및 유전체 격리로부터 초래되는 상당한 프로세서 간이화에 의해 비용이 보상된다 하더라도, SOI 기판 웨이퍼는 표준 기판보다 매우 비싸다. pn 아이솔레이션 기술의 경우, 역전압은 역바이어스 pn 접합에 의해 증가한다. 이 기술은 현재 1200 V까지 이용가능하다. 그러나, 생산이 매우 복잡하여 비용집약적(cost-intensive)이다. 게다가 고속의 동적 동작 동안 접지 전위의 쵸핑시, 예를 들어, 누설 전류, 및 비교적 높은 온도, 예를 들어, 125 ℃ 동작 온도보다 높은 온도에서의 래치업(latch-up) 효과 등의 기술적 문제가 있다.
종래 기술에 따르면, 집적 구동 회로에서 구동 로직으로부터 TOP 구동기로 구동 신호를 전송하는 레벨 시프터만이 알려져 있다. 이것은, BOT 구동기와 대조적으로, TOP 구동기가 위상에 있어서 증가된 기준 전위에 있기 때문에 필요하다. 종래 기술에 따르면, 구동측으로부터 TOP 구동기로의 신호 전송은 펄스(동적) 및 차동 전송에 의해 수행된다. 즉, 구동측이 전송될 신호로부터 스위치 온 및 스위치 오프 펄스를 생성하고, 이들 펄스는 각각의 레벨 시프터를 통해 TOP 구동기로 전송된다. 이것은 전송 신뢰성을 증가시키고 회로의 전력 요구를 감소시킨다. 다양한 집적 레벨 시프터 토폴로지가 공지되어 있다. 가장 간단한 토폴로지는 해당하는 블록킹 능력을 갖는 HV 트랜지스터와 저항기를 포함하며, 이들은 서로 직렬로 접속되 어 있다. 신호가 HV 트랜지스터의 게이트로 전달되면, 저항기가 온된다. 레벨 시프터를 통해 생성된 션트(shunt) 전류는 저항기 양단에 전압 강하를 유발하고, 이는 평가 회로에 의해 신호로서 검출될 수 있다.
DE 101 52 930 A1은 캐스케이드 방식으로 접속된 n개의 공지된 레벨 시프터에 의해 구동 신호가 n-1개 중간 전위를 통해 단계적으로 전송되는 확장된 레벨 시프터 토폴로지를 개시한다. 따라서 모든 레벨 시프터의 요구된 블록킹 능력의 n번째 부분만을 갖는 트랜지스터를 사용할 수 있다. 요구된 블록킹 능력을 갖는 트랜지스터가 이용가능하면, 레벨 시프터의 블록킹 능력은 인자(n)에 의해 증가될 수 있다.
아직 공고되지 않은 DE 10 2006 037 336은 직렬 접속된 n개의 HV 트랜지스터를 포함하는 직렬 회로로서 구현되는 레벨 시프터를 개시한다. 상기 토폴로지는 DE 101 52 930 A1과 비교하여 전력 소비 및 회로 비용이 감소한다는 이점을 갖는다. 따라서 더 작은 공간 요구 및 더 낮은 비용의 이점이 얻어진다.
공지된 모든 토폴로지의 공통점은, 레벨 시프터의 상보 구성의 경우, 높은 기준 전위를 갖는 회로부로부터 낮은 기준 전위를 갖는 신호부로의 신호 전송이 가능하다는 것이다. 이러한 특성은 TOP 구동기로부터 구동 로직으로의 신호 전송에 이용될 수 있다.
종래 기술에 따르면, 집적 구동 회로에서 구동 로직(1차측) 및 BOT 구동기(2차측)은 동일한 기준 전위 또는 수 볼트만큼 서로 벗어난 기준 전위에 놓여 레벨 시프터를 통한 신호 전송이 필요하지 않도록 한다. 이 경우, 1차측 및 2차측 기준 전위를 위한 단자는 통상 외부적으로 단락된다. 그러나, 모듈 및 시스템 내의 인덕턴스, 예를 들어 라인 인덕턴스 때문에 포지티브 또는 네거티브 방향의 BOT 구동기의 기준 전위의 심각한 쵸핑(chopping)이 전력 컴포넌트의 스위칭 동안 발생할 수 있다. 이것은 특히 큰 전류, 예를 들어 50 A보다 큰 전류가 스위칭되는 중간 및 높은 전력 시스템에서 발생한다. 이 경우, 전위차는 트랜지스터의 게이트 산화물의 역전압을 초과하는 전압, 예를 들어, 20 V 보다 큰 전압을 나타낼 수 있다. 접합 아이솔레이션(junction isolation) 기술은 네거티브 방향의 기준 전위의 해당하는 쵸핑 시 기생 사이리스터(parasitic thyristor) 구조의 트리거링(triggering), 소위 래치업(latch-up)이 발생할 수 있는 단점을 갖는다. 이것은 기능의 손실 및 악영향을 받은 컴포넌트의 파괴를 초래한다. 이러한 제한은 컴포넌트의 유전체 격리 때문에 SOI 기술에서는 나타나지 않는다.
본 발명의 목적은 사용되는 트랜지스터의 게이트 산화물의 유전 강도보다 기준 전위차가 큰 회로부 간의 신호 전송이 가능한, 적어도 부분적인 모놀리식 집적 회로(monolithically integrated circuit)의 형태의 구동 회로를 제공하는 것이다.
본 발명의 목적은 본 발명에 따른 청구항 1 및 8의 특징에 의해 달성된다. 바람직한 실시예는 종속항에 기재된다.
본 발명의 개념은 제1 기준 전위를 갖는 제1 회로부로부터 제2 전위를 갖는 제2 회로부로 신호를 바람직하게 단일 방향으로 전송하는 레벨 시프터를 갖는 구동 회로에 기초한다. 본 발명에 따르면, 구동 회로는 입력 신호의 전위 아이솔레이션 전송을 위한 BOT 레벨 시프터에 의해 개발된다. BOT 레벨 시프터는 독립적으로 동작하는 2개의 전송 브랜치, 즉, 업 및 다운 레벨 시프터 브랜치, 및 하류측에 접속된 신호 평가 회로의 배치로서 형성된다.
2차측 기준 전위가 1차측 기준 전위보다 크거나 같으면, 업 레벨 시프터 브랜치가 1차측으로부터 2차측으로 입력 신호를 전송한다. 2차측 기준 전위가 1차측 기준 전위보다 작거나 같으면, 다운 레벨 시프터 브랜치가 1차측으로부터 2차측으로 입력 신호를 전송한다. 결과적으로 1차측 기준 전위에 대하여 2차측 기준 전위가 높거나 낮은 경우에 하나 이상의 유효 신호가 전송된다. 신호 평가 회로는 업 및 다운 레벨 시프터의 각각의 출력의 신호를 검출하고, 2차측의 전송된 신호를 재구성한다.
바람직하게, 본 발명에 따른 레벨 시프터에서의 신호 전송은, 정적인 방식, 즉, 전송될 신호가 1차측으로부터 2차측으로 연속적으로 전송되는 방식으로, 정적인 상태에서 션트 전류가 없도록, 즉, 상태 변화 동안만 순간적으로 레벨 시프터 브랜치를 통해 션트 전류가 흐르도록 수행된다. 이 전송은, 전송 펄스의 복잡한 생성이 요구되지 않고 션트 전류가 흐르는 기간이 감소하기 때문에, 종래 기술에 따른 펄스 전송에 대하여 이점을 갖는다. 결과적으로 전력 소비 및 회로 비용이 종래 기술에 비해 감소한다. 따라서 더 작은 공간 및 낮은 비용의 이점이 얻어진다. 2차측에서 펄스 에지 저장 장치(플립플롭)를 필요로 하지 않기 때문에 신호의 연속적인 전송은 간섭 면역을 증가시킨다.
게다가 종래 기술과 비교하여 1차측 및 2차측 또는 2차측의 BOT 전력 스위치 간의 전위차가 큰 고전력 시스템에서 구동 회로를 사용할 수 있다.
BOT 레벨 시프터를 갖는 구동 회로에서 구동 로직으로부터 BOT 구동기로 입력 신호를 전송하는 본 발명에 따른 방법은, 업 및 다운 레벨 시프터 브랜치의 적어도 하나가 신호 평가 회로의 각각의 지정된 입력에 신호를 출력하면 신호 평가 회로가 출력 신호를 BOT 구동기로 전송한다는 점에서 특징이 있다.
진보적인 해결책은 도 1 내지 4를 참조하여 상세히 설명된다.
본 발명에 따르면, 사용되는 트랜지스터의 게이트 산화물의 유전 강도보다 기준 전위차가 큰 회로부 간의 신호 전송이 가능한, 적어도 부분적인 모놀리식 집적 회로의 형태의 구동 회로를 제공할 수 있다. 또한, 전력 소비 및 회로 비용이 종래 기술에 비해 감소하는 이점이 있다.
도 1은 반파 브리지 회로(60)를 갖는 종래 기술에 따른 모놀리식 집적 구동 회로(10)를 나타낸 것이다. 종래 기술에 따르면, 반파 브리지 회로(60)는 병렬로 역으로 접속된 다이오드를 갖는 IGBT로서 형성된 BOT(64) 및 TOP 전력 스위치(62)를 갖는다. BOT 스위치(64)는 2차측의 기준 전위(gnd_sek)에 있으며, 이 기준 전위는, 작은 라인 인덕턴스를 갖는 적용분야에서, 1차측의 기준 전위(gnd_pri)와 가상적으로 동일하다. 1차측의 기준 전위(gnd_pri)는 구동 회로(10)의 기준 전위이다.
구동 회로(10)는 구동 로직(20), 하류측에 접속된 TOP 구동기(40)를 갖는 TOP 레벨 시프터(30), 및 BOT 구동기(50)를 갖는다. 이 경우, BOT 구동기(50)는 구동 로직(20)의 기준 전위에 있다.
도 2는 BOT 레벨 시프터(70)를 갖는 본 발명에 따른 모놀리식 집적 구동 회로(10)를 나타낸 것이다. 본 발명은 도 1에 도시된 종래 기술의 개량이다. BOT 스위치(도 1의 64)는 2차측의 기준 전위(gnd_ sek)에 있고, 큰 라인 인덕턴스를 갖는 적용분야에서, 이 기준 전위는 위상에 있어서 1차측의 기준 전위(gnd_pri)와 다르다. 이 경우, BOT 레벨 시프터(70)는 업 레벨 시프터 브랜치(72), 다운 레벨 시프터 브랜치(74), 및 이들 브랜치의 하류측 즉, 상기 업 및 다운 레벨 시프터 브랜치(72 및 74)의 출력이 입력에 접속되고 2차측의 기준 전위(gnd_sek)에 있는 신호 평가 회로(76)를 포함한다. 신호 평가 회로(76)의 출력은 BOT 구동기(52)의 입력에 접속된다.
도 3은 본 발명에 따른 구동 장치의 BOT 레벨 시프터(70)를 상세하게 나타낸 것이다. 도 4는 본 발명에 따른 방법의 시뮬레이션 결과를 나타낸 것이다.
이 경우, BOT 레벨 시프터(70)는 2개의 대칭부, 즉, 업 레벨 시프터 브랜치(72) 및 다운 레벨 시프터 브랜치(74)를 갖는다. 이들 브랜치는, 각각 상보 트랜지스터가 사용되더라도, 즉, 업 레벨 시프터 브랜치 내의 n 채널 트랜지스터가 다운 레벨 시프터 브랜치 내의 p 채널 트랜지스터에 의해 구현되거나 그 반대이더라도, 원리적으로 구성 및 기능에 있어서 동일하다. 업 레벨 시프터 브랜치(72) 내의 전원 전압에 접속된 단자들은 다운 레벨 시프터 브랜치(74) 내의 해당 기준 전위에 접속되거나 그 반대이다. 이하, 업 및 다운 레벨 시프터 브랜치의 구성을 설명한다.
업 레벨 시프터 브랜치는 n 채널형의 스위칭 트랜지스터(M1 및 M2), 트랜지스터(M3 및 M4), 다이오드(D1 및 D2), 및 p 채널형의 트랜지스터(M5, M6, M7 및 M8)를 갖는 2개의 동일 부분 브랜치를 포함한다. 각각의 부분 브랜치의 컴포넌트들은 직렬로 접속된다. 스위칭 트랜지스터(M1 및 M2)의 소스 단자는 1차측 기준 전위(gnd_pri)에 접속된다. 트랜지스터(M3 및 M4)의 게이트 단자는 1차측 전원 전압 단자(vdd_pri)에 접속된다. 트랜지스터(M7 및 M8)의 소스 단자는 2차측 전원 전압 단자(vdd_sek)에 접속되고, 트랜지스터(M5 및 M6)의 게이트 단자는 2차측 기준 전 위(gnd_sek)에 접속된다. 트랜지스터(M7 및 M8)의 게이트 단자는 트랜지스터(M8 및 M7)의 드레인, 즉, 병렬 브랜치(크로스-커플링)의 트랜지스터의 드레인에 각각 접속된다. 트랜지스터(M7)의 드레인은 업 레벨 시프터 브랜치(72)의 출력(OUTp)을 형성하고, 신호 평가 회로(76)의 제1 입력에 접속된다.
마찬가지로 다운 레벨 시프터 브랜치(74)의 각각의 부분 브랜치는 p 채널형의 스위칭 트랜지스터(M11 및 M12) 및 트랜지스터(M13 및 M14), 다이오드(D11 및 D12), 및 n 채널형의 트랜지스터(M15, M16, M17 및 M18)를 포함한다. 각각의 부분 브랜치의 컴포넌트들은 직렬로 접속된다. 스위칭 트랜지스터(M11 및 M12)의 소스 단자는 1차측 전원 전압 단자(vdd_pri)에 접속된다. 트랜지스터(M13 및 M14)의 게이트 단자는 1차측 기준 전위(gnd_pri)에 접속된다. 트랜지스터(M17 및 M18)의 소스 단자는 2차측 기준 전위(gnd_sek)에 접속되고, 트랜지스터(M15 및 M16)의 게이트 단자는 2차측 전원 전압 단자(vdd_sek)에 접속된다. 트랜지스터(M17 및 M18)의 게이트 단자는 트랜지스터(M18 및 M17)의 드레인, 즉, 병렬 브랜치(크로스-커플링)의 트랜지스터의 드레인에 각각 접속된다. 트랜지스터(M17)의 드레인은 다운 레벨 시프터 브랜치(74)의 출력(OUTn)을 형성하고, 신호 평가 회로(76)의 제2 입력에 접속된다.
이하, 2차측 기준 전위(gnd_sek)가 가상적으로 1차측 기준 전위(gnd_pri)와 같거나 큰 경우의 업 레벨 시프터 브랜치(72)의 기능을 설명한다. 다운 레벨 시프터 브랜치(74)에서, 다른 극성에 대해서도 마찬가지로 적용된다. 구동 로직에 의해 조절되는 제어 신호(IN), 예를 들어, 직사각형 펄스가 스위칭 트랜지스터(M1)의 게 이트로 전달된다. 인버터(INV)에 의해 생성된 반전 신호는 스위칭 트랜지스터(M2)의 게이트로 전달된다. 제어 신호는 트랜지스터(M1 및 M2)의 각각의 배타적 스위칭 온을 초래한다. 트랜지스터(M1)가 스위칭 온되면, 트랜지스터(M3)는 개방된다(캐스코드 원리; cascode principle).
다이오드(D1)는 순방향 바이어스된다. 이 시점에서 트랜지스터(M7)의 게이트-소스 전압이 임계 전압보다 큰 네거티브(크기에 있어서 큰)이고 트랜지스터가 도통(on)되기 때문에, 트랜지스터(M7)의 드레인 전위가 2차측 전원 전압(vdd_sek)에 근접한다. 이것은 그 시점에서 제2 부분 브랜치(M2, M4, M6, M8 및 D2)에서, 트랜지스터(M2, M4 및 M6)가 도통(on)되고 트랜지스터(M8)가 도통되지 않기(off) 때문이다. 그러므로 노드(p1)(트랜지스터(M7)의 게이트 전위)는 2차 기준 전위(gnd_sek)에 근접한다. 따라서 트랜지스터(M5)는 임계 전압보다 낮은 게이트-소스 전압을 갖는다. 결과적으로 트랜지스터(M5)는 도통(on)된다.
션트 전류가 부분 브랜치(M1, M3, M5, M7 및 D1)에서 증가한다. 결과적으로, 업 레벨 시프터 브랜치(72)의 출력(OUTp)에서의 전위는 감소한다. 결국, 트랜지스터(M8)의 게이트-소스 전압은 감소한다. 게이트-소스 전압이 임계 전압 아래로 떨어지면, 트랜지스터(M8)는 도통(on)되고 노드(p1)에서의 전위가 상승하여, 트랜지스터(M7)의 게이트-소스 전압이 임계 전압보다 더 포지티브가 되고 트랜지스터(M7)가 차단(off)되기 시작할 때까지 트랜지스터(M7)의 게이트-소스 전압이 상승하는 효과를 갖는다. 따라서 출력 노드(OUTp)에서의 전위는 더 감소한다.
트랜지스터(M7 및 M8)의 크로스커플링의 결과로서, 2개의 부분 브랜치는 멀 티바이브레이터로서 동작한다. 2개의 부분 브랜치의 포지티브 피드백의 결과로서, 스테이지의 스위칭 시간, 즉, 상당한 스위칭 전류가 흐를 수 있는 기간이 매우 짧아진다. 이것은 레벨 시프터의 전력 소비를 감소시킨다.
출력(OUTp) 및 노드(p1)에서의 최소 전위는 트랜지스터(M5 및 M6)의 임계 전압에 대략 도달되도록 정적인 방식으로 온 상태에서 형성된다. 결과적으로, 전환 동안만 션트 전류가 스위칭 온 부분 브랜치를 통해 흐른다. 그렇지 않으면, 블록킹(스위칭-오프) 트랜지스터(M5 및 M6)는 스위칭-온 레벨 시프터 브랜치에서 추가의 전류가 흐르는 것을 방지한다. 결과적으로 전체 업 레벨 시프터 브랜치(72)는 션트 전류없이 정적으로 동작한다.
트랜지스터(M5 및 M6)의 게이트 단자가 2차측 기준 전위(gnd_sek)에 있고 출력(OUTp) 및 노드(p1)에서의 가장 낮은 전위는 2차측 기준 전위(gnd_sek)에서 트랜지스터(M5 및 M6)의 임계 전압을 뺀 영역의 값으로 제한되므로, 2차측 동작 전압, 즉, 전위차(vdd_sek - gnd_sek)가 허용가능한 게이트-소스 전압의 크기를 초과하지 않으면, 트랜지스터(M7 및 M8)의 허용가능한 게이트-소스 전압은 초과될 수 없다. 다른 모든 트랜지스터에 있어서, 게이트-소스 전압의 크기는 각각의 1차측(vdd_pri) 및 2차측(vdd-sek) 동작 전압을 초과하지 않는다. 결과적으로 1차측 및 2차측의 기준 전위 사이에서 발생할 수 있는 큰 전압차 조차도 사용된 트랜지스터의 게이트 산화물의 로딩(loading)을 초래하지 않는다. 다운 레벨 시프터 브랜치에서 1차측의 기준 전위(gnd_pri)보다 낮은 2차측의 기준 전위(gnd_sek)에 대하여 상기 설명이 마찬가지로 적용된다.
1차측 및 2차측 기준 전위 사이의 최대 허용가능 차는 트랜지스터(M3 내지 M6)의 드레인-소스 유전 강도에 의해 주어진다. 동작 전압의 영역에 있는 전위차, 예를 들어, 15 V를 극복하기 위하여, 저전압 트랜지스터(M3 내지 M6)를 사용할 수 있다. 더 높은 전압을 위하여, 중간 전압 또는 고전압 트랜지스터가 채용될 수 있다. 다운 레벨 시프터 브랜치에 있어서, 상술한 설명은 1차측의 기준 전위(gnd_pri)보다 작은 2차측의 기준 전위(gnd_sek)에 대하여 마찬가지로 적용된다.
신호(IN)가 BOT 레벨 시프터(70)의 입력에 존재하지 않을 때, 예를 들어, 1차측 전원 전압(vdd_pri)이 스위칭 온되거나 부재될 때 레벨 시프터(70)의 출력에 정의된 스위치-오프 신호(OUT)를 확보하기 위하여, 풀업 저항기(R3)는 2차측의 동작 전압(vdd_sek)과 출력(OUTp) 사이에 접속된다. 높은 값의 저항기(R1 및 R2)는 1차측의 동작 전압 단자(vdd_pri) 및 트랜지스터(M3 및 M4)의 소스에 접속된다. 따라서 1차측의 정의되지 않은 상태가 주어지면, 트랜지스터(M3 및 M4)는 또한 정의된 방식으로 스위칭 오프된다. 저항기(R11, R12 및 R13)는 다운 레벨 시프터 브랜치(74)에서 유사한 동작을 수행한다.
업 레벨 시프터 브랜치(72)의 출력에서의 스위칭 상태는 신호 평가 회로에 의해 검출되고, 다운 레벨 시프터 브랜치(74)의 출력에서의 스위칭 상태와 함께 평가된다. 생성된 출력 신호(OUT)는 BOT 구동기(52)로 전달된다.
업 레벨 시프터 브랜치(72)를 통한 신호 전송은 2차측의 기준 전위(gnd_sek)가 1차측의 기준 전위(gnd_pri)보다 높거나 동등하거나 약간 낮은 경우에만 유효하다. 2차측의 기준 전위(gnd_sek)가 1차측에 대하여 특정 값, 예를 들어 수 볼트 미 만이 되면, 임계값 검출 회로, 예를 들어, 비교기 또는 슈미트 트리거(Schmitt trigger)에 의해 신호 평가 회로에서 미리 정해진 소정의 스위칭-온 임계값이 미달(undershot)되지 않는다. 이 경우 스위칭-온 신호는 전송되지 않는다. 출력(OUTp)에서의 전압은 오프 상태(LOW)에 대응한다. 트랜지스터(M1 내지 M8)의 드레인-벌크(drain-bulk) 다이오드가 순방향 바이어스될 정도로 2차측의 전위가 감소하면, 즉, 2차측 전원 전위(vdd_sek)가 1차측 기준 전위(gnd_pri) 미만으로 떨어지면, 다이오드(D1 및 D2)는 양 부분 브랜치를 통한 전류 흐름을 차단한다.
마찬가지로 다운 레벨 시프터 브랜치(74)를 통한 신호 전송은 2차측의 기준 전위(gnd_sek)가 1차측의 기준 전위(gnd_pri)보다 낮거나, 동등하거나 약간 높은 경우에만 유효하다. 2차측의 기준 전위(gnd_sek)가 1차측에 대하여 특정 값, 예를 들어, 수 볼트보다 높을 때, 임계값 검출 회로, 예를 들어, EM 비교기 또는 슈미트 트리거에 의해 신호 평가 회로에서 미리 정해진 소정의 스위칭-온 임계값이 초과되지 않는다. 이 경우 스위칭-온 신호는 전송되지 않는다. 출력에서의 전압(OUTn)이 오프 상태(HIGH)에 대응한다. 트랜지스터(M11 내지 M18)의 드레인-벌크 다이오드가 순방향 바이어스될 정도로 2차측의 전위가 증가하면, 즉, 2차측 기준 전위(gnd_sek)가 1차측 전원 전압(vdd_pri)의 전위보다 커지면, 다이오드(D11 및 D12)는 양 부분 브랜치를 통한 전류 흐름을 차단한다.
2차측의 기준 전위(gnd_sek)가 1차측의 기준 전위(gnd_pri)보다 수 볼트 범위 내에서 높거나 낮으면, 업 및 다운 레벨 시프터 브랜치(72 및 74)는 1차측으로부터 2차측으로 유효 신호를 전송한다. 이 중첩 범위는 컴포넌트 파라미터의 기술 적으로 지시된 요동 때문에 전송 임계의 제조 변형 및 2차측 기준 전위에 있어서의 급격한 변화를 고려한 경우에도 신뢰성있는 신호 전송을 확보한다. 이것은 레벨 시프터(70)의 간섭 면역을 증가시킨다.
업 레벨 시프터 브랜치(72), 다운 레벨 시프터 브랜치(74) 또는 양 레벨 시프터 브랜치(또는 조합)을 통해 신호가 전송되면, 신호 평가 회로(76)는 BOT 구동기(52)에 대한 유효 구동 신호(OUT)를 생성한다.
도 4는 2차측의 네거티브 기준 전위(gnd_sek=-15V, 좌측), 1차측 및 2차측의 동일한 기준 전위(gnd_sek=0V, 중간), 및 2차측의 포지티브 기준 전위(gnd_sek=15V, 우측)에 대한 시뮬레이션에서 도 3에 따른 레벨 시프터(70)의 일시적인 전송 거동을 나타낸 것이다. 이 경우, 1차측의 기준 전위(gnd_pri)는 항상 접지 전위(0V)에 있다. 각각의 경우의 동일한 직사각형 구동 신호(UIN)는 입력(IN)에 전달된다. 1차측 및 2차측의 동일한 기준 전위(중간)에 대하여, 전송된 신호는 업 레벨 시프터 브랜치(UOUTp)의 출력 및 다운 레벨 시프터 브랜치(UOUTn)의 출력에서 나타나는 반면, 네거티브 및 포지티브 기준 전위에 대하여, 전송된 신호는 각각 지정된 레벨 시프터 브랜치의 출력에만 나타나고 대응하는 상보 레벨 시프터 브랜치의 출력은 오프 상태로 남아 있음을 알 수 있다. 이들 3가지 경우에서, 신호 평가 회로는 적어도 하나의 신호가 업 및/또는 다운 레벨 시프터 브랜치를 통해 전송되었다는 것을 인식하고 유효 출력 신호(UOUT)를 출력한다. 따라서 레벨 시프터(70)는 원하는 거동을 나타낸다.
도 1은 종래 기술에 따른 모놀리식 집적 구동 회로를 나타내는 도면.
도 2는 BOT 레벨 시프터를 갖는 본 발명에 따른 모놀리식 집적 구동 회로를 나타내는 도면.
도 3은 본 발명에 따른 구동 회로의 BOT 레벨 시프터를 나타내는 도면.
도 4는 본 발명에 따른 방법의 시뮬레이션 결과를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 구동 회로 20: 구동 로직
30: TOP 레벨 시프터 40: TOP 구동기
52: BOT 구동기 70: BOT 레벨 시프터
72: 업 레벨 시프터 브랜치 74: 다운 레벨 시프터 브랜치
76: 신호 평가 회로

Claims (12)

  1. 구동 로직(20)으로부터 BOT 구동기(52)로 입력 신호(IN)을 송신하는 BOT 레벨 시프터(70)를 갖는 구동 회로(10)에 있어서,
    상기 레벨 시프터(70)는 업 및 다운 레벨 시프터 브랜치(72 및 74), 및 상기 업 및 다운 레벨 시프터 브랜치(72 및 74)의 출력에 입력이 접속된 신호 평가 회로(76)의 배치로서 형성되며,
    상기 업 레벨 시프터 브랜치(72)는 2개의 부분 브랜치로 형성되고, 이들 부분에 대하여 각각 2개의 n 채널 트랜지스터(M1, M3 및 M2, M4)의 직렬 배치로 형성되며, 상기 입력 신호(IN)는 트랜지스터(M1)에 존재하고, 반전 입력 신호는 트랜지스터(M2), 다이오드(D1 및 D2) 및 각각 2개의 p 채널 트랜지스터(M5, M7 및 M6, M8)에 존재하며, 상기 다운 레벨 시프터 브랜치(74)는 2개의 부분 브랜치로 형성되고, 이들 부분에 대하여 각각 2개의 p 채널 트랜지스터(M11, M13 및 M12, M14)의 직렬 배치로 형성되며, 상기 입력 신호(IN)는 트랜지스터(M12)에 존재하고, 반전 입력 신호는 트랜지스터(M11), 다이오드(D11 및 D12) 및 각각 2개의 n 채널 트랜지스터(M15, M17 및 M16, M18)에 존재하는 것을 특징으로 하는 입력 신호를 송신하는 BOT 레벨 시프터를 갖는 구동 회로.
  2. 제1항에 있어서,
    상기 레벨 시프터(70) 내에서 업 레벨 시프터 브랜치(72)는 다운 레벨 시프터 브랜치(74)와 상보적으로 형성되는 것을 특징으로 하는 입력 신호를 송신하는 BOT 레벨 시프터를 갖는 구동 회로.
  3. 제1항에 있어서,
    상기 업 레벨 시프터 브랜치(72)의 출력 및 다운 레벨 시프터 브랜치(74)의 출력은 상기 신호 평가 회로(76)의 입력에 접속되고, 상기 신호 평가 회로(76)의 출력(OUT)은 상기 BOT 구동기(52)의 입력 신호를 형성하는 것을 특징으로 하는 입력 신호를 송신하는 BOT 레벨 시프터를 갖는 구동 회로.
  4. 제1항에 있어서,
    상기 구동 로직(20), 레벨 시프터(70) 및 BOT 구동기(52)는 모놀리식 집적된 것을 특징으로 하는 입력 신호를 송신하는 BOT 레벨 시프터를 갖는 구동 회로.
  5. 제1항에 있어서,
    상기 업 레벨 시프터 브랜치(72) 내의 컴포넌트(M1 내지 M8, D1 및 D2)를 구성하는 멀티바이브레이터는 트랜지스터(M7 및 M8)의 상호 접속에 의해 형성되고, 상기 다운 레벨 시프터 브랜치(74) 내의 컴포넌트(M11 내지 M18, D11 및 D12)를 구성하는 멀티바이브레이터는 트랜지스터(M17 및 M18)의 상호 접속에 의해 형성되는 것을 특징으로 하는 입력 신호를 송신하는 BOT 레벨 시프터를 갖는 구동 회로.
  6. 제1항에 있어서,
    상기 트랜지스터(M5 및 M6)의 게이트는 상기 BOT 구동기(52)의 기준 전위(gnd_sek)에 접속되고, 상기 트랜지스터(M15 및 M16)의 게이트는 상기 BOT 구동기(52)의 전원 전위(vdd_sek)에 접속되는 것을 특징으로 하는 입력 신호를 송신하는 BOT 레벨 시프터를 갖는 구동 회로.
  7. 제1항에 따른 BOT 레벨 시프터(70)를 갖는 구동 회로(10)에서 구동 로직(20)으로부터 BOT 구동기(52)로 입력 신호(IN)를 송신하기 위한 지정 방법에 있어서,
    업 및 다운 레벨 시프터 브랜치(72 및 72) 중의 적어도 하나가 신호 평가 회로(76)의 각각의 지정된 입력에 신호(OUTp 및 OUTn)을 출력하면, 상기 신호 평가 회로(76)는 출력 신호(OUT)를 BOT 구동기(52)로 전송하고,
    2차측 기준 전위(gnd_sek)가 가상적으로 1차측 기준 전위(gnd_pri)와 동일하거나 높으면, 상기 업 레벨 시프터 브랜치(72)는 상기 신호 평가 회로(76)의 지정된 입력으로의 신호를 나타내고, 상기 2차측 기준 전위(gnd_sek)가 가상적으로 1차측 기준 전위(gnd_pri)와 동일하거나 낮으면, 상기 다운 레벨 시프터 브랜치(74)는 상기 신호 평가 회로(76)의 지정된 입력으로의 신호를 나타내는 것을 특징으로 하는 입력 신호를 송신하기 위한 지정 방법.
  8. 제7항에 있어서,
    레벨 시프터 브랜치(72 및 74)의 부분 브랜치를 통한 신호 변화시에 션트 전류가 흐르는 기간은 관련된 입력 신호(IN)가 존재하는 기간보다 짧은 것을 특징으로 하는 입력 신호를 송신하기 위한 지정 방법.
  9. 제7항에 있어서,
    1차측 및 2차측 기준 전위(gnd_pri 및 gnd_sek) 간의 차와 독립적으로, 트랜지스터(M7, M8 및 M17, M18)의 게이트-소스 전압의 크기는 2차측 동작 전압(vdd_sek)보다 작거나 같은 전압으로 제한되는 것을 특징으로 하는 입력 신호를 송신하기 위한 지정 방법.
  10. 삭제
  11. 삭제
  12. 삭제
KR1020070106384A 2006-10-28 2007-10-23 입력 신호를 송신하는 ｂｏｔ 레벨 시프터를 갖는 구동 회로 및 그 입력 신호를 송신하기 위한 지정 방법 KR101441685B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006050913.7 2006-10-28
DE102006050913A DE102006050913B4 (de) 2006-10-28 2006-10-28 Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren

Publications (2)

Publication Number Publication Date
KR20080038018A KR20080038018A (ko) 2008-05-02
KR101441685B1 true KR101441685B1 (ko) 2014-09-17

Family

ID=39264624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070106384A KR101441685B1 (ko) 2006-10-28 2007-10-23 입력 신호를 송신하는 ｂｏｔ 레벨 시프터를 갖는 구동 회로 및 그 입력 신호를 송신하기 위한 지정 방법

Country Status (7)

Country Link
US (1) US7626441B2 (ko)
EP (1) EP1926198B1 (ko)
JP (1) JP5134908B2 (ko)
KR (1) KR101441685B1 (ko)
CN (1) CN101170274B (ko)
BR (1) BRPI0705797A (ko)
DE (1) DE102006050913B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007006319B4 (de) * 2007-02-08 2012-12-13 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
DE102010018997B4 (de) 2010-05-03 2013-04-04 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit Übertragungsschaltung zur kapazitiven Übertragung eines Signals und zugeordnetes Verfahren
DE102013112262A1 (de) 2013-11-07 2015-05-07 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung für Drei-Level-Inverter
DE102013112264A1 (de) 2013-11-07 2015-05-07 Semikron Elektronik Gmbh & Co. Kg Ansteuersystem zur Ansteuerung von Brückenschaltungen mit symmetrisch geerdetem Zwischenkreis
CN108666232B (zh) * 2017-03-28 2021-11-12 雷仲礼 基板处理系统、基板翻转装置和方法
CN110247550A (zh) * 2018-03-09 2019-09-17 上海岭芯微电子有限公司 一种升压型同步dc-dc电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930701017A (ko) * 1991-03-20 1993-03-16 세까사와 요시 레벨변환회로
US6222385B1 (en) 1999-01-12 2001-04-24 Hyundai Electronics Industries Co., Ltd. Level shifter circuit
US6323704B1 (en) * 2000-08-08 2001-11-27 Motorola Inc. Multiple voltage compatible I/O buffer
JP2006115472A (ja) 2004-10-13 2006-04-27 Semikron Elektronik Gmbh & Co Kg パワー半導体スイッチを駆動するための集積回路装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638625B2 (ja) * 1988-09-21 1997-08-06 日本インター株式会社 Ｍｏｓ−ｆｅｔゲート駆動回路
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
JP3292662B2 (ja) * 1996-08-30 2002-06-17 東芝エレベータ株式会社 インバータ制御装置
JP4462776B2 (ja) 2001-03-13 2010-05-12 三菱電機株式会社 電力変換装置および信号レベル変換装置
US6882200B2 (en) * 2001-07-23 2005-04-19 Intel Corporation Controlling signal states and leakage current during a sleep mode
DE10241711A1 (de) * 2001-12-13 2003-07-03 Mitsubishi Electric Corp Leistungshalbleiterbaugruppe
US6586974B1 (en) * 2002-05-08 2003-07-01 Agilent Technologies, Inc. Method for reducing short circuit current during power up and power down for high voltage pad drivers with analog slew rate control
US20050134355A1 (en) * 2003-12-18 2005-06-23 Masato Maede Level shift circuit
JP2006187101A (ja) * 2004-12-27 2006-07-13 Nissan Motor Co Ltd 電圧駆動素子の駆動方法
DE102005023652B3 (de) * 2005-05-23 2006-08-03 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Fehlererkennung zur Ansteuerung von Leistungshalbleiterschaltern und zugehöriges Verfahren
DE102007006319B4 (de) * 2007-02-08 2012-12-13 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930701017A (ko) * 1991-03-20 1993-03-16 세까사와 요시 레벨변환회로
US6222385B1 (en) 1999-01-12 2001-04-24 Hyundai Electronics Industries Co., Ltd. Level shifter circuit
US6323704B1 (en) * 2000-08-08 2001-11-27 Motorola Inc. Multiple voltage compatible I/O buffer
JP2006115472A (ja) 2004-10-13 2006-04-27 Semikron Elektronik Gmbh & Co Kg パワー半導体スイッチを駆動するための集積回路装置

Also Published As

Publication number Publication date
KR20080038018A (ko) 2008-05-02
US20080136488A1 (en) 2008-06-12
JP5134908B2 (ja) 2013-01-30
CN101170274A (zh) 2008-04-30
BRPI0705797A (pt) 2008-06-10
EP1926198B1 (de) 2016-05-04
US7626441B2 (en) 2009-12-01
DE102006050913B4 (de) 2012-08-23
EP1926198A2 (de) 2008-05-28
JP2008113430A (ja) 2008-05-15
DE102006050913A1 (de) 2008-05-08
CN101170274B (zh) 2012-11-14
EP1926198A3 (de) 2010-12-08

Similar Documents

Publication Publication Date Title
JP5134987B2 (ja) 入力信号を伝達するためのｔｏｐレベルシフタを有する駆動回路及びそれに付属の方法
KR101441685B1 (ko) 입력 신호를 송신하는 ｂｏｔ 레벨 시프터를 갖는 구동 회로 및 그 입력 신호를 송신하기 위한 지정 방법
US8493101B2 (en) Drive circuit with a transmission circuit for capacitively transmitting a signal and associated method
AU2004216021B2 (en) On chip power supply
US10916653B2 (en) Transient-insensitive level shifter
US6967518B2 (en) High voltage level shifting IC with under-ground voltage swing withstanding capability
KR100535346B1 (ko) 반도체 집적회로장치
US10243549B2 (en) Drive circuit for power element
US6538867B1 (en) FET switch with overvoltage protection
JPH11205123A (ja) 高耐圧パワー集積回路
KR980012402A (ko) 아날로그 스위치회로
US11632101B1 (en) Voltage level shifter applicable to very-low voltages
US20090289685A1 (en) Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation
JP7378372B2 (ja) 半導体装置
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
WO2022016135A1 (en) Multi-channel digital isolator with integrated pwm interlock protection
US6452827B1 (en) I/O circuit of semiconductor integrated device
US6330172B1 (en) Switching device
US20240235547A9 (en) Power Transmission Gate Using Charge Pump
US20240137018A1 (en) Power Transmission Gate Using Charge Pump
TWI789242B (zh) 電位轉換電路
JP2023022530A (ja) レベルシフト回路
TW202418760A (zh) 使用電荷泵的電力傳輸閘
CN117220657A (zh) 高压开关电路及芯片
KR20000074289A (ko) 레벨 쉬프터 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170817

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 6