JP5119658B2 - 半導体素子および半導体素子のダイボンド接続方法 - Google Patents
半導体素子および半導体素子のダイボンド接続方法 Download PDFInfo
- Publication number
- JP5119658B2 JP5119658B2 JP2006336237A JP2006336237A JP5119658B2 JP 5119658 B2 JP5119658 B2 JP 5119658B2 JP 2006336237 A JP2006336237 A JP 2006336237A JP 2006336237 A JP2006336237 A JP 2006336237A JP 5119658 B2 JP5119658 B2 JP 5119658B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal
- semiconductor
- metal film
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01094—Plutonium [Pu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
このプロセスにより、ダイボンドが全て完了するまで、半導体チップは高温な状態にさらされ、その間接合材である半田は液体状態になっており、拡散反応が急激に進んでいる。この拡散が過度に進むと、例えばリードフレームのバリアメタルを超えて半田材がリードフレームの母材まで拡散し、これにより半田層内にボイドが発生し、接合強度低下や、熱抵抗値の劣化不具合が発生する。
現在、上記対策として、ダイボンドを行うチップの数量を限定させてダイボンド時間を短くし、半田材がフレーム母材へ拡散するのを抑えているが、これによりリードフレームの取れ数が大幅に低下し、材料コストを引き上げる原因となっている(例えば、特許文献1参照)。
実施の形態1.
図1〜図5は、この発明の実施の形態1による半導体素子およびそのダイボンド接続方法を示すものである。
通常、半田層のボイドは、プロセスの制約上、ダイボンドを行っている間に半導体チップが半田の融点より高い高温にさらされるため、半田層が液体状態になり、このために半田の拡散速度が極端に早くなり、異常拡散のすえにボイドが発生する。これを抑えるためには、ダイボンドが完了した時点で、ダイボンドの設定温度より高い温度まで融点上昇させ、半田を固体状態にすることで、拡散速度を低下させボイドの発生を抑える必要がある。
その方策として、本実施の形態では、半導体チップの裏面に半田接合層のメタルを形成し、そのメタル上に、使用する半田材の融点を上昇させる特定金属を添加させる。その様なメタル構成を保有した半導体チップをダイボンドすることで、半田内にその金属が拡散し、等温凝固状態となる。この場合、半田材は固体状態であり、高温状態での放置でも拡散速度が遅いのでボイドの発生を抑制することが可能となる。
図1は、この発明の実施の形態1による半導体素子のチップ構造を示す断面図である。
図1において、7は半導体、8は第1の金属膜としての半田接合層メタル、9は第2の金属膜としての融点上昇メタル、10は半田濡れ性向上と酸化防止のための第3の金属膜としてのメタル、11は半田、12はリードフレーム側の酸化防止メタルメッキ、13はリードフレーム側の半田接合層メタルメッキ、14はリードフレーム母材メタルである。半田11の半田材としてAuSnからなる半田を用いる場合、半導体7の半導体チップの裏面のメタル構成として、半導体7/Niからなる半田接合層メタル8/Tiからなる融点上昇メタル9/半田濡れ性向上と酸化防止のためのAuからなるメタル10の順序でメタル層を形成する。
図2は、AuSnの半田11と最初に接する半田濡れ性向上と酸化防止のためのAuからなるメタル10は、瞬時に半田11内に拡散することを示す。15は半田11に半田濡れ性向上用のメタル10が溶解した状態である。
尚、Tiの含有量であるが、AuSnの半田量に対し少ない場合は融点上昇量が少なく等温凝固しない。半田11を融点上昇させるためには、Tiの含有比率を、10-4wt%以上にする必要がある。
図6、図7は、この発明の実施の形態2による半導体素子およびそのダイボンド接続方法を示すもので、上記実施の形態1では、融点上昇をさせる金属である融点上昇メタル9としてTiを挙げたが、融点上昇メタル9としてPtを用いてもよく、この場合においても、Tiの場合と同様の効果が得られる。本実施の形態では、融点上昇のためのメタルを均一に半田拡散させるため、融点上昇メタル9を半導体チップ裏面表面に縞状にして蒸着する。
図6、図7において、19は融点上昇メタル、20は半田接合層メタル、21は半導体、22は半田濡れ性向上・酸化防止用のメタルである。これにより、リードフレーム側にも融点上昇メタル19が均一に拡散する。
以上のように、この実施の形態2によれば、融点上昇をさせる金属である融点上昇メタル9としてPtを用いることで、上記実施の形態1と同様に、半導体チップが高温で長時間放置されても、拡散は進まず,過剰な金属間化合物の生成が抑制されるため、接合部にボイドなどが発生せず、熱抵抗値の上昇もなく、接合信頼性が保たれる。
図8は、この発明の実施の形態3による半導体素子において、融点上昇の効果のあるメタルを粉状にし、半田接合層に均一に混ぜたときの半導体チップ断面を示すものである。
図8において、23は上記実施の形態2における融点上昇メタル19が均一に含有されている半田接合層メタルである。
本実施の形態では、融点上昇のためのメタルを均一に半田拡散させるため、融点上昇メタル19を粉状にし、半田接合層メタル20に均一に含有させるようにしている。
図9は、この発明の実施の形態4による半導体素子のチップ構造を示す断面図であり、図1と対応する部分には同一符号を付し、その詳細説明を省略する。
図9において、91は金属(半田接合層メタル8)と半導体基材を強固に接合させるためのTiからなる第4の金属膜としての接合メタル,92は半田接合時に半田11中に拡散してその融点を上昇させるTiからなる、ここでは第2の金属膜として機能する融点上昇メタルである。
また、半導体7側のNi即ち半田接合層メタル8よりもリードフレーム側のNi即ち半田接合層メタル13を厚く形成することにより、接合プロセスの加熱中にリードフレーム母材メタル14に用いるCu(半田の拡散が速い)が半田11に接触することを防止することが可能である。
また、半導体7の基材として半導体(Si)を挙げたが、GaAsをはじめとする化合物半導体や、AlNやSiCをはじめとするサブマント(ヒートスプレッダ)でも代替することが可能である。また、半田11の半田材として80Au20Snを用いた場合について説明したが、SnAgCuやAuSiなどSnまたはAuを含む半田であれば同様の効果が期待できる。
Claims (6)
- 半導体裏面に対して最上層に配置され、半田との間で合金を形成させるための第1の金属膜と、該第1の金属膜の下位層に形成され、等温凝固をさせる第2の金属膜と、該第2の金属膜の下位層に形成され、酸化防止や半田との濡れ性を考慮して半田と接合する第3の金属膜と、上記半導体裏面と上記第1の金属膜の間に設けられ、該第1の金属膜と半導体基材を強固に接合させるための第4の金属膜とを備えたことを特徴とする半導体素子。
- 上記第4の金属膜および上記第1〜第3の金属膜を、上記半導体裏面に対してTi/Ni/Ti/Auの順で構成したことを特徴とする請求項1に記載の半導体素子。
- 上記第4の金属膜および上記第1〜第3の金属膜を、上記半導体裏面に対してTi/Ni/Pt/Auの順で構成したことを特徴とする請求項1に記載の半導体素子。
- 上記等温凝固をさせる第2の金属膜は、半導体チップの裏面に形成され、その全面に金属膜が形成されたことを特徴とする請求項1乃至3のいずれか1項に記載の半導体素子。
- 上記等温凝固させる第2の金属膜は、半導体チップの裏面に形成され、該形成エリアが上記半導体チップの接合面積の一部であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体素子。
- 上記等温凝固させる第2の金属膜の金属粉を均一に半田接合金属に含有したことを特徴とする請求項1乃至5のいずれか1項に記載の半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006336237A JP5119658B2 (ja) | 2005-12-16 | 2006-12-13 | 半導体素子および半導体素子のダイボンド接続方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363730 | 2005-12-16 | ||
JP2005363730 | 2005-12-16 | ||
JP2006336237A JP5119658B2 (ja) | 2005-12-16 | 2006-12-13 | 半導体素子および半導体素子のダイボンド接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007189214A JP2007189214A (ja) | 2007-07-26 |
JP5119658B2 true JP5119658B2 (ja) | 2013-01-16 |
Family
ID=38344128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006336237A Active JP5119658B2 (ja) | 2005-12-16 | 2006-12-13 | 半導体素子および半導体素子のダイボンド接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5119658B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199031A (ja) * | 2010-03-19 | 2011-10-06 | Denso Corp | 半導体装置及び半導体装置の製造方法 |
JP2014512699A (ja) * | 2011-04-29 | 2014-05-22 | アンバーウェーブ, インコーポレイテッド | 薄膜はんだ接合 |
JP2015056641A (ja) | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19747846A1 (de) * | 1997-10-30 | 1999-05-06 | Daimler Benz Ag | Bauelement und Verfahren zum Herstellen des Bauelements |
-
2006
- 2006-12-13 JP JP2006336237A patent/JP5119658B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007189214A (ja) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104520062B (zh) | 高温无铅焊料合金 | |
CN102917835B (zh) | 接合材料、接合材料的制造方法以及接合结构的制造方法 | |
JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
US10157877B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2007123395A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5677346B2 (ja) | 半導体素子、半導体装置、半導体装置の製造方法及び接続材料 | |
JP5968046B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006035310A (ja) | 無鉛はんだ合金 | |
US7626275B2 (en) | Semiconductor device | |
JP5657145B2 (ja) | 半導体装置 | |
JP6345347B2 (ja) | 半導体装置、半導体装置の製造方法、及び接合材料 | |
CN111435646B (zh) | 半导体装置及其制造方法 | |
JP5119658B2 (ja) | 半導体素子および半導体素子のダイボンド接続方法 | |
JP2014146645A (ja) | 半導体装置 | |
JP2005286274A (ja) | はんだ付け方法 | |
US9123704B2 (en) | Semiconductor device and method for manufacturing the same | |
US20230126663A1 (en) | Layer structure and chip package that includes the layer structure | |
JP2019188456A (ja) | はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置 | |
JPH067990A (ja) | 半田材及び接合方法 | |
JP6116857B2 (ja) | Au系はんだダイアタッチメント半導体装置及びその製造方法 | |
JP2011056555A (ja) | 接続材料、接続材料の製造方法、半導体装置 | |
JPH04270092A (ja) | 半田材料及び接合方法 | |
WO2011001818A1 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI476883B (zh) | 焊料、接點結構及接點結構的製作方法 | |
JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120606 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5119658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |