JP5116615B2 - 位置決め治具ユニット、及び、半田付け方法 - Google Patents
位置決め治具ユニット、及び、半田付け方法 Download PDFInfo
- Publication number
- JP5116615B2 JP5116615B2 JP2008224725A JP2008224725A JP5116615B2 JP 5116615 B2 JP5116615 B2 JP 5116615B2 JP 2008224725 A JP2008224725 A JP 2008224725A JP 2008224725 A JP2008224725 A JP 2008224725A JP 5116615 B2 JP5116615 B2 JP 5116615B2
- Authority
- JP
- Japan
- Prior art keywords
- jig
- circuit board
- solder sheet
- positioning
- positioning hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
また、特許文献1には、回路基板102の接合部分に位置決めされた状態で半導体素子103を半田付けする手法が記載されている。すなわち、半田付けの際には、回路基板102上面の所定位置に第1治具106を配置し、回路基板102の接合部分を外方に露出させる第1治具106の位置決め孔内に半導体素子103及び半田シート105を挿入する。そして、この挿入状態において、第2治具107により半田シート105上の半導体素子103を回路基板102側に押し付けながら、半田シート105にリフロー処理を施している。
そして、前述した2つの治具を用いて上述のように気泡を除去しながら半田のリフロー処理を実施する場合には、位置決め孔と半田シート105の側部との隙間(流路)の圧力を低下させることで、溶融した半田シート105に含まれる気泡を除去することができる。これにより、半導体素子103を回路基板102の所望位置に接合することが可能となり、また、これらの接合強度の向上も同時に図ることができる。
なお、ヒートシンク101と回路基板102との接合、及び、回路基板102と半導体素子103との接合を両方とも半田シートにより行う場合には、これら2つの接合を同時に行う必要があるが、従来では、ヒートシンク101、回路基板102及び半導体素子103の3つを同時に位置決めする手段はなく、また、リフロー処理時に溶融した2つの半田シート105から気泡を除去する手段もない。
以上のようにして、放熱板、回路基板及び半導体素子の3つの部品を同時に接合することができるため、放熱板、回路基板及び半導体素子からなる半導体ユニットの製造効率の向上を図ることができる。
また、前記位置決め治具ユニットにおいては、前記連通流路が、前記回路基板の上面に当接する前記第3治具の下面から窪んで形成されて、前記素子用位置決め孔の内周面に開口する複数の連通用溝を備え、前記素子用位置決め孔の内周面に対する複数の連通用溝の開口位置が、前記素子用位置決め孔の中心を基準点として相互に点対称となる位置に配されていてもよい。
また、リフロー処理を施す際に、溶融した第1半田シート及び第2半田シートが平滑に形成されるため、回路基板が放熱板に対して傾いた状態で接合されること、及び、半導体素子が回路基板に対して傾いた状態で接合されることを防止できる。
また、放熱板、回路基板及び半導体素子は、位置決め治具ユニットに形成される凹部、基板用位置決め孔及び素子用位置決め孔によって相対的に位置決めされるため、これら放熱板、回路基板及び半導体素子を互いに所望の位置に接合することができる。
さらに、リフロー工程において第1半田シート及び第2半田シート内に含まれる気泡を同時に取り除くことができるため、放熱板、回路基板及び半導体素子の各間の接合強度向上を図ることができる。
図1,2に示すように、この実施形態に係る位置決め治具ユニット1は、回路基板5の下面5bに第1半田シート4を介して放熱板3を半田付けすると共に、回路基板5の上面5aに第2半田シート6を介して半導体素子7を半田付けする際に、放熱板3、回路基板5及び半導体素子7の相対的な位置決めに使用するものである。この位置決め治具ユニット1は、放熱板3、回路基板5及び半導体素子7を半田付けにより接合した半導体ユニット10を、複数(図示例では2つ)同時に製造できるように構成されており、板状に形成された3つの治具11,21,31を備えている。
なお、本実施形態において、放熱板3、回路基板5および半導体素子7は、いずれも平面視矩形の板状に形成されている。また、回路基板5の平面視面積は、放熱板3よりも小さく、半導体素子7よりも大きく形成されている。そして、第1半田シート4は回路基板5と同じ平面視形状を有し、第2半田シート6は半導体素子7と同じ平面視形状を有している。
また、複数の凹部12の配列方向(X方向)の両端には、第1治具11の上面11aから突出する位置決めボルト15が取り付けられている。なお、これら一対の位置決めボルト15は、Y方向に関して各凹部12の長辺の中間位置に配置されている。
各基板用位置決め孔22は、これに回路基板5及び第1半田シート4を挿入した状態(図2参照)において、回路基板5及び第1半田シート4の側部を支持するように、回路基板5の平面視形状に合わせて平面視矩形状に形成されている。なお、基板用位置決め孔22の短辺寸法(図5,6においてX方向に沿う基板用位置決め孔22の長さ寸法)及び長辺寸法(図5においてY方向に沿う基板用位置決め孔22の長さ寸法)は、回路基板5の寸法と同等あるいは僅かに大きくに形成されている。
なお、図示例において、連通孔24は各基板用位置決め孔22に対して6つ開口している。さらに詳述すれば、連通孔24は、基板用位置決め孔22の相対する2つ長辺の中間位置に1つずつ配され、基板用位置決め孔22の4つの角部に1つずつ配置されている。そして、基板用位置決め孔22の長辺の中間位置に配された連通孔24A(以下、長辺連通孔24Aとも呼ぶ。)は平面視で半円状に形成されている。また、角部に配された連通孔24B(以下、角部連通孔24Bとも呼ぶ。)は、その曲率中心が長辺と短辺との交点に一致しており、3/4円状に形成されている。
各基板用位置決め孔22は、これに半導体素子7及び第2半田シート6を挿入した状態(図1,2参照)において、半導体素子7及び第2半田シート6の側部を支持するように、半導体素子7の平面視形状に合わせて平面視矩形状に形成されている。なお、図示例において、半導体素子7及び基板用位置決め孔22は、平面視正方形状に形成されている。そして、素子用位置決め孔32の一辺の長さ寸法は、半導体素子7の寸法と同等あるいは僅かに大きくに形成されている。
さらに詳細に説明すれば、各連通用溝34は、第3治具31の下面33に沿って直線状に延びて形成されており、その長手方向の一端が素子用位置決め孔32の各辺の長手方向の中間位置に開口している。また、各連通用溝34の長手方向は、素子用位置決め孔32の各辺に対して直交している。
さらに、第3治具31には、厚さ方向に貫通する複数の円形孔37が形成されている。これら複数の円形孔37は、複数の素子用位置決め孔32の配列方向に並べられ、相互に隣り合う円形孔37の間に1つの素子用位置決め孔32が位置するように配置されている。各円形孔37の大きさは、第2治具21の上面に第3治具31を重ねた状態において各円形孔37が第2治具21の長辺連通孔24Aの一部に重なるように、また、各円形孔37が基板用位置決め孔22には重ならない程度の大きさに設定されている。
さらに詳細に説明すると、第3治具31は、その上面からの高さ位置が相互に異なる2つの下面33A,33Bを有しており、これら2つの下面33A,33Bの間には第3治具31の厚さ方向に延びる段差面33Cが形成されている。そして、周縁部分38における第3治具31の第1下面33Aが、周縁部分38を除く他の部分における第3治具31の第2下面33Bよりも下側に位置しており、第1下面33Aから窪んで形成される連通用溝34の長手方向の他端が段差面33Cに開口している。なお、図示例において、第1下面33Aから窪む連通用溝34の底面は、第2下面33Bと共に同一平面をなしているが、例えば第2下面33Bとの間に段差を有していてもよい。
また、周縁部分38の高さ寸法(第2下面33Bから第1下面33Aまでの高さ寸法)は、第3治具31を第2治具21の上面21aに配した状態において、第2下面33Bが第2治具21の上面21aに当接すると共に、第1下面33Aが基板用位置決め孔22に挿入された回路基板5の上面に当接するように設定されている(図2参照)。すなわち、周縁部分38の高さ寸法、回路基板5の厚さ寸法及び第1半田シート4の厚さ寸法の合計が基板用位置決め孔22の長さ寸法に一致するように設定されている。
付勢手段は、各位置決めボルト15に挿通されると共に位置決めボルト15に螺着されたナット42と第3治具31の上面との間に挟み込まれるコイルばね52、及び、半導体素子7の上面に載置される錘53によって構成されている。
一方、半導体素子7の上面に載置された錘53は、これに作用する重力によって、放熱板3、第1半田シート4、回路基板5、第2半田シート6及び半導体素子7を互いに押し付けるように付勢する役割を果たす。すなわち、3つの治具11,21,31の重ね合わせ方向が鉛直方向に一致するように位置決め治具ユニット1を配することで、錘53の重さにより半導体素子7を回路基板5に向けて押し付けると共に回路基板5を放熱板3の上面に押し付けることができる。
本実施形態の半田付け方法では、はじめに、放熱板3、第1半田シート4、回路基板5、第2半田シート6及び半導体素子7を順番に重ねた状態で位置決め治具ユニット1に取り付ける(取付工程)。
この取付工程においては、はじめに、第1治具11の凹部12に放熱板3を取りつけ、次いで第2治具21の挿通孔25に位置決めボルト15に挿通させた上で第2治具21を第1治具11の上面11aに重ねて配置する。この状態においては、放熱板3の上面が、第2治具21の厚さ方向に貫通して形成される基板用位置決め孔22及び連通孔24を介して外方に露出する。
この状態においては、回路基板5の上面5aの中央部分のみが素子用位置決め孔32及び円形状孔36を介して外方に露出し、回路基板5の上面5aの周縁部分は、第3治具31によって覆い隠される。
一方、図1,9に示すように、第2治具21の長辺連通孔24Aの一部は円形孔37と厚さ方向に重なるため、長辺の中間に位置する第1半田シート4及び回路基板5の側部は長辺連通孔24A及び円形孔37を介して外方に連通することになる。なお、別個の基板用位置決め孔22に形成されて相互に隣り合う2つの長辺連通孔24Aは、2つの素子用位置決め孔32の間に形成された同一の円形孔37Aと厚さ方向に重なる。このため、第2治具21の2つの基板用位置決め孔22に挿入された第1半田シート4及び回路基板5の側部は、前述した2つの長辺連通孔24A及び同一の円形孔37を介して外方に連通することになる。
ここで、第1空洞部61は、連通用溝34の一端によって素子用位置決め孔32の内周面に開口し、連通用溝34の他端によって第2空洞部62に連通している。また、第2空洞部62は、複数の連通孔24に連通している。
この状態においては、回路基板5の上面5aが半導体素子7によって覆い隠されるため、第3治具31の円形状孔36のみを介して外方に露出することになる。
ここで、長辺連通孔24Aは、前述したように、長辺の中間に位置する第1半田シート4及び回路基板5の側部も外方に連通させる役割も果たしていることから、長辺連通孔24A、第1空洞部61、第2空洞部62及び円形孔37によって、第3治具31の上面に開口して第1半田シート4及び第2半田シート6の側部を一括して外方に露出させる第1連通流路71が構成されることになる。
ここで、角部連通孔24Bは、前述したように、角部に位置する第1半田シート4及び回路基板5の側部も外方に連通させる役割も果たしていることから、角部連通孔24B、第1空洞部61及び第2空洞部62によって、第2治具21の上面21aに開口して第1半田シート4及び第2半田シート6の側部を一括して外方に露出させる第2連通流路72が構成されることになる。
なお、これら第1連通流路71及び第2連通流路72は、同一の第2空洞部62によって相互に連通している。
また、上述したように、放熱板3、回路基板5及び半導体素子7の3つの部品を同時に接合することができるため、放熱板3、回路基板5及び半導体素子7からなる半導体ユニット10の製造効率の向上を図ることができる。
さらに、放熱板3、回路基板5及び半導体素子7は、位置決め治具ユニット1に形成される凹部12、基板用位置決め孔22及び素子用位置決め孔32によって相対的に位置決めされるため、これら放熱板3、回路基板5及び半導体素子7を互いに所望の位置に接合することができる。
さらに、素子用位置決め孔32の内周面に対する複数の連通用溝34の開口位置も、素子用位置決め孔32の中心を基準点として相互に点対称となる位置に配されているため、真空引きの際に素子用位置決め孔32の内周面の周方向にわたって、第2半田シート6の側部から均等に気泡を取り除くことができる。したがって、リフロー処理された第2半田シート6(第2半田フィレット)の厚さ寸法も、第1半田シート4と同様に、半導体素子7の下面にわたってばらつくことを抑制でき、その結果として、半導体素子7が回路基板5に対して傾いた状態で接合されることを防止できる。
さらに、上記付勢手段が設けられていることで、リフロー工程におけるボイドの除去効率をさらに向上させることができる。
また、位置決めボルト15、ナット42及びコイルばね52によって3つの治具11,21,31を相互に押し付けるように固定することで、仮にリフロー工程において3つの治具11,21,31が熱変形して3つの治具11,21,31に反り等が生じたとしても、第1治具11と第2治具21との間、及び、第2治具21と第3治具31との間に余分な隙間が生じることを防止できる。
例えば、第3治具31の下面33は、素子用位置決め孔32の周縁部分38と他の部分との間で段差が生じるように形成されるとしたが、連通用溝34が第2治具21の連通孔24と共に第1半田シート4及び第2半田シート6の側部を一括して第3治具31の上面から外方に連通させる連通流路71を構成するように形成されていれば、例えば周縁部分38と他の部分とにわたって平坦面に形成されていてもよい。この場合、連通用溝34は、例えば第2治具21の連通孔24に直接連通するように形成されてもよいし、連通孔24に連通する第3治具31の円形孔37に連通するように形成されていてもよい。
また、上記実施形態のリフロー工程においては、真空炉内の圧力を低下させる際に真空炉内のエアーを位置決め治具ユニット1の下方側から吸引してもよい。この場合には、位置決め治具ユニット1の上方から下方に向かう気流が発生するため、この気流によって半導体素子7及び回路基板5を放熱板3に向けて押さえつけることができる。したがって、上記実施形態の付勢手段によって得られる効果と同様に、リフロー工程におけるボイドの除去効率をさらに向上させることができる。
3 放熱板
4 第1半田シート
5 回路基板
5a 上面
5b 下面
6 第2半田シート
7 半導体素子
11 第1治具
11a 上面
12 凹部
21 第2治具
21a 上面
22 基板用位置決め孔
24 連通孔
31 第3治具
32 素子用位置決め孔
34 連通用溝
41 固定手段
52 コイルばね(付勢手段)
53 錘(付勢手段)
O2 基板用位置決め孔22の中心
O3 素子用位置決め孔32の中心
Claims (5)
- 回路基板の下面に第1半田シートを介して放熱板を半田付けすると共に、前記回路基板の上面に第2半田シートを介して半導体素子を半田付けする際に前記放熱板、前記回路基板及び前記半導体素子の位置決めに使用する位置決め治具ユニットであって、
板状に形成されると共に上面から窪んで前記放熱板を保持可能な凹部を有する第1治具と、当該第1治具の上面に配される板状に形成され、厚さ方向に貫通して前記回路基板及び前記第1半田シートの側部を挿入状態で支持する基板用位置決め孔を有する第2治具と、当該第2の治具の上面に配される板状に形成され、厚さ方向に貫通して前記半導体素子及び前記第2半田シートの側部を挿入状態で支持する素子用位置決め孔を有する第3治具と、前記第1治具、前記第2治具及び前記第3治具を順番に重ねた状態で相互に固定する固定手段とを備え、
前記凹部内に前記放熱板を保持した前記第1治具、前記基板用位置決め孔に前記回路基板及び前記第1半田シートを挿入した前記第2治具、及び、前記素子用位置決め孔に前記半導体素子及び前記第2半田シートを挿入した前記第3治具を順番に重ねた状態において、少なくとも前記第2治具及び前記第3治具により、前記第3治具の上面に開口して前記第1半田シート及び前記第2半田シートの側部を一括して外方に連通させる連通流路が構成されることを特徴とする位置決め治具ユニット。 - 前記連通流路が、前記第2治具に形成されて、前記基板用位置決め孔の内周面に開口する複数の連通孔を備え、
前記基板用位置決め孔の内周面に対する複数の連通孔の開口位置が、前記基板用位置決め孔の中心を基準点として相互に点対称となる位置に配されていることを特徴とする請求項1に記載の位置決め治具ユニット。 - 前記連通流路が、前記回路基板の上面に当接する前記第3治具の下面から窪んで形成されて、前記素子用位置決め孔の内周面に開口する複数の連通用溝を備え、
前記素子用位置決め孔の内周面に対する複数の連通用溝の開口位置が、前記素子用位置決め孔の中心を基準点として相互に点対称となる位置に配されていることを特徴とする請求項1又は請求項2に記載の位置決め治具ユニット。 - 前記凹部内に前記放熱板を保持した前記第1の治具、前記基板用位置決め孔に前記回路基板及び前記第1半田シートを挿入した前記第2の治具、及び、前記素子用位置決め孔に前記半導体素子及び第2半田シートを挿入した前記第3の治具を順番に重ねた状態において、順番に重ねられた前記放熱板、前記第1半田シート、前記回路基板、前記第2半田シート及び前記半導体素子を互いに押し付けるように付勢する付勢手段を備えることを特徴とする請求項1から請求項3のいずれか1項に記載の位置決め治具ユニット。
- 請求項1から請求項4のいずれか1項に記載の位置決め治具ユニットを用いて前記放熱板、前記回路基板及び前記半導体素子を半田付けする半田付け方法であって、
前記放熱板、前記第1半田シート、前記回路基板、前記第2半田シート及び前記半導体素子を順番に重ねた状態で前記位置決め治具ユニットに取り付ける取付工程と、
当該位置決め治具ユニットを真空炉内に配置し、当該真空炉内の圧力を低下させ、前記第1半田シート及び前記第2半田シートにリフロー処理を施すことで前記放熱板と前記回路基板とを接合すると共に前記回路基板と前記半導体素子とを接合するリフロー工程と、を備えることを特徴とする半田付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224725A JP5116615B2 (ja) | 2008-09-02 | 2008-09-02 | 位置決め治具ユニット、及び、半田付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224725A JP5116615B2 (ja) | 2008-09-02 | 2008-09-02 | 位置決め治具ユニット、及び、半田付け方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062248A JP2010062248A (ja) | 2010-03-18 |
JP5116615B2 true JP5116615B2 (ja) | 2013-01-09 |
Family
ID=42188754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224725A Active JP5116615B2 (ja) | 2008-09-02 | 2008-09-02 | 位置決め治具ユニット、及び、半田付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5116615B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5575698B2 (ja) * | 2011-05-10 | 2014-08-20 | 本田技研工業株式会社 | 部品接合用治具 |
JP5853525B2 (ja) * | 2011-09-16 | 2016-02-09 | 富士電機株式会社 | 半導体チップの位置決め治具及び半導体装置の製造方法 |
JP2013135199A (ja) * | 2011-12-27 | 2013-07-08 | Toyota Industries Corp | 半導体装置 |
KR101644444B1 (ko) * | 2014-11-26 | 2016-08-02 | 동아전장주식회사 | 레귤레이터용 납땜장치 |
JP2017005137A (ja) * | 2015-06-11 | 2017-01-05 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP6489525B2 (ja) * | 2015-09-19 | 2019-03-27 | 新電元工業株式会社 | 電気機器の製造方法、製造用治具及び取り外し用治具 |
WO2020045522A1 (ja) * | 2018-08-31 | 2020-03-05 | 三菱電機株式会社 | 冶具および半導体装置の製造方法 |
CN109396717A (zh) * | 2018-11-02 | 2019-03-01 | 格力电器(武汉)有限公司 | 遥控器的元器件焊接工装 |
CN111001925B (zh) * | 2019-12-26 | 2024-06-14 | 江西华讯方舟智能技术有限公司 | 金丝键合工装及工艺 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115241U (ja) * | 1981-01-07 | 1982-07-16 | ||
JPH0828599B2 (ja) * | 1990-03-07 | 1996-03-21 | 三菱電機株式会社 | 半導体装置の位置決め方法 |
JPH07297209A (ja) * | 1994-04-22 | 1995-11-10 | Mitsubishi Electric Corp | ダイボンディング方法 |
JP2005175475A (ja) * | 2004-12-06 | 2005-06-30 | Hitachi Ltd | モジユ−ル封止方法 |
JP5224430B2 (ja) * | 2006-03-17 | 2013-07-03 | 株式会社豊田中央研究所 | パワー半導体モジュール |
JP4629016B2 (ja) * | 2006-10-27 | 2011-02-09 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法並びにパワーモジュール |
JP2008182120A (ja) * | 2007-01-25 | 2008-08-07 | Toyota Industries Corp | 半田付け方法、半田付け装置、及び半導体装置の製造方法 |
-
2008
- 2008-09-02 JP JP2008224725A patent/JP5116615B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010062248A (ja) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5116615B2 (ja) | 位置決め治具ユニット、及び、半田付け方法 | |
JP5543125B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009147068A (ja) | 半導体装置の製造方法及び製造装置 | |
JP2019161174A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5054440B2 (ja) | 電子部品内蔵基板の製造方法及び電子部品内蔵基板 | |
JP2019121794A (ja) | ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板 | |
JP5171009B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP4985285B2 (ja) | 半導体装置製造用治具 | |
JP5575698B2 (ja) | 部品接合用治具 | |
US20050253258A1 (en) | Solder flow stops for semiconductor die substrates | |
JP5817164B2 (ja) | 接合方法、接合治具 | |
JP4649172B2 (ja) | 半導体パッケージ用ステムの製造方法 | |
JP4498966B2 (ja) | 金属−セラミックス接合基板 | |
JP5889160B2 (ja) | 電子機器の製造方法 | |
JP2006140401A (ja) | 半導体集積回路装置 | |
JP5022093B2 (ja) | 実装方法 | |
JP5887907B2 (ja) | パワーモジュール用基板の製造方法および製造装置 | |
JP4174978B2 (ja) | 半導体装置及びその製造方法 | |
KR102611698B1 (ko) | 파워모듈의 제조방법 | |
JP7415486B2 (ja) | ヒートシンク付絶縁回路基板及びその製造方法 | |
JP2023008628A (ja) | 電子装置 | |
US20240207961A1 (en) | Ball attachment apparatus | |
JP4046109B2 (ja) | 部品搭載装置および基板載置ステージ | |
JP4396568B2 (ja) | ハンダ付け構造体の製造方法 | |
JP4853276B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5116615 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |