本発明を実施するための最良の形態の一つについて、図面を参照して説明する。図3に、一つ目の実施の形態における逐次比較型A/Dコンバータの回路構成を示す。図3に示す逐次比較型A/Dコンバータ101は、3つの比較レベルを出力する3つのD/Aコンバータ111〜113と、3つの比較レベルとの比較を行う3つのコンパレータ104〜106と、3つのコンパレータ104〜106の出力121〜123をエンコードするエンコーダ107と、逐次比較レジスタ(SAR)108〜110とを備えている。
図3において、タイミング制御回路102は、逐次比較型A/Dコンバータ101の動作タイミングを制御する。図示するように、タイミング制御回路102は、クロック115と変換開始信号116とを入力し、サンプルホールド回路103のサンプリング信号118と、逐次比較レジスタ108、109、110の制御信号119と、逐次比較レジスタ108、109、110の動作クロック120と、変換終了信号132とを出力する。
サンプルホールド回路103は、アナログ入力信号117の電位をサンプリングし、保持する。コンパレータ104、105、106は、サンプルホールド回路103の出力133と、D/Aコンバータ111、112、113の出力128、129、130の電位とをそれぞれ比較する。エンコーダ107は、コンパレータ104、105、106の出力121、122、123をエンコードする。D/Aコンバータ111、112、113は、逐次比較レジスタ108、109、110によって制御される。セレクタ114は、逐次比較レジスタ110、109、108の値127、126、125のいずれかを選択し、A/D変換結果131を出力する。逐次比較レジスタ108、109、110と、セレクタ114とは、エンコーダ107によってエンコードされた出力124を入力する。D/Aコンバータ111、112、113は、逐次比較レジスタ110、109、108の値127、126、125を、それぞれ入力する。
D/Aコンバータ113は、3つのD/Aコンバータ111、112、113の中で最も高い電位を出力し、D/Aコンバータ112は中間の電位を、D/Aコンバータ111は最も低い電位を出力する。サンプルホールド回路103の出力133の電位が、最も低いD/Aコンバータ111の出力128の電位よりも低い場合、コンパレータ104、105、106の出力121、122、123は全て「0」となり、エンコーダ107の出力124は「00」となる。サンプルホールド回路103の出力133の電位が、最も低いD/Aコンバータ111の出力128の電位よりも高く、中間のD/Aコンバータ112の出力129の電位よりも低い場合、コンパレータ104、105の出力121、122が「0」となり、コンパレータ106の出力123が「1」となる。この場合、エンコーダ107の出力124は「01」となる。サンプルホールド回路103の出力133の電位が、中間のD/Aコンバータ112の電位よりも高く、最も高いD/Aコンバータ113の出力130の電位よりも低い場合、コンパレータ104の出力121が「0」となり、コンパレータ105、106の出力122、123が「1」となる。この場合、エンコーダ107の出力124は「10」となる。サンプルホールド回路103の出力133の電位が最も高いD/Aコンバータ113の出力130の電位よりも高い場合、コンパレータ104、105、106の出力121、122、123は全て「1」となり、エンコーダ107の出力124は「11」となる。
図4に、図3の逐次比較型A/Dコンバータの動作タイミング例を、図5に、図4の動作例の場合における電位のサーチ範囲の変化を示す。ここでは、6ビットの分解能を持った逐次比較型A/Dコンバータを例に動作説明を行う。なお、図5において、縦軸は、逐次比較型A/Dコンバータの内部比較電圧範囲を示しており、横軸は時間の経過を示している。斜線で示している部分は、各比較期間において、選択された電圧範囲を示している。
図4において、変換開始信号116が「1」になると、逐次比較型A/Dコンバータ101は、クロック115に同期して動作を開始する。図中、T1の期間、サンプリング信号118が「1」となり、サンプルホールド回路103はアナログ入力信号117の電位をサンプリングする。T1の期間終了後、サンプリング信号118が「0」になると、サンプルホールド回路103はサンプリングした電位を保持し、その電位を出力133とする。
逐次比較レジスタ108、109、110は、対応するD/Aコンバータ113、112、111が出力する電位を指定する。比較一回目(期間T2)では、サンプリングした電位と、基準電圧Vrefの3/4の電位、2/4 Vref、1/4 Vrefの電位を比較するため、逐次比較レジスタ108、109、110のビット5、4に「11」、「10」、「01」の値をそれぞれ設定する。すなわち、逐次比較レジスタ108、109、110の値125、126、127はそれぞれ「110000」、「100000」、「010000」となる。コンパレータ104、105、106は、D/Aコンバータ113、112、111の出力130、129、128の電位と、サンプルホールド回路103の出力133の電位とをそれぞれ比較する。仮に、アナログ入力信号117の電位が25.1/64 Vrefの場合、1/4 Vrefよりも高く2/4 Vrefよりも低い電位となる。よって、コンパレータ104、105の出力121、122が「0」となり、コンパレータ106の出力123が「1」となり、エンコーダ107の出力124は「01」となる。
図5では、比較一回目は、比較期間T2に対応する。図5の比較期間T2を参照すると、比較電圧範囲はVrefから0までであること、アナログ入力信号117の電位が、1/4 Vrefよりも高く2/4 Vrefよりも低い電位のため、エンコーダ107の出力124は「01」となることが示されている。
比較二回目(期間T3)では、比較一回目(期間T2)のエンコーダ107の出力124の値「01」を逐次比較レジスタ108、109、110のビット5、4に取り込む。また、逐次比較レジスタ108、109、110のビット3、2に、比較一回目(期間T2)と同様に「11」、「10」、「01」の値を設定する。すなわち、逐次比較レジスタ108、109、110の値125、126、127は、それぞれ「011100」、「011000」、「010100」となる。D/Aコンバータ113、112、111の出力130、129、128は、それぞれ7/16 Vref、6/16 Vref、5/16 Vrefとなり、コンパレータ104、105、106はこれらの電位とサンプルホールド回路103の出力133の電位とをそれぞれ比較する。つまり、比較一回目(期間T2)で求めた「1/4 Vrefより高く2/4 Vrefよりも低い」という電位の範囲をより細かくサーチする。アナログ入力信号117の電位が25.1/64 Vrefの場合、6/16 Vrefよりも高く7/16 Vrefよりも低い電位となる。よって、コンパレータ104の出力121が「0」、コンパレータ105、106の出力122、123が「1」となり、エンコーダ107の出力124は「10」となる。
図5では、比較二回目は、比較期間T3に対応する。図5の比較期間T3を参照すると、比較電圧範囲は8/16Vrefから4/16Vrefまでであること、アナログ入力信号117の電位が、6/16 Vrefよりも高く7/16 Vrefよりも低い電位のため、エンコーダ107の出力124は「10」となることが示されている。
比較三回目(期間T4)では、比較二回目(期間T3)のエンコーダ107の出力124の値「10」を逐次比較レジスタ108、109、110のビット3、2に取り込む。また、逐次比較レジスタ108、109、110のビット1、0には、比較一回目(期間T2)、比較二回目(期間T3)と同様に、「11」、「10」、「01」の値を設定する。すなわち、逐次比較レジスタ108、109、110の値125、126、127は、それぞれ「011011」、「011010」、「011001」となる。D/Aコンバータ113、112、111の出力130、129、128は、それぞれ27/64 Vref、26/64 Vref、25/64 Vrefとなり、コンパレータ104、105、106は、これらの電位とサンプルホールド回路103の出力133の電位とをそれぞれ比較する。つまり、比較二回目(期間T3)で求めた「6/16 Vrefよりも高く7/16 Vrefよりも低い」という電位の範囲をより細かくサーチする。アナログ入力信号117の電位が25.1/64 Vrefの場合、25/64 Vrefよりも高く26/64 Vrefよりも低い電位となる。よって、コンパレータ104、105の出力121、122が「0」、コンパレータ106の出力123が「1」となり、エンコーダ107の出力124は「01」となる。
図5では、比較三回目は、比較期間T4に対応する。図5の比較期間T4を参照すると、比較電圧範囲は28/64 Vrefから24/64 Vrefまでであること、アナログ入力信号117の電位が、25/64 Vrefよりも高く26/64 Vrefよりも低い電位のため、エンコーダ107の出力124は「01」となることが示されている。
比較が三回終了すると変換結果の全ビットの値が求まる。しかし、それ以前の比較期間中に誤判定を起こしている可能性があるため、冗長な比較期間(期間T5)を追加してA/D変換動作を行う。比較四回目(期間T5)では、比較三回目(期間T4)のエンコーダ107の出力124の値が「01」なので、アナログ入力信号117の電位は、比較三回目(期間T4)での電位のサーチ範囲(8/16 Vrefよりも高く9/16 Vrefよりも低い範囲)からは外れていないと判断できる。そこで、逐次比較レジスタ108、109、110の値125、126、127を、比較三回目(期間T4)の値そのまま、すなわち、「011011」、「011010」、「011001」とする。D/Aコンバータ113、112、111の出力130、129、128の電位も比較三回目(期間T4)と同じになり、それぞれ27/64 Vref、26/64 Vref、25/64 Vrefとなる。コンパレータ104、105、106は、これらの電位とサンプルホールド回路103の出力133の電位とをそれぞれ比較する。つまり、比較二回目(期間T3)で求めた「6/16 Vrefよりも高く7/16 Vrefよりも低い」という電位の範囲をより細かくサーチする。アナログ入力信号117の電位が25.1/64 Vrefの場合、25/64 Vrefよりも高く26/64 Vrefよりも低い電位となる。よって、コンパレータ104、105の出力121、122が「0」、コンパレータ106の出力123が「1」となり、エンコーダ107の出力124は「01」となる。
図5では、比較四回目の冗長比較は、比較期間T5に対応する。図5の比較期間T5を参照すると、比較電圧範囲は、28/64 Vrefから24/64 Vrefまでであること、アナログ入力信号117の電位が、25/64 Vrefよりも高く26/64 Vrefよりも低い電位のため、エンコーダ107の出力124は「01」となることが示されている。
比較が四回終了すると、タイミング制御回路102は変換終了信号132を「1」にする。比較四回目(期間T5)のエンコーダ107の出力124の値が「01」なので、セレクタ114は、低い方の逐次比較レジスタ110の値、すなわち「011001」を選択する。逐次比較型A/Dコンバータ101は、A/D変換結果131として「011001」を出力する。
図6に、途中の比較で誤判定を起こした場合の動作タイミング例を、図7に、図6の動作例の場合における電位のサーチ範囲の変化を示す。ここでは、アナログ入力信号117の電位が32.1/64 Vrefの場合を例として動作説明を行う。なお、図7において、縦軸は、逐次比較型A/Dコンバータの内部比較電圧範囲を示しており、横軸は、時間の経過を示している。斜線で示している部分は、各比較期間において選択された電圧範囲を示している。
図6に示すように、期間T2が始まるまでのタイミング動作は、図4のタイミング動作と同様となっているので、期間T2のタイミング動作から説明を始める。比較一回目(期間T2)においては、3/4 Vref、2/4 Vref、1/4 Vrefとの比較が行われる。アナログ入力信号117の電位は、32.1/64 Vrefなので、2/4 Vrefよりも高く、3/4 Vrefよりも低い。よって、比較一回目(期間T2)においては、本来はエンコーダ107の出力124は「10」となるべきである。しかし、分解能が大きい場合や、変換速度が速い場合など、判定すべき差電位が小さいコンパレータ105が判定を誤ってしまう場合がある。図6では、誤判定により、エンコーダ107の出力124が「01」となっている。
図7では、比較一回目は、比較期間T2に対応する。図7の比較期間T2を参照すると、比較電圧範囲はVrefから0までであること、アナログ入力信号117の電位が、1/4 Vrefよりも高く2/4 Vrefよりも低い電位と誤判定していること、エンコーダ107の出力124が「01」となったことが示されている。
比較二回目(期間T3)では、比較一回目(期間T2)のエンコーダ107の出力124の値「01」を逐次比較レジスタ108、109、110のビット5、4に取り込む。また、比較一回目(期間T1)と同様に、逐次比較レジスタ108、109、110のビット3、2に、「11」、「10」、「01」の値を設定する。すなわち、逐次比較レジスタ108、109、110の値125、126、127は、それぞれ「011100」、「011000」、「010100」となる。D/Aコンバータ113、112、111の出力130、129、128の電位はそれぞれ7/16 Vref、6/16 Vref、5/16 Vrefとなる。コンパレータ104、105、106は、これらの電位とサンプルホールド回路103の出力133の電位とをそれぞれ比較する。つまり、比較一回目(期間T2)で求めた「1/4 Vrefより高く2/4 Vrefよりも低い」という電位の範囲をより細かくサーチする。アナログ入力信号117の電位が32.1/64 Vrefの場合、7/16 Vrefよりも高い電位のため、コンパレータ104、105、106の出力121、122、123が全て「1」となり、エンコーダ107の出力124は「11」となる。
図7では、比較二回目は、比較期間T3に対応する。図7の比較期間T3を参照すると、比較電圧範囲は、本来は12/16 Vrefから8/16 Vrefまでであるが、比較一回目(期間T2)にコンパレータ105が判定を誤っているため、8/16 Vrefから4/16 Vrefまでとなっている。アナログ入力信号117の電位が、7/16 Vrefよりも高い電位のため、エンコーダ107の出力124は「11」になっている。
比較三回目(期間T4)では、比較二回目(期間T3)のエンコーダ107の出力124の値「11」を逐次比較レジスタ108、109、110のビット3、2に取り込む。また、逐次比較レジスタ108、109、110のビット1、0には比較一回目(期間T2)、比較二回目(期間T3)と同様に「11」、「10」、「01」の値を設定する。すなわち、逐次比較レジスタ108、109、110の値125、126、127はそれぞれ「011111」、「011110」、「011101」となる。D/Aコンバータ113、112、111の出力130、129、128の電位は、それぞれ31/64 Vref、30/64 Vref、29/64 Vrefとなり、コンパレータ104、105、106はこれらの電位とサンプルホールド回路103の出力133の電位とをそれぞれ比較する。つまり、比較一回目(期間T2)と比較二回目(期間T3)で求めた「7/16 Vrefよりも高く8/16 Vrefよりも低い」という電位の範囲をより細かくサーチする。アナログ入力信号117の電位が32.1/64 Vrefの場合、31/64 Vrefよりも高い電位のため、コンパレータ104、105、106の出力121、122、123は全て「1」となり、エンコーダ107の出力124は「11」となる。
図7では、比較三回目は、比較期間T4に対応する。図7の比較期間T4を参照すると、比較電圧範囲は8/16 Vrefから7/16 Vrefまでであること、アナログ入力信号117の電位が、31/64 Vrefよりも高い電位のため、エンコーダ107の出力124が「11」となることが示されている。
比較四回目(期間T5)では、比較三回目(期間T4)のエンコーダ107の出力124の値が「11」なので、アナログ入力信号117の電位は比較三回目(期間T4)での電位のサーチ範囲(7/16 Vrefよりも高く2/4 Vrefよりも低い範囲)から外れている可能性があると判断できる。そこで、逐次比較レジスタ108、109、110の値を、「10」を加えた値に設定し直し、サーチ範囲を再設定する。すなわち、逐次比較レジスタ108の値125は「011111」+「10」=「100001」、逐次比較レジスタ109の値126は「011110」+「10」=「100000」、逐次比較レジスタ110の値127は「011101」+「10」=「011111」となる。D/Aコンバータ113、112、111の出力130、129、128の電位は、それぞれ33/64 Vref、32/64 Vref、31/64 Vrefとなり、コンパレータ104、105、106はこれらの電位とサンプルホールド回路103の出力133の電位とをそれぞれ比較する。つまり、比較三回目(期間T4)の電位サーチ範囲(7/16 Vrefよりも高く8/16 Vrefよりも低い範囲)を再設定し、「30/64 Vrefよりも高く34/64 Vrefよりも低い」という電位の範囲をより細かくサーチする。アナログ入力信号117の電位が32.1/64 Vrefの場合、32/64 Vrefよりも高く33/64 Vrefよりも低い電位のため、コンパレータ104の出力121が「1」、コンパレータ105、106の出力122、123が「0」となり、エンコーダ107の出力124は「10」となる。
図7では、比較四回目は、比較期間T5に対応する。図7の比較期間T5を参照すると、比較電圧範囲は34/64 Vrefから30/64 Vrefまでであること、アナログ入力信号117の電位が、32/64 Vrefよりも高く33/64 Vrefよりも低い電位のため、エンコーダ107の出力124は「10」となることが示されている。
比較が四回終了すると、タイミング制御回路102は、変換終了信号132を「1」にして出力する。また、比較四回目(期間T5)のエンコーダ107の出力124の値が「10」なので、セレクタ114は、中間の逐次比較レジスタ109の値、すなわち「100000」を選択して、変換値を補正する。逐次比較型A/Dコンバータ101は、A/D変換結果131として「100000」を出力する。
図8に、第一の実施の形態における変換動作を説明するフローチャートを示す。図8において、フロー201より比較を開始する。フロー202において、3つのD/Aコンバータ111〜113と、3つのコンパレータ104〜106とを用いて、2ビットの比較を並列に行う。フロー203において、並列比較が所定の回数(Nビット分解能のA/Dコンバータの場合、N/2回となる。)終了しているかを判定する。並列比較の回数が所定の回数に満たない場合は、フロー204により、逐次比較レジスタに比較結果を取り込むとともに、次に比較すべき電位を決定する。つまり、フロー202、203、204を所定の回数繰り返すことで、2ビットずつのバイナリーサーチを行う。
フロー203により、並列比較が所定の回数終了したと判定すると、フロー205以降に進む。ここで、冗長な比較動作における電位のサーチ範囲を、電位が高い側に再設定するか、電位が低い側に再設定するか、再設定しないかを切り替える。並列比較最後のエンコーダ出力が「11」の場合、フロー205からフロー207に進み、逐次比較レジスタの値をプラス「10」する。すなわち、電位のサーチ範囲を高い側に再設定し、フロー209の冗長比較を行う。並列比較最後のエンコーダ出力が「00」の場合、フロー206からフロー208に進み、逐次比較レジスタの値をマイナス「10」する。すなわち、電位のサーチ範囲を低い側に再設定し、フロー209の冗長比較を行う。並列比較最後のエンコーダ出力が「01」または「10」の場合、逐次比較レジスタの値を変更せず、電位のサーチ範囲も再設定せずに、フロー209の冗長比較を行う。
フロー209の冗長比較を終えると、エンコーダ出力により最終的な変換結果を決定する。エンコーダ出力が「11」の場合、フロー210からフロー213へと進み、高い方の逐次比較レジスタの値を変換結果として選択し、フロー217の比較終了となる。エンコーダ出力が「10」の場合、フロー211からフロー214へと進み、中間の逐次比較レジスタの値を変換結果として選択し、フロー217の比較終了となる。エンコーダ出力が「01」の場合、フロー212からフロー215へと進み、低い方の逐次比較レジスタの値を変換結果として選択し、フロー217の比較終了となる。エンコーダ出力が「00」の場合、フロー212からフロー216へと進み、低い方の逐次比較レジスタの値から「1」引いた値を変換結果として選択し、フロー217の比較終了となる。
第一の実施の形態の効果について説明する。第一の実施の形態における逐次比較型A/DコンバータのA/D変換方法によると、複数の比較電圧を出力可能なD/Aコンバータと複数のコンパレータによる並列比較(高速比較)を所定回数行った後に、フロー205〜208に示すように並列比較の結果に応じて冗長なサーチ範囲を再設定する。そして、フロー209に示す冗長な比較を行い、フロー210〜216による最終的な変換結果を求める。これにより、逐次並列比較で判定を誤ってしまった場合でも正しい変換結果を得られるため、逐次比較型A/Dコンバータの精度を向上することができる。さらに、図2の変換方法に比べて、非常に高速な変換が実現される。
次に、本発明を実施するための最良の形態の別の一つについて、図面を参照して説明する。図9に、二つ目の実施の形態における逐次比較型A/Dコンバータの回路構成を示す。図9に示す逐次比較型A/Dコンバータ301は、図3の逐次比較型A/Dコンバータ101とは異なり、3つの逐次比較レジスタ308、309、310のうちの2つの逐次比較レジスタ308、309のビット数を2ビット削減し、また、3つのD/Aコンバータ311、312、313のうちの2つのD/Aコンバータ312、313の分解能を2ビット削減している。
また、第二の実施の形態においては、並列比較最後のコンパレータ104、105、106の比較結果である出力121、122、123を保持しておくためのラッチ335と、冗長比較一回目のコンパレータ106の比較結果である出力123を保持しておくためのラッチ336と、冗長比較二回目のコンパレータ106の比較結果である出力123を保持しておくためのラッチ337と、論理回路338と、セレクタ339とを追加している。
さらに、第二の実施の形態におけるタイミング制御回路302は、ラッチ335のラッチタイミング時に「1」になるラッチ信号340と、ラッチ336のラッチタイミング時に「1」になるラッチ信号341と、ラッチ337のラッチタイミング時に「1」になるラッチ信号342と、逐次比較レジスタ310の値に「1」を加算又は減算するタイミングを示す制御信号343と、逐次比較レジスタ310に取り込む値として論理回路338の出力351を選択する選択信号344と、逐次比較レジスタ310が2ビットずつ動作するか1ビットずつ動作するかを切り替える制御信号345と、逐次比較レジスタ310に取り込む値としてコンパレータ106の出力123を選択する選択信号350とを、追加で出力する。
それから、論理回路338は、逐次比較レジスタ310の値を「1」加算するための加算信号346と、逐次比較レジスタ310の値から「1」減算するための減算信号347と、逐次比較レジスタ310のビット4を桁上げするための桁上げ信号348と、逐次比較レジスタ310のビット4から桁下げするための桁下げ信号349とを出力する。
図10に、図9の逐次比較型A/Dコンバータの動作タイミング例を示し、図11に、図10の動作例の場合における電位のサーチ範囲の変化を示す。ここでは、6ビットの分解能を持った逐次比較型A/Dコンバータを例に示している。なお、図11において、縦軸は、逐次比較型A/Dコンバータの内部比較電圧範囲を示しており、横軸は時間の経過を示している。斜線で示している部分は、各比較期間において、選択された電圧範囲を示している。
変換開始信号116が「1」になると、逐次比較型A/Dコンバータ301は、クロック115に同期して動作を開始する。図10に示すように、T1の期間、タイミング制御回路302が出力するサンプリング信号118は「1」になり、サンプルホールド回路103はアナログ入力信号117の電位をサンプリングする。T1の期間終了後、サンプリング信号118が「0」になると、サンプルホールド回路103は、サンプリングした電位を保持し、この電位をサンプルホールド回路103の出力133とする。
逐次比較レジスタ308、309、310は、対応するD/Aコンバータ313、312、311から出力される電位を指定する。比較一回目(期間T2)では、サンプリングした電位と、基準電圧Vrefの3/4の電位、2/4 Vrefの電位、1/4 Vrefの電位とをそれぞれ比較するため、逐次比較レジスタ308、309、310のビット5、4に「11」、「10」、「01」の値を設定する。すなわち、逐次比較レジスタ308、309、310の値325、326、327は、それぞれ「1100xx」、「1000xx」、「010000」となる。第二の実施の形態における二つの逐次比較レジスタ308、309は、ビット数が2ビット少ないので、図10では、これらの逐次比較レジスタ308、309のビット1、0を「x」として表している。
コンパレータ104、105、106は、D/Aコンバータ313、312、311の出力330、329、328の電位と、サンプルホールド回路103の出力133の電位とをそれぞれ比較する。仮に、アナログ入力信号117の電位が、25.1/64 Vrefであった場合を考える。25.1/64 Vrefは、1/4 Vrefよりも高く2/4 Vrefよりも低い電位となる。そのため、コンパレータ104、105の出力121、122は「0」となり、コンパレータ106の出力123は「1」となるので、エンコーダ307の出力324は「01」となる。
図11では、比較一回目は、比較期間T2に対応する。図11の比較期間T2を参照すると、比較電圧範囲はVrefから0までであり、アナログ入力信号117の電位が、1/4 Vrefよりも高く2/4 Vrefよりも低い電位のため、エンコーダ307の出力324は「01」となっている。
比較二回目(期間T3)では、比較一回目(期間T2)のエンコーダ307の出力324の値「01」を逐次比較レジスタ308、309、310のビット5、4に取り込む。また、逐次比較レジスタ308、309、310のビット3、2には、比較一回目(期間T2)と同様に「11」、「10」、「01」の値を設定する。すなわち、逐次比較レジスタ308、309、310の値325、326、327は、それぞれ「0111xx」、「0110xx」、「0101xx」となる。D/Aコンバータ313、312、311の出力330、329、328は、それぞれ7/16 Vref、6/16 Vref、5/16 Vrefとなる。
コンパレータ104、105、106は、これらの電位とサンプルホールド回路103の出力133の電位とをそれぞれ比較する。つまり、比較一回目(期間T2)で求めた「1/4 Vrefよりも高く2/4 Vrefよりも低い」という電位の範囲をより細かくサーチする。アナログ入力信号117の電位は25.1/64 Vrefであったので、6/16 Vrefよりも高く7/16 Vrefよりも低い電位となる。そのため、コンパレータ104の出力121は「0」、コンパレータ105、106の出力122、123は「1」となるので、エンコーダ307の出力324は「10」となる。ここまでの動作は、図3の逐次比較型A/Dコンバータ101と同様である。
図11では、比較二回目は、比較期間T3に対応する。図11の比較期間T3を参照すると、比較電圧範囲は8/16 Vrefから4/16 Vrefまでであり、アナログ入力信号117の電位が、6/16 Vrefよりも高く7/16 Vrefよりも低い電位のため、エンコーダ307の出力324は「10」となっている。
比較三回目(期間T4)以降は、Nビットの分解能を有する逐次比較レジスタ310と、Nビットの分解能を有するD/Aコンバータ313と、コンパレータ106とを使用して逐次比較動作を行う。この逐次比較動作では、それ以前の比較期間中に誤判定を起こしている可能性があるため、サーチ範囲に冗長な範囲を追加して変換動作を行う。誤判定を起こしているか起こしていないかを判定するため、並列比較最後つまり比較二回目(期間T3)のコンパレータ104、105、106の出力121、122、123の出力を保持しておく。そのため、タイミング制御回路302がラッチ信号340を「1」に設定する。逐次比較レジスタ310はビット3、2にエンコーダ307の出力324の値「10」を取り込み、逐次比較レジスタ310の値327は「011000」となる。D/Aコンバータ311の出力328は、6/16 Vrefとなり、コンパレータ106は、この電位とサンプルホールド回路103の出力133の電位とを比較する。アナログ入力信号117の電位は25.1/64 Vrefであったから、コンパレータ106の出力123は「1」となる。
図11では、比較三回目は、比較期間T4に対応する。図11の比較期間T4を参照すると、比較電圧範囲は7/16 Vrefから5/16 Vrefまでであり、アナログ入力信号117の電位が、6/16 Vrefよりも高く7/16 Vrefよりも低い電位のため、コンパレータ106の出力123は「1」となっている。
比較四回目(期間T5)では、タイミング制御回路302はラッチ信号341を「1」に設定し、これにより、ラッチ336は比較三回目(期間T4)のコンパレータ106の出力123の値「1」を保持する。また、タイミング制御回路302は、加算又は減算信号を示す制御信号343を「1」に設定する。加算又は減算信号を示す制御信号343の「1」を受けて、論理回路338は、並列比較最後(期間T3)のエンコーダ307の出力324の値が「10」であることから、逐次比較レジスタ310の加算信号346を「1」に設定する。逐次比較レジスタ310は、自身の値のビット2に「1」を加えた値、すなわち「011100」を値327とする。なお、並列比較最後のエンコーダ307の出力324の値が「00」であった場合には、論理回路338は、加算又は減算信号を示す制御信号343の「1」を受けて、逐次比較レジスタ310の減算信号347を「1」に設定する。
逐次比較レジスタ310の値327が「011100」なので、D/Aコンバータ311の出力328は7/16 Vrefとなる。コンパレータ106は、この電位とサンプルホールド回路103の出力133の電位とを比較する。アナログ入力信号117の電位は25.1/Vrefであったので、コンパレータ106の出力123は「0」となる。
図11では、比較四回目は、比較期間T5に対応する。図11の比較期間T5を参照すると、比較電圧範囲は8/16 Vrefから6/16 Vrefまでであり、アナログ入力信号117の電位が、6/16 Vrefよりも高く7/16 Vrefよりも低い電位のため、コンパレータ106の出力123は「0」となっている。
ビット5、4、3、2の値を検証する。タイミング制御回路302はラッチ信号342を「1」に設定し、これにより、ラッチ337は、比較四回目(期間T5)のコンパレータ106の出力123の値「0」を保持する。論理回路338は、ラッチ335に保持しておいた並列比較最後のエンコーダ307の出力324と、ラッチ336に保持しておいた比較三回目(期間T4)のコンパレータ106の出力123と、ラッチ337に保持した比較四回目(期間T5)のコンパレータ106の出力123とにより、逐次比較レジスタ310のビット5、4、3、2の最終的な値を決定する。ここでは、並列比較最後(期間T3)のエンコーダ307の出力324が「10」、ラッチ336に保持した値が「1」、ラッチ337に保持した値が「0」なので、ビット3、2の最終的な値は「10」と判定し、論理回路338の出力351が「10」となる。タイミング制御回路302が選択信号344を「1」に設定すると、これにより、セレクタ339は、論理回路338の出力351を選択するので、逐次比較レジスタ310は、そのビット3、2に、論理回路338の出力351を取り込む。
なお、並列比較最後(期間T3)のエンコーダ307の出力324の値が「10」で、比較三回目(期間T4)のコンパレータ106の出力123が「0」で、比較四回目(期間T5)のコンパレータ106の出力123が「0」であった場合には、逐次比較レジスタ310のビット3、2は「01」となる。また、比較三回目(期間T4)のコンパレータ106の出力123が「1」、比較四回目(期間T5)のコンパレータ106の出力123が「1」であった場合には、逐次比較レジスタ310のビット3、2は「11」となる。
さらに、並列比較最後(期間T3)のエンコーダ307の出力324の値が「01」であった場合も、比較三回目(期間T4)、比較四回目(期間T5)の動作は同様であるが、論理回路338の出力351の値が異なる。すなわち、比較三回目(期間T4)のコンパレータ106の出力123が「0」で、比較四回目(期間T5)のコンパレータ106の出力123が「0」であった場合には、逐次比較レジスタ310は、そのビット3、2に「00」を設定する。また、比較三回目(期間T4)のコンパレータ106の出力123が「1」で、比較四回目(期間T5)のコンパレータ106の出力123が「0」であった場合には、逐次比較レジスタ310は、そのビット3、2に「01」を設定する。また、比較三回目(期間T4)のコンパレータ106の出力123が「1」で、比較四回目(期間T5)のコンパレータ106の出力123が「1」であった場合には、逐次比較レジスタ310は、そのビット3、2に「10」を設定する。
ビット1、0の値を決定する。タイミング制御回路302は、逐次比較レジスタ制御信号345を「1」に設定し、以降、逐次比較レジスタ310は1ビットずつの比較動作を行う。比較五回目(期間T6)では、逐次比較レジスタ310は、ビット1を「1」に設定する。すなわち、逐次比較レジスタ310の値327は、「011010」となる。D/Aコンバータ311の出力328は、13/32 Vrefとなり、コンパレータ106は、この電位とサンプルホールド回路103の出力133の電位とを比較する。アナログ入力信号117の電位は、25.1/64 Vrefであったので、コンパレータ106の出力123は、「0」となる。
図11では、比較五回目は、比較期間T6に対応する。図11の比較期間T6を参照すると、比較電圧範囲は14/32 Vrefから12/32 Vrefまでであり、アナログ入力信号117の電位が、12/32 Vrefよりも高く13/32 Vrefよりも低い電位のため、コンパレータ106の出力123は「0」となっている。
比較六回目(期間T7)では、タイミング制御回路302は、1ビット選択信号350を「1」に設定し、セレクタ339は、コンパレータ106の出力123の値を選択する。逐次比較レジスタ310は、比較五回目(期間T6)のコンパレータ106の出力123の値「0」をビット1に取り込み、ビット0に「1」を設定する。すなわち、逐次比較レジスタ310の値327は「011001」となる。D/Aコンバータ311の出力328は、25/64 Vrefとなり、コンパレータ106はこの電位とサンプルホールド回路103の出力133の電位とを比較する。アナログ入力信号117の電位は、25.1/64 Vrefであったので、コンパレータ106の出力123は「1」となる。
図11では、比較六回目は、比較期間T7に対応する。図11の比較期間T7を参照すると、比較電圧範囲は、26/64 Vrefから24/64 Vrefまでであり、アナログ入力信号117の電位が、25/64 Vrefよりも高く26/64 Vrefよりも低い電位のため、コンパレータ106の出力123は「1」となっている。
比較が六回終了すると、逐次比較レジスタ310は、比較六回目(期間T7)のコンパレータ106の出力123の値「1」をビット0に取り込み、最上位ビット(ビット5)から最下位ビット(ビット0)の値が確定する。すなわち、逐次比較レジスタ310の値は「011001」となる。タイミング制御回路302は変換終了信号332の「1」を出力するとともに、バッファ314からA/D変換結果131として「011001」が出力される。Nビットの分解能を持った逐次比較型A/Dコンバータの場合、(N/2+3)回の比較で一回のA/D変換動作が終了するため、図3の逐次比較型A/Dコンバータよりは比較回数が二回多くなるものの、分解能Nが大きい場合には、図3の逐次比較型A/Dコンバータとほぼ同等の高速な変換が可能である。
図12に、途中の比較で誤判定を起こした場合の動作タイミング例を、図13に、図12の動作例の場合における電位のサーチ範囲の変化を示す。ここでは、アナログ入力信号117の電位が32.1/64 Vrefの場合を例に示している。なお、図13において、縦軸は、逐次比較型A/Dコンバータの内部比較電圧範囲を示し、横軸は時間の経過を示している。斜線部分は、各比較期間において、選択された電圧範囲を示している。
期間T2が始まるまでの動作は図10と同様であるので、期間T2から説明する。比較一回目(期間T2)において、アナログ入力信号117の電位は32.1/64 Vrefであり、2/4 Vrefよりも高く、3/4 Vrefよりも低いので、本来エンコーダ307の出力324は「10」となるべきである。しかし、分解能が大きい場合や、変換速度が速い場合、判定すべき差電位が小さいコンパレータ105が判定を誤ってしまう場合があり、図12では、エンコーダ307の出力324が誤って「01」になったとしている。
図13では、比較一回目は、比較期間T2に対応する。図13の比較期間T2を参照すると、比較電圧範囲はVrefから0までであり、アナログ入力信号117の電位が、1/4 Vrefよりも高く2/4 Vrefよりも低い電位と判定を誤ったため、エンコーダ307の出力324は「01」になっている。
比較二回目(期間T3)では、比較一回目(期間T2)のエンコーダ307の出力324の値「01」を逐次比較レジスタ308、309、310のビット5、4に取り込む。また、逐次比較レジスタ308、309、310のビット3、2には比較一回目(期間T1)と同様に「11」、「10」、「01」の値を設定する。すなわち、逐次比較レジスタ308、309、310の値325、326、327は、それぞれ「011100」、「011000」、「010100」となる。D/Aコンバータ313、312、311の出力330、329、328の電位はそれぞれ7/16 Vref、6/16 Vref、5/16 Vrefとなり、コンパレータ104、105、106はこれらの電位とサンプルホールド回路103の出力133の電位とをそれぞれ比較する。つまり、比較一回目(期間T2)で求めた「1/4 Vrefよりも高く2/4 Vrefよりも低い」という電位の範囲をより細かくサーチする。
アナログ入力信号117の電位は32.1/64 Vrefであったので、7/16 Vrefよりも高い電位と判定される。すなわち、コンパレータ104、105、106の出力121、122、123が全て「1」となり、エンコーダ307の出力324は「11」となる。
図13では、比較二回目は、比較期間T3に対応する。図13の比較期間T3を参照すると、比較電圧範囲は、本来は12/16 Vrefから8/16 までであるが、比較一回目(期間T2)にコンパレータ105が判定を誤っているため8/16 Vrefから4/16 Vrefまでとなっている。また、アナログ入力信号117の電位が、7/16 Vrefよりも高い電位のため、エンコーダ307の出力324は「11」となっている。
比較三回目(期間T4)以降は、Nビットの分解能を有する逐次比較レジスタ310と、Nビットの分解能を有するD/Aコンバータ311と、コンパレータ106とを使用して逐次比較動作を行う。ただし、以前の比較期間中に誤判定を起こしている可能性があるため、サーチ範囲に冗長な範囲を追加して冗長比較動作を行う。タイミング制御回路302は、ラッチ信号340を「1」に設定し、並列比較最後つまり比較二回目(期間T3)のコンパレータ104、105、106の出力121、122、123の値をラッチ335に保持する。逐次比較レジスタ310は、ビット3、2にエンコーダ307の出力324の値「11」を取り込み、逐次比較レジスタ310の値327は「011100」となる。D/Aコンバータ311の出力328は、7/16 Vrefとなり、コンパレータ106は、この電位とサンプルホールド回路103の出力133の電位とを比較する。アナログ入力信号117の電位が32.1/64 Vrefであったので、コンパレータ106の出力123は「1」となる。
図13では、比較三回目は、比較期間T4に対応する。図13の比較期間T4を参照すると、比較電圧範囲は8/16 Vrefから6/16 Vrefまでであり、アナログ入力信号117の電位が、7/16 Vrefよりも高い電位のため、コンパレータ106の出力123は「1」となっている。
比較四回目(期間T5)では、タイミング制御回路302は、ラッチ信号341を「1」に設定し、加算信号を示す選択信号344を「1」に設定し、比較三回目(期間T4)のコンパレータ106の出力123の値「1」をラッチ336に保持する。また、タイミング制御回路302は、加算又は減算信号を示す制御信号343を「1」に設定する。論理回路338は、並列比較最後(期間T3)のエンコーダ307の出力324の値が「11」であることから、加算又は減算信号を示す制御信号343を受けて、逐次比較レジスタ310の加算信号346を「1」に設定する。逐次比較レジスタ310は、その値327を、ビット2に「1」を加えた値、すなわち「100000」とする。D/Aコンバータ311の出力328は、1/2 Vrefとなり、コンパレータ106は、この電位とサンプルホールド回路103の出力133の電位とを比較する。アナログ入力信号117の電位が32.1/64 Vrefであったので、コンパレータ106の出力123は「1」となる。
図13では、比較四回目は、比較期間T5に対応する。図13の比較期間T5を参照すると、比較電圧範囲は、9/16 Vrefから7/16 Vrefまでであり、アナログ入力信号117の電位が、8/16 Vrefよりも高い電位のため、コンパレータ106の出力123は「1」となっている。
ビット5、4、3、2の値を検証する。タイミング制御回路302は、ラッチ信号342を「1」に設定し、比較四回目(期間T5)のコンパレータ106の出力123の値「1」をラッチ337に保持する。論理回路338は、ラッチ335に保持しておいた並列比較最後のエンコーダ307の出力324と、ラッチ336に保持しておいた比較三回目(期間T4)のコンパレータ106の出力123と、ラッチ337に保持した比較四回目(期間T5)のコンパレータ106の出力123とにより、逐次比較レジスタ310のビット5、4、3、2の最終的な値を決定する。ここでは、並列比較最後(期間T3)のエンコーダ307の出力が「11」、ラッチ336に保持した値が「1」、ラッチ337に保持した値が「1」なので、ビット3、2の最終的な値を「00」とし、桁上げ信号を「1」に設定し、ビット4に桁上げ分を加算し、ビット5、4、3、2の補正を行う。タイミング制御回路302は、逐次比較レジスタ制御信号345を「1」に設定し、以降、逐次比較レジスタ310は1ビットずつの動作を行う。
比較五回目(期間T6)では、逐次比較レジスタ310はビット1を「1」に設定する。すなわち、逐次比較レジスタ310の値327は「100010」となる。D/Aコンバータ311の出力328は17/32 Vrefとなり、コンパレータ106はこの電位とサンプルホールド回路103の出力133の電位とを比較する。アナログ入力信号117の電位が32.1/64 Vrefであったので、コンパレータ106の出力123は「0」となる。
図13では、比較五回目は、比較期間T6に対応する。図13の比較期間T6を参照すると、比較電圧範囲は18/32 Vrefから16/32 Vrefまでであり、アナログ入力信号117の電位が、17/32 Vrefよりも低い電位のため、コンパレータ106の出力123は「0」となっている。
比較六回目(期間T7)では、タイミング制御回路302は、1ビット選択信号350を「1」に設定し、セレクタ339は、コンパレータ106の出力123の値を選択する。逐次比較レジスタ310は、比較五回目(期間T6)のコンパレータ106の出力123の値「0」をビット1に取り込み、ビット0に「1」を設定する。すなわち、逐次比較レジスタ310の値327は「100001」となる。D/Aコンバータ311の出力328は、33/64 Vrefとなり、コンパレータ106はこの電位とサンプルホールド回路103の出力133の電位とを比較する。アナログ入力信号117の電位が32.1/64 Vrefであったので、コンパレータ106の出力123は「0」となる。
図13では、比較六回目は、比較期間T7に対応する。図13の比較期間T7を参照すると、比較電圧範囲は34/64 Vrefから32/64 Vrefまでであり、アナログ入力信号117の電位が、33/64 Vrefよりも低い電位のため、コンパレータ106の出力123は「0」となっている。
比較が六回終了すると、比較六回目(期間T7)のエンコーダ307の出力324の値「0」を逐次比較レジスタ310のビット0に取り込み、最上位ビット(ビット5)から最下位ビット(ビット0)の値が確定する。タイミング制御回路302は、変換終了信号332の「1」を出力するとともに、バッファ314からA/D変換結果131が出力される。Nビットの分解能を持った逐次比較型A/Dコンバータの場合、(N/2+3)回の比較で一回のA/D変換動作が終了するため、図3の逐次比較型A/Dコンバータよりは比較回数が二回多くなるものの、分解能Nが大きい場合には、図3の逐次比較型A/Dコンバータとほぼ同等の高速な変換が可能である。また、途中の並列比較で判定を誤った場合でも、冗長なサーチ範囲を追加することでサーチ範囲を再設定することができ、変換精度を落とすことなく高速な変換が可能である。
図14に、第二の実施の形態における変換動作を説明するフローチャートを示す。図14において、フロー701により変換動作を開始すると、フロー702では、3つのD/Aコンバータと、3つのコンパレータとを用いて、2ビットの比較を並列に行う。フロー703では、並列比較が所定の回数終了しているかを判定する。所定の回数は、Nビット分解能のA/Dコンバータの場合、(N−2)/2の計算式で求めることができる。ただし、引き算の2は、分解能を削減したビット数であり、割り算の2は、並列比較1段ごとの並列数である。
フロー703の判定により、並列比較の回数が所定の回数に満たない場合は、フロー704により逐次比較レジスタに比較結果を取り込むと共に、次に比較すべき電位を決定する。つまり、フロー702、703、704を所定の回数繰り返すことで、2ビットずつのバイナリーサーチを行う。フロー703の判定により、並列比較が所定の回数終了したと判定すると、フロー705以降に進み、1つのD/Aコンバータと1つのコンパレータとを用いて比較を行う。また、それ以前に判定を誤っている可能性があるので、冗長な比較動作を行う。
フロー705において、並列比較最後のエンコーダ出力を逐次比較レジスタに取り込む。フロー706において、一回目の冗長な比較動作を行い、このときの比較結果を保持しておく。フロー707で、二回目の冗長な比較動作を行うにあたり、電位のサーチ範囲を、電位が高い側に再設定するか、電位が低い側に再設定するか、再設定しないかを切り替える。切り替えは、並列比較最後のエンコーダ出力に基づいて行う。
並列比較最後のエンコーダ出力が「00」の場合、フロー707からフロー708に進み、逐次比較レジスタのビット2をマイナス「1」することで電位のサーチ範囲を低い側に再設定する。そして、フロー709の二回目の冗長比較を行う。一方、並列比較最後のエンコーダ出力が「00」以外の場合、フロー707からフロー712に進み、逐次比較レジスタのビット2をプラス「1」することで電位のサーチ範囲を高い側に再設定する。そして、フロー713の二回目の冗長比較を行う。
フロー709または713の二回目の冗長比較を終えると、並列比較最後のエンコーダ出力と、一回目の冗長比較の結果と、二回目の冗長比較の結果とにより、逐次比較レジスタのビット5、4、3、2の最終的な値を確定する。
並列比較最後のエンコーダ出力が「00」で、一回目(フロー706)及び二回目(フロー713)の冗長比較結果が「00」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を一つ下の電圧範囲に下げる。フロー710、727、733により、逐次比較レジスタのビット4から「1」をマイナスし、逐次比較レジスタのビット3、2は「11」とする。並列比較最後のエンコーダ出力が「00」で、一回目及び二回目の冗長比較結果が「10」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を正しい範囲とする。フロー711、726、732により、逐次比較レジスタのビット3、2は「00」とする。並列比較最後のエンコーダ出力が「00」で、一回目及び二回目の冗長比較結果が「11」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を一つ上の電圧範囲に上げる。フロー711、725、731により、逐次比較レジスタのビット3、2は「01」とする。
並列比較最後のエンコーダ出力が「01」で、一回目及び二回目の冗長比較結果が「00」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を一つ下の電圧範囲に下げる。フロー715、726、732により、逐次比較レジスタのビット3、2は「00」とする。並列比較最後のエンコーダ出力が「01」で、一回目及び二回目の冗長比較結果が「10」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を正しい範囲とする。フロー716、725、731により、逐次比較レジスタのビット3、2は「01」とする。並列比較最後のエンコーダ出力が「01」で、一回目及び二回目の冗長比較結果が「11」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を一つ上の電圧範囲に上げる。フロー716、724、730により、逐次比較レジスタのビット3、2は「10」とする。
並列比較最後のエンコーダ出力が「10」で、一回目及び二回目の冗長比較結果が「00」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を一つ下の電圧範囲に下げる。フロー718、725、731により、逐次比較レジスタのビット3、2は「01」とする。並列比較最後のエンコーダ出力が「10」で、一回目及び二回目の冗長比較結果が「10」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を正しい範囲とする。フロー719、724、730により、逐次比較レジスタのビット3、2は「10」とする。並列比較最後のエンコーダ出力が「10」で、一回目及び二回目の冗長比較結果が「11」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を一つ上の電圧範囲に上げる。フロー719、723、729により、逐次比較レジスタのビット3、2は「11」とする。
並列比較最後のエンコーダ出力が「11」で、一回目及び二回目の冗長比較結果が「00」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を一つ下の電圧範囲に下げる。フロー720、724、730により、逐次比較レジスタのビット3、2は「10」とする。並列比較最後のエンコーダ出力が「11」で、一回目及び二回目の冗長比較結果が「10」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を正しい範囲とする。フロー721、723、729により、逐次比較レジスタのビット3、2は「11」とする。並列比較最後のエンコーダ出力が「11」で、一回目及び二回目の冗長比較結果が「11」の場合、並列比較最後のエンコーダ出力により選択される電圧範囲を一つ上の電圧範囲に上げる。フロー721、722、728により、逐次比較レジスタのビット4に「1」をプラスし、逐次比較レジスタの3、2は「00」とする。
逐次比較レジスタのビット5、4、3、2が確定した後は、フロー734に進む。フロー734では、1つのD/Aコンバータと、1つのコンパレータとを使用して、逐次比較レジスタのビット1、0を決定するための逐次比較を行い、フロー735により比較動作を終了する。
第二の実施の形態の効果について説明する。図3の逐次比較型A/Dコンバータは、Nビットの分解能を有するD/Aコンバータを3つ使用しているが、図9の逐次比較型A/Dコンバータは、Nビットの分解能を有するD/Aコンバータ1つと、(N−2)ビットの分解能を有するD/Aコンバータ2つを使用している。第二の実施の形態においては、図14のフロー702〜704に示すように、複数の比較電圧を出力可能なD/Aコンバータと、複数のコンパレータとにより並列比較(高速比較)を行っている。その後に、フロー705〜708、フロー712に示すように、並列比較の結果に応じて、冗長なサーチ範囲を再設定し、フロー709、713に示す冗長な比較を行っている。この冗長な比較により、電圧のサーチ範囲を再設定したうえで最終的な変換結果を求めるという方法を使用しているので、並列比較で一度判定を誤ってしまった場合でも、正しい変換結果が得られる。そのためA/Dコンバータの精度を向上することができる。
D/Aコンバータを抵抗ストリングで構成する場合、Nビットの分解能を有するD/Aコンバータでは、2のN乗個の抵抗が必要となる。一方、(N−2)ビットのD/Aコンバータでは、2の(N−2)乗個の抵抗で済むため、図9の逐次比較型A/Dコンバータでは、抵抗の数を4分の1に減らすことができる。すなわち、第二の実施の形態では、逐次比較型A/Dコンバータのレイアウトサイズを小さく抑えることができるという効果がある。D/Aコンバータを容量アレイで構成する場合や、上位のMビットを容量アレイ、下位の(N−M)ビットを抵抗ストリングで構成する場合も、上位のMビットを抵抗ストリング、下位の(N−M)ビットを容量アレイで構成する場合も同様に、使用する抵抗又は容量の数を減らすことができるため、逐次比較型A/Dコンバータのレイアウトサイズを小さく抑えることができる。
なお、図9の逐次比較型A/Dコンバータでは、Nビットの分解能を有するD/Aコンバータ1つと、(N−2)ビットの分解能を有するD/Aコンバータ2つとを使用し、(N/2+3)回の比較回数で変換が可能なように構成したが、ビット数と比較回数の組み合わせは、他の組み合わせでもよい。
図15に、図9の逐次比較型A/Dコンバータを変形した逐次比較型A/Dコンバータの回路構成を示す。図15に示す逐次比較型A/Dコンバータは、図9の逐次比較型A/Dコンバータと同じように動作する。ただし、回路構成が一部異なり、3つの独立したD/Aコンバータ311、312、313を用いる代わりに、1つのD/Aコンバータ412を用いている。
図16に、D/Aコンバータ412の一つ目の回路構成例を示す。図16では、抵抗ストリング型のD/Aコンバータを使用している。図16において、4ビットの抵抗ストリング500は、抵抗501〜516の16個の抵抗を備え、三つのスイッチ群522、523、524が接続されている。ノード527には基準電圧Vrefが印加され、ノード528はグランド電位となる。スイッチ群522は、逐次比較レジスタ310の値327により、いずれかひとつのスイッチがオンになるように制御される。オンになったスイッチにより、4ビット16通りに分圧されたいずれかの電圧を、D/Aコンバータ412の出力328とすることができる。スイッチ群523は、逐次比較レジスタ309の値326により、いずれかひとつのスイッチがオンになるように制御される。オンになったスイッチにより、4ビット16通りに分圧されたいずれかの電圧を、D/Aコンバータ412の出力329とすることができる。スイッチ群524は、逐次比較レジスタ308の値325により、いずれかひとつのスイッチがオンになるように制御される。オンになったスイッチにより、4ビット16通りに分圧されたいずれかの電圧を、D/Aコンバータ412の出力330とすることができる。
D/Aコンバータ412の出力328、329、330には、スイッチ群525が接続されている。スイッチ群525は、逐次比較レジスタ310の値327により制御され、二つのスイッチがオンになる。すなわち、スイッチ群525は、スイッチ群522、523、524が選択した3つの電圧のうち、2つの電圧を選択し、バッファアンプ529、530に供給する。
抵抗ストリング517は、4個の抵抗518〜521を備え、2ビットの分解能を持つ。ノード531、532には、スイッチ群522、523、524により、4ビットの分解能で分圧された電圧が印加され、抵抗ストリング517は、さらに2ビットの分解能で分圧する。従って、6ビットの分解能で分圧された電圧を得ることができる。抵抗ストリング517には、スイッチ群526が接続されている。スイッチ群526は、逐次比較レジスタ310の値327により制御され、一つのスイッチがオンになる。オンになったスイッチにより、6ビットの分解能で分圧された電圧を、D/Aコンバータ412の出力328とすることができる。
4ビットと、4ビットと、6ビットとの3つの独立したD/Aコンバータを用いる場合には、抵抗が16+16+64=96個必要となる。一方、図16のように、1つの抵抗ストリング500で、3つの4ビットD/Aコンバータを構成し、その出力を2ビットの抵抗ストリング517でさらに分圧するように構成すると、抵抗は、16+4=20個で済むことになる。従って、図16のD/Aコンバータにより、使用する抵抗の数を大幅に減らすことができ、逐次比較型A/Dコンバータのレイアウトサイズを小さく抑えることができる。
図17に、D/Aコンバータ412の二つ目の回路構成例を示す。図17では、容量アレイ型のD/Aコンバータを使用している。図17において、4ビットの容量アレイ600は、2進重み付けされた5つの容量、すなわち単位容量分の容量値を持つ容量601、602と、単位容量の2倍の容量値を持つ容量603と、単位容量の4倍の容量値を持つ容量604と、単位容量の8倍の容量値を持つ容量605とを備えている。容量アレイ600には、スイッチ群618が接続され、このスイッチ群618は、逐次比較レジスタ310の値327を入力するセレクタ624によって制御される。スイッチ群618は、スイッチオンにより、容量601、602、603、604、605の一方の電極を、基準電圧Vrefが印加されるノード622に又はグランド電位のノード623に接続する。これにより、4ビットの分解能で容量分圧を行い、得られた電圧をD/Aコンバータ412の出力328とすることができる。
4ビットの容量アレイ606は、2進重み付けされた5つの容量、すなわち単位容量分の容量値を持つ容量607、608と、単位容量の2倍の容量値を持つ容量609と、単位容量の4倍の容量値を持つ容量610と、単位容量の8倍の容量値を持つ容量611とを備えている。容量アレイ606には、スイッチ群619が接続され、このスイッチ群619は、逐次比較レジスタ309の値326と、デコーダ627のデコード値635とを入力するセレクタ625によって制御される。スイッチ群619は、スイッチオンにより、容量607、608、609、610、611の一方の電極を、基準電圧Vrefが印加されるノード622に又はグランド電位のノード623に接続する。これにより、4ビットの分解能で容量分圧を行い、得られた電圧をD/Aコンバータ412の出力329とすることができる。
4ビットの容量アレイ612は、2進重み付けされた5つの容量、すなわち単位容量分の容量値を持つ容量613、614と、単位容量の2倍の容量値を持つ容量615と、単位容量の4倍の容量値を持つ容量616と、単位容量の8倍の容量値を持つ容量617とを備えている。容量アレイ612には、スイッチ群620が接続され、このスイッチ群620は、逐次比較レジスタ308の値325と、デコーダ627のデコード値636とを入力するセレクタ626によって制御される。スイッチ群620は、スイッチオンにより、容量613、614、615、616、617の一方の電極を、基準電圧Vrefが印加されるノード622に又はグランド電位のノード623に接続する。これにより、4ビットの分解能で容量分圧を行い、得られた電圧をD/Aコンバータ412の出力330とすることができる。
4ビットの容量アレイ628は、2進重み付けされた5つの容量、すなわち単位容量分の容量値を持つ容量629、630と、単位容量の2倍の容量値を持つ容量631と、単位容量の4倍の容量値を持つ容量632と、単位容量の8倍の容量値を持つ容量633とを備えている。容量アレイ628には、スイッチ群634が接続されている。スイッチ群634は、デコーダ627のデコード値637によって制御され、容量629、630、631、632、633の一方の電極を、基準電圧Vrefが印加されるノード622に又はグランド電位のノード623に接続する。これにより、4ビットの分解能で容量分圧を行い、得られた電圧をD/A出力638とすることができる。
切替信号639が「0」のとき、セレクタ624,625,626は、逐次比較レジスタ310、309,308の値327、326、325を選択し、3つの4ビット容量アレイ600、606、612は、3つの4ビットD/Aコンバータとして動作する。一方、切替信号639が「1」になると、セレクタ624,625,626は選択を切り替え、逐次比較レジスタ310の値327に基づく値を選択する。また、スイッチ群621がショートする。切替信号639の「1」により、3つの4ビット容量アレイ600,606,612のスイッチ群618、619、620と、もうひとつの4ビット容量アレイ628のスイッチ群634とに、逐次比較レジスタ310の値327が供給される。また、D/Aコンバータ412の出力328、329、330と、もうひとつのD/A出力638とがショートする。これにより、6ビットの分解能で分圧された電圧を、D/Aコンバータ412の出力328とすることができ、1つの6ビット容量アレイ型D/Aコンバータとして動作させることができる。
4ビットと、4ビットと、6ビットとの3つの独立したD/Aコンバータを用いた場合には、容量が16+16+64=96個必要となる。一方、図17のように、4つの容量アレイ型4ビットD/Aコンバータの出力を合成することで1つの容量アレイ型6ビットD/Aコンバータとした場合には、容量は64個で済むことになる。従って、図17のD/Aコンバータにより、使用する容量の数を大幅に減らすことができ、逐次比較型A/Dコンバータのレイアウトサイズを小さく抑えることができる。