JP5094099B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP5094099B2
JP5094099B2 JP2006327080A JP2006327080A JP5094099B2 JP 5094099 B2 JP5094099 B2 JP 5094099B2 JP 2006327080 A JP2006327080 A JP 2006327080A JP 2006327080 A JP2006327080 A JP 2006327080A JP 5094099 B2 JP5094099 B2 JP 5094099B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
island
insulating film
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006327080A
Other languages
Japanese (ja)
Other versions
JP2008141046A (en
JP2008141046A5 (en
Inventor
幸一郎 田中
愛子 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006327080A priority Critical patent/JP5094099B2/en
Publication of JP2008141046A publication Critical patent/JP2008141046A/en
Publication of JP2008141046A5 publication Critical patent/JP2008141046A5/ja
Application granted granted Critical
Publication of JP5094099B2 publication Critical patent/JP5094099B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、レーザビームを半導体膜に照射することにより結晶構造を有する半導体膜を形成する技術およびこの技術を用いて形成した結晶構造を有する半導体膜を用いた薄膜トランジスタ等の半導体装置の作製に関する。   The present invention relates to a technique for forming a semiconductor film having a crystal structure by irradiating a semiconductor film with a laser beam, and a method for manufacturing a semiconductor device such as a thin film transistor using the semiconductor film having a crystal structure formed by using this technique.

近年、ガラス基板上に形成された非晶質半導体膜にレーザビームを照射し、結晶構造を有する半導体膜(以下、結晶性半導体膜)を形成するレーザ結晶化技術が広く研究されている。結晶性半導体膜を用いるのは、非晶質半導体膜と比較して高い電界効果移動度を有するためである。ガラス基板上の結晶性半導体膜は、例えば、1枚のガラス基板上に、画素部用、または、画素部用と駆動回路用の薄膜トランジスタを形成したアクティブマトリクス型の液晶表示装置や有機EL表示装置等に利用されている。   In recent years, a laser crystallization technique for forming a semiconductor film having a crystal structure (hereinafter referred to as a crystalline semiconductor film) by irradiating an amorphous semiconductor film formed over a glass substrate with a laser beam has been widely studied. The crystalline semiconductor film is used because it has higher field-effect mobility than an amorphous semiconductor film. The crystalline semiconductor film on the glass substrate is, for example, an active matrix liquid crystal display device or an organic EL display device in which thin film transistors for a pixel portion or for a pixel portion and a drive circuit are formed on a single glass substrate. Etc. are used.

結晶化方法には、ファーネスアニール炉を用いた熱アニール法や、瞬間熱アニール法(RTA法)、レーザアニール法(レーザ照射による結晶化法)等が挙げられるが、熱アニール法などのように固相成長法を用いる場合、600℃以上の高温処理を行うため、その高熱に耐えうる高価な石英基板が必要になり、製造コストを上昇させる。一方、結晶化にレーザを用いた場合では、基板の温度をあまり上昇させることなく半導体膜のみに熱を吸収させて、結晶化することができるので、基板にガラスやプラスチックなどの融点が低い基板を使用できる。   Examples of the crystallization method include a thermal annealing method using a furnace annealing furnace, an instantaneous thermal annealing method (RTA method), a laser annealing method (crystallization method by laser irradiation), and the like, such as a thermal annealing method. In the case of using the solid phase growth method, a high-temperature treatment at 600 ° C. or higher is required, so that an expensive quartz substrate that can withstand the high heat is required, which increases the manufacturing cost. On the other hand, when a laser is used for crystallization, it is possible to crystallize by absorbing heat only in the semiconductor film without increasing the temperature of the substrate so much, so that the substrate has a low melting point such as glass or plastic. Can be used.

レーザアニール法の一つに、パルスレーザであるエキシマレーザによる結晶化方法がある。エキシマレーザの波長は紫外域に属しており、珪素に対する吸収率が高い。そのため、エキシマレーザを用いると、レーザビームのほとんどを珪素に吸収させることができる。例えば、エキシマレーザアニールでは、エキシマレーザから射出される約10mm×30mmの矩形状のビームスポットを、幅が数百μmで長さが300mm以上の線状のビームスポットに光学系によって加工する。線状に加工されたビームスポットを基板上の珪素膜に対して相対的に走査させながら照射することにより、珪素膜を結晶化させる。本明細書では、アスペクト比が高い(10以上)の矩形状、または楕円状のことを線状と呼ぶ。   One laser annealing method is a crystallization method using an excimer laser which is a pulse laser. The wavelength of the excimer laser belongs to the ultraviolet region and has a high absorption rate for silicon. Therefore, when an excimer laser is used, most of the laser beam can be absorbed by silicon. For example, in excimer laser annealing, a rectangular beam spot of about 10 mm × 30 mm emitted from an excimer laser is processed into a linear beam spot having a width of several hundreds μm and a length of 300 mm or more by an optical system. The silicon film is crystallized by irradiating the linearly processed beam spot while scanning the silicon film on the substrate relatively. In the present specification, a rectangular shape or an elliptical shape having a high aspect ratio (10 or more) is called a linear shape.

別のレーザアニール法に、連続発振レーザ(以下、「CWレーザ」と記す。CW:continuous−wave)レーザや繰り返し周波数が10MHz以上と高いパルスレーザによる結晶化方法がある。これらのレーザを用いたレーザアニールでも、レーザから射出されたビームを線状のビームスポットにし、この線状ビームスポットを走査しながら珪素膜に照射して、珪素膜を結晶化させる。CWレーザなどを用いることにより、珪素膜を完全溶融させて結晶化できるため、エキシマレーザアニールと比較して、粒径が非常に大きな結晶(以下、大粒径結晶と称する)領域を有する結晶性珪素膜を形成することができる(例えば、特許文献1を参照。)。これはエキシマレーザアニールが、珪素膜とその下地界面で生じた偶発的な核発生により結晶化するのに対して、CWレーザなどのレーザアニールでは、線状のビームスポットの走査により、固液界面を走査することができるため、結晶をラテラル成長させることができるからである。   As another laser annealing method, there are a crystallization method using a continuous wave laser (hereinafter referred to as “CW laser”; CW: continuous-wave) laser and a pulse laser having a repetition frequency of 10 MHz or higher. Even in the laser annealing using these lasers, the beam emitted from the laser is converted into a linear beam spot, and the silicon film is irradiated while scanning the linear beam spot to crystallize the silicon film. Since a silicon film can be completely melted and crystallized by using a CW laser or the like, the crystallinity having a crystal region having a very large grain size (hereinafter referred to as a large grain crystal) compared to excimer laser annealing. A silicon film can be formed (see, for example, Patent Document 1). This is because excimer laser annealing crystallizes due to accidental nucleation generated at the silicon film and its underlying interface, whereas in laser annealing such as CW laser, a solid-liquid interface is obtained by scanning a linear beam spot. This is because the crystal can be laterally grown.

この大粒径結晶を薄膜トランジスタのチャネル形成領域に使用すると、チャネル方向には結晶粒界がほとんど含まれないため、電子や正孔などのキャリアに対するエネルギー壁が低くなる。そのため、電界効果移動度が100cm/Vs以上の薄膜トランジスタを作製することが可能となる。
特開2005−191546号公報
When this large grain crystal is used in the channel formation region of the thin film transistor, the crystal grain boundary is hardly included in the channel direction, and the energy wall for carriers such as electrons and holes is lowered. Therefore, a thin film transistor having a field effect mobility of 100 cm 2 / Vs or more can be manufactured.
JP 2005-191546 A

薄膜トランジスタも、シリコンウエハに形成されたMOSトランジスタ同様、微細化の要求がある。そのためには、薄膜トランジスタのチャネル形成領域となる珪素膜を、40nm以下に薄くする必要がある。しかしながら、レーザビームの照射により、40nm以下の厚さの珪素膜に大粒径結晶を形成するのは非常に困難である。   Thin film transistors are also required to be miniaturized, like MOS transistors formed on silicon wafers. For that purpose, it is necessary to make the silicon film which becomes the channel formation region of the thin film transistor thin to 40 nm or less. However, it is very difficult to form a large grain crystal in a silicon film having a thickness of 40 nm or less by laser beam irradiation.

レーザビームを照射することで結晶化された結晶性珪素膜の結晶構造は、レーザビームのエネルギーに依存する。レーザビームのエネルギーが増加すると、結晶構造は、微結晶、小粒径結晶、大粒径結晶と変化する。大粒径結晶を形成するには、非晶質珪素膜を完全に溶融するエネルギーが必要であることが分かっている。もちろん、レーザビームのエネルギーが大きすぎると、珪素膜が割れたり(スプリットしたり)、アブレーションしてしまう。   The crystal structure of the crystalline silicon film crystallized by irradiation with the laser beam depends on the energy of the laser beam. As the energy of the laser beam increases, the crystal structure changes to a microcrystal, a small grain crystal, and a large grain crystal. It has been found that forming a large grain crystal requires energy to completely melt the amorphous silicon film. Of course, if the energy of the laser beam is too large, the silicon film will be broken (split) or ablated.

図15に、波長532nmの光に対する非晶質珪素膜の反射率、透過率および吸収率の膜厚依存性を示す。図15のグラフの横軸は非晶質珪素膜の厚さであり、縦軸は、反射率などの割合を示す。図15から明らかなように、非晶質珪素膜の厚さが50nm以下になると、膜厚の減少に伴って吸収率が低下し、非晶質珪素膜で反射されるまたは透過される光量のほうが多くなる。厚さが20nmのときの吸収率は厚さが50nmのときの1/3程度であり、透過率は2倍以上である。   FIG. 15 shows the film thickness dependence of the reflectance, transmittance, and absorptance of the amorphous silicon film with respect to light having a wavelength of 532 nm. The horizontal axis of the graph of FIG. 15 represents the thickness of the amorphous silicon film, and the vertical axis represents a ratio such as reflectance. As is apparent from FIG. 15, when the thickness of the amorphous silicon film is 50 nm or less, the absorptance decreases as the film thickness decreases, and the amount of light reflected or transmitted by the amorphous silicon film is reduced. Will be more. The absorptance when the thickness is 20 nm is about 1 / that when the thickness is 50 nm, and the transmittance is twice or more.

従って、50nmの厚さの非晶質珪素膜を結晶化するときと同様に、20nmの厚さの非晶質珪素膜から大粒径結晶を形成しようすると、レーザビームのエネルギーを非常に高くする必要がある。そのため高出力でレーザを発振させることとなり、レーザの媒質の寿命が短くなる。また、高いエネルギーを非晶質珪素膜に与えることになるため、レーザビームのエネルギーを最適化することが非常に難しくなり、アブレーションが発生しやすくなる。   Therefore, as in the case of crystallizing an amorphous silicon film having a thickness of 50 nm, if a large grain crystal is formed from an amorphous silicon film having a thickness of 20 nm, the energy of the laser beam is made extremely high. There is a need. Therefore, the laser is oscillated at a high output, and the life of the laser medium is shortened. Further, since high energy is applied to the amorphous silicon film, it is very difficult to optimize the energy of the laser beam, and ablation is likely to occur.

本発明は、上記の問題点に鑑み、レーザビームを照射して、厚さが40nm以下と極薄い半導体膜に大粒径結晶を形成する方法を提供するものである。   In view of the above-described problems, the present invention provides a method for forming a large grain crystal in a very thin semiconductor film having a thickness of 40 nm or less by irradiation with a laser beam.

本発明は、レーザビームを半導体膜の上面だけでなく、側面から入射させることにより、半導体膜を溶融させるものである。そのため、半導体膜の上方から照射されるビームを側面に入射させるための反射面を有する構造体を形成する。   The present invention melts a semiconductor film by making a laser beam incident not only from the upper surface of the semiconductor film but also from a side surface. Therefore, a structure having a reflection surface for allowing a beam irradiated from above the semiconductor film to enter the side surface is formed.

レーザビームを半導体膜の上方から照射し、構造体の反射面によりレーザビームを反射することで、レーザビームを側面から半導体膜に入射させる。反射面は、金属などレーザビームに対して反射率が高く(80%以上)、透過率、吸収率が低い材料で構成すればよい。すなわち、構造体を反射ミラーとして機能させる。また、構造体を空気よりも屈折率が高く、レーザビームを透過する材料で構成することで、構造体でレーザビームを通過させつつ、反射面と空気との界面でレーザビームを全反射させることもできる。つまり、構造体をプリズムとして機能させる。   The laser beam is irradiated from above the semiconductor film, and the laser beam is reflected by the reflecting surface of the structure, so that the laser beam is incident on the semiconductor film from the side surface. The reflecting surface may be made of a material such as metal that has a high reflectance (80% or more) with respect to the laser beam and a low transmittance and absorptance. That is, the structure is caused to function as a reflection mirror. In addition, the structure is made of a material that has a refractive index higher than that of the air and transmits the laser beam, so that the laser beam is totally reflected at the interface between the reflecting surface and air while allowing the structure to pass the laser beam. You can also. That is, the structure is caused to function as a prism.

本発明は、半導体の代表例である珪素の屈折率が約4と非常に大きいことに着目してなされたものである。半導体膜の屈折率が、半導体膜が接している媒質(例えば、空気や絶縁表面など)の屈折率よりも大きい。そのため、スネルの法則に従って、半導体膜の側面から入射したレーザビームの殆どは半導体膜内で全反射を繰り返しながら、半導体膜中を伝搬する。その結果、レーザビームで半導体膜を完全に溶融させることができ、大粒径結晶を形成することができる。なお、完全に溶融している状態とは、半導体膜が上面から絶縁表面との界面まで溶融している状態、液体になっている状態をいう。   The present invention has been made by paying attention to the fact that the refractive index of silicon, which is a typical example of a semiconductor, is as large as about 4. The refractive index of the semiconductor film is larger than the refractive index of a medium (for example, air or an insulating surface) with which the semiconductor film is in contact. Therefore, according to Snell's law, most of the laser beam incident from the side surface of the semiconductor film propagates through the semiconductor film while repeating total reflection in the semiconductor film. As a result, the semiconductor film can be completely melted with the laser beam, and a large grain crystal can be formed. Note that the completely melted state means a state in which the semiconductor film is melted from the upper surface to the interface with the insulating surface, or a liquid state.

上述したように、大粒径結晶を形成するには、レーザビームの照射により半導体膜を完全に溶融させる。そのため、レーザには、連続発振レーザまたは疑似連続発振レーザを用いるとよい。パルス発振レーザでも発振周波数が10MHz以上であれば、連続発振レーザと同様に、レーザビームの照射によって半導体膜を完全溶融させることができる。   As described above, in order to form a large grain crystal, the semiconductor film is completely melted by laser beam irradiation. Therefore, a continuous wave laser or a pseudo continuous wave laser is preferably used as the laser. Even in the case of a pulsed laser, if the oscillation frequency is 10 MHz or more, the semiconductor film can be completely melted by laser beam irradiation as in the case of a continuous wave laser.

また、レーザビームの波長は、レーザビームの表皮深さ(skin depth)と結晶化する半導体膜の膜厚を考慮して決定する。半導体膜を完全溶融させ、大粒径結晶を得るためには、レーザビームの波長が400nm〜565nmの範囲で、連続発振レーザまたは疑似連続発振レーザを用いるのが好ましい。例えば、この波長域のレーザビームには、YVOレーザの第2高調波(532nm)、YAGレーザの第2高調波(532nm)、YLFレーザの第2高調波(527nm)がある。なお、例示したYVOレーザなどは連続発振レーザにも、パルス発振レーザにも、疑似連続発振レーザにもなる。 The wavelength of the laser beam is determined in consideration of the skin depth of the laser beam and the thickness of the semiconductor film to be crystallized. In order to completely melt the semiconductor film and obtain a large grain crystal, it is preferable to use a continuous wave laser or a pseudo continuous wave laser with a laser beam wavelength in the range of 400 nm to 565 nm. For example, the laser beam in this wavelength region includes the second harmonic (532 nm) of the YVO 4 laser, the second harmonic (532 nm) of the YAG laser, and the second harmonic (527 nm) of the YLF laser. The exemplified YVO 4 laser can be a continuous wave laser, a pulsed laser, or a pseudo continuous wave laser.

レーザビームを照射する前の半導体膜の結晶構造は、非単結晶であればよい。例えば、非晶質、微結晶、多結晶構造である。半導体膜は、珪素またはゲルマニウムを主成分とする半導体膜である。例えば、珪素膜、ゲルマニウム膜、珪素とゲルマニウムの化合物膜である。また、半導体膜が、P(リン)、As(ヒ素)のようなn型の不純物、およびB(ボロン)のようなp型の不純物を含んでいてもよい。   The crystal structure of the semiconductor film before the laser beam irradiation may be a non-single crystal. For example, amorphous, microcrystalline, and polycrystalline structures. The semiconductor film is a semiconductor film containing silicon or germanium as a main component. For example, a silicon film, a germanium film, or a compound film of silicon and germanium. The semiconductor film may contain an n-type impurity such as P (phosphorus) and As (arsenic) and a p-type impurity such as B (boron).

半導体膜および構造体が形成される基板は、例えば、ガラス基板、石英基板、サファイヤ基板、およびプラスチック基板などの絶縁材料でなる基板、ステンレス基板などの導電性基板、ならびに半導体基板などである。ステンレス基板などの導電性基板、および半導体基板を用いる場合は、その上面に絶縁膜を形成し、この絶縁膜上に半導体膜を形成してもよい。また、ガラス基板やプラスチック基板など、半導体膜を汚染するような物質を含む基板を用いる場合も、絶縁膜で上面を覆い、半導体膜が汚染されないようにするのが好ましい。また、絶縁膜を厚く形成することで、基板に熱を伝わりにくくする効果がある。基板の上面に形成される絶縁膜には、酸化珪素、窒化珪素、酸化窒化珪素などの単層膜または積層膜を用いることができる。これらの絶縁膜は、CVD法やスパッタ法で形成することができる。   Examples of the substrate on which the semiconductor film and the structure are formed include a substrate made of an insulating material such as a glass substrate, a quartz substrate, a sapphire substrate, and a plastic substrate, a conductive substrate such as a stainless steel substrate, and a semiconductor substrate. In the case of using a conductive substrate such as a stainless steel substrate and a semiconductor substrate, an insulating film may be formed on the upper surface, and the semiconductor film may be formed on the insulating film. In the case of using a substrate containing a substance that contaminates the semiconductor film, such as a glass substrate or a plastic substrate, it is preferable to cover the upper surface with an insulating film so that the semiconductor film is not contaminated. Further, forming the insulating film thickly has an effect of making it difficult to transfer heat to the substrate. As the insulating film formed over the top surface of the substrate, a single layer film or a stacked film of silicon oxide, silicon nitride, silicon oxynitride, or the like can be used. These insulating films can be formed by a CVD method or a sputtering method.

本発明は、レーザビームを半導体膜の上面だけでなく、側面から入射させるため、膜厚が40nm以下の半導体膜であっても完全に溶融させることが可能になる。その結果、40nm以下の薄い半導体膜に大粒径結晶を形成することができる。また、完全溶融に必要なレーザビームのエネルギーは、上面からのみレーザビームを入射させて完全溶融させる場合よりも低くできるので、レーザへの負担が少なく、またレーザビームのエネルギーの最適化が容易になる。   In the present invention, since the laser beam is incident not only from the upper surface but also from the side surface of the semiconductor film, even a semiconductor film having a film thickness of 40 nm or less can be completely melted. As a result, a large grain crystal can be formed in a thin semiconductor film of 40 nm or less. In addition, the energy of the laser beam required for complete melting can be lower than when the laser beam is incident only from the upper surface and completely melted, so there is less burden on the laser and it is easy to optimize the energy of the laser beam. Become.

本発明の結晶化方法で得られる大粒径結晶でチャネル形成領域を形成することで、電界効果移動度が高い薄膜トランジスタを作製することができる。また、チャネル形成領域を40nm以下と薄くすることができるため、薄膜トランジスタを低消費電力化することができる。このような薄膜トランジスタで集積回路を構成することで、低消費電力で、高性能、多機能の半導体装置を製造することができる。   By forming a channel formation region using a large grain crystal obtained by the crystallization method of the present invention, a thin film transistor with high field effect mobility can be manufactured. In addition, since the channel formation region can be thinned to 40 nm or less, the power consumption of the thin film transistor can be reduced. By forming an integrated circuit using such a thin film transistor, a high-performance and multifunctional semiconductor device with low power consumption can be manufactured.

以下に、図面を用いて、本発明を説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、本実施の形態の記載内容に限定して解釈されるものではない。   The present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and it is easy for those skilled in the art to make various changes in form and details without departing from the spirit and scope of the present invention. To be understood. Therefore, the present invention should not be construed as being limited to the description of the embodiment modes.

(実施の形態1)
本実施の形態では、反射面を有する構造体によって、半導体膜の側面からレーザビームを入射させる方法を説明する。
(Embodiment 1)
In this embodiment mode, a method in which a laser beam is incident from a side surface of a semiconductor film with a structure having a reflective surface will be described.

図1および図2を用いて、半導体膜の結晶化方法を説明する。なお、図1は図2のx−x’断面図である。基板10上に、絶縁膜11を形成する。絶縁膜11の表面に半導体膜12、半導体膜12に隣接して、ミラーとして機能する構造体13が形成されている。   A method for crystallizing a semiconductor film will be described with reference to FIGS. 1 is a cross-sectional view taken along line x-x ′ of FIG. 2. An insulating film 11 is formed on the substrate 10. A semiconductor film 12 and a structure 13 that functions as a mirror are formed adjacent to the semiconductor film 12 on the surface of the insulating film 11.

半導体膜12は、レーザビーム14を入射させるための側面12aを有するように、絶縁膜11上に選択的に形成する。別の言い方をすると、半導体膜12は、絶縁膜11または基板10の表面に対して平行ではない平面(側面12a)を有するように形成される。例えば、図2に示すように、半導体膜12は絶縁膜11上に帯状または島状に形成される。なお、半導体膜12の側面12aは基板10の表面に垂直でなくともよい。側面12aの傾斜角度を90°未満にして、半導体膜12にテーパー部を設けてもよい。   The semiconductor film 12 is selectively formed on the insulating film 11 so as to have a side surface 12a for allowing the laser beam 14 to enter. In other words, the semiconductor film 12 is formed to have a flat surface (side surface 12a) that is not parallel to the surface of the insulating film 11 or the substrate 10. For example, as shown in FIG. 2, the semiconductor film 12 is formed on the insulating film 11 in a band shape or an island shape. Note that the side surface 12 a of the semiconductor film 12 may not be perpendicular to the surface of the substrate 10. The inclined angle of the side surface 12a may be less than 90 °, and the semiconductor film 12 may be provided with a tapered portion.

構造体13はテーパー部13bを有する。このテーパー部13bの傾斜している側面が反射面13aである。反射面13aは半導体膜12の側面12aと対向している。反射面13aでレーザビーム14を反射させるため、構造体13はレーザビームの波長に対する反射率の高い材料で構成される。例えば、アルミニウム、チタン、クロムなどの金属で形成される。または、酸化珪素、酸化窒化珪素膜、窒化珪素膜などの絶縁膜で構造体13の本体を形成し、少なくとも反射面13aとなる部分の表面を、アルミニウム、チタン、クロムなどの金属のようにレーザビームの波長に対して反射率が高い材料で覆うことで、構造体13を形成することもできる。   The structure 13 has a tapered portion 13b. The inclined side surface of the tapered portion 13b is the reflecting surface 13a. The reflection surface 13 a faces the side surface 12 a of the semiconductor film 12. In order to reflect the laser beam 14 on the reflecting surface 13a, the structure 13 is made of a material having a high reflectance with respect to the wavelength of the laser beam. For example, it is made of a metal such as aluminum, titanium, or chromium. Alternatively, the main body of the structure body 13 is formed of an insulating film such as a silicon oxide film, a silicon oxynitride film, or a silicon nitride film, and at least the surface of the portion that becomes the reflective surface 13a is laser-like like a metal such as aluminum, titanium, or chromium. The structure 13 can also be formed by covering with a material having a high reflectance with respect to the wavelength of the beam.

反射面13aの傾斜角度θは45°が理想的だが、45°±30°の範囲で、反射面13aと半導体膜12の側面12aの距離に応じて決定される。レーザビーム14を効率良く半導体膜12の側面12aから入射させるため、構造体13の厚さは半導体膜12の厚さと同じかそれ以上とする。 The inclination angle theta 1 of the reflecting surface 13a has a 45 ° but ideally in the range of 45 ° ± 30 °, is determined according to the distance of the side surface 12a of the reflecting surface 13a and the semiconductor film 12. In order to make the laser beam 14 efficiently enter from the side surface 12 a of the semiconductor film 12, the thickness of the structure 13 is set to be equal to or greater than the thickness of the semiconductor film 12.

また、反射面13aを平面ではなく、放物面にして、半導体膜12の側面12aにレーザビーム14が集光するようにしてもよい。   Further, the reflecting surface 13a may be a parabolic surface instead of a flat surface, and the laser beam 14 may be condensed on the side surface 12a of the semiconductor film 12.

発振器から射出されたレーザビーム14はスポット状であるため、シリンドリカルレンズなどを含む光学系により、被照面で線状になるように整形される。図2の矢印で示すように、線状のレーザビーム14をその短尺方向に平行な方向に走査しながら、半導体膜12および構造体13の上方からレーザビーム14を照射する。レーザビーム14は構造体13の反射面13aで反射され、側面12aから半導体膜12に入射する。スネルの法則に従って、レーザビーム14は、半導体膜12と空気の界面および半導体膜12と絶縁膜11との界面で全反射されながら、半導体膜12中を伝搬する。これは半導体膜12の屈折率が空気および絶縁膜11の屈折率よりも非常に大きいためである。半導体膜12の代表例である珪素の屈折率は約4でありゲルマニウムは約3であり、空気の屈折率は約1であり、絶縁膜11に用いられる酸化珪素膜の屈折率は約1.4である。   Since the laser beam 14 emitted from the oscillator has a spot shape, the laser beam 14 is shaped to be linear on the illuminated surface by an optical system including a cylindrical lens. As indicated by the arrows in FIG. 2, the laser beam 14 is irradiated from above the semiconductor film 12 and the structure 13 while scanning the linear laser beam 14 in a direction parallel to the short direction. The laser beam 14 is reflected by the reflecting surface 13 a of the structure 13 and enters the semiconductor film 12 from the side surface 12 a. According to Snell's law, the laser beam 14 propagates through the semiconductor film 12 while being totally reflected at the interface between the semiconductor film 12 and air and at the interface between the semiconductor film 12 and the insulating film 11. This is because the refractive index of the semiconductor film 12 is much larger than that of air and the insulating film 11. The refractive index of silicon, which is a typical example of the semiconductor film 12, is about 4, germanium is about 3, the refractive index of air is about 1, and the refractive index of the silicon oxide film used for the insulating film 11 is about 1. 4.

側面12aから半導体膜12の内部に入射させることができれば、レーザビーム14のほとんどが半導体膜12の上面と空気との界面および半導体膜12の下面との界面で全反射されるので、レーザビーム14を半導体膜12内部に閉じこめることができる。よって、レーザビーム14を上方から照射しても、膜厚が40nm以下の半導体膜12を完全に溶融させて、半導体膜12に大粒径結晶でなる結晶性半導体15を形成することが可能になる。   If the laser beam 14 can be incident on the inside of the semiconductor film 12 from the side surface 12 a, most of the laser beam 14 is totally reflected at the interface between the upper surface of the semiconductor film 12 and air and the interface between the lower surface of the semiconductor film 12. Can be confined in the semiconductor film 12. Therefore, even when the laser beam 14 is irradiated from above, the semiconductor film 12 having a film thickness of 40 nm or less can be completely melted to form the crystalline semiconductor 15 having a large grain crystal in the semiconductor film 12. Become.

半導体膜12内部にレーザビーム14を効率良く入射させるため、対向する一対の側面12aに対して、それぞれ、構造体13を隣接して設けるのが好ましい。この場合、図2に示すように、レーザビーム14の被照射領域中に、半導体膜12と隣接する2つの構造体31の反射面13aが含まれるように配置する。   In order to make the laser beam 14 efficiently enter the semiconductor film 12, it is preferable to provide the structures 13 adjacent to the pair of side surfaces 12a facing each other. In this case, as shown in FIG. 2, the region to be irradiated with the laser beam 14 is disposed so as to include the reflecting surfaces 13 a of the two structures 31 adjacent to the semiconductor film 12.

半導体膜12内部でのレーザビーム14の減衰を考慮すると、1つの側面12aからレーザビーム14を入射させた場合、半導体膜12は側面12aから200nm〜300nm程度まで完全に溶融される。図1に示すように、半導体膜12を挟んで2つの構造体13を設けた場合、対向する側面12a間の距離d(半導体膜12の幅d)の上限を500nm程度とすることで、レーザビーム14の被照射領域中の半導体膜12全体を完全溶融させることができる。   Considering the attenuation of the laser beam 14 inside the semiconductor film 12, when the laser beam 14 is incident from one side surface 12a, the semiconductor film 12 is completely melted from the side surface 12a to about 200 nm to 300 nm. As shown in FIG. 1, when two structures 13 are provided with the semiconductor film 12 interposed therebetween, the upper limit of the distance d (width d of the semiconductor film 12) between the opposing side surfaces 12a is set to about 500 nm. The entire semiconductor film 12 in the irradiated region of the beam 14 can be completely melted.

また、図3に示すように半導体膜12の表面を絶縁膜16で覆った状態で、レーザビーム14を照射することもできる。絶縁膜16は、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜の単層膜、またはこれらの膜の多層膜である。屈折率は、絶縁膜16よりも半導体膜12の方が高いため、絶縁膜16を覆った状態でレーザビーム14を照射しても、側面12aから入射したレーザビーム14が絶縁膜11と半導体膜12の界面、および絶縁膜16と半導体膜12の界面で全反射するので、レーザビーム14を半導体膜12内部に閉じこめることができる。そのため、半導体膜12を完全溶融して、大粒径結晶の結晶性半導体膜とすることができる。   Further, as shown in FIG. 3, the laser beam 14 can be irradiated with the surface of the semiconductor film 12 covered with the insulating film 16. The insulating film 16 is a silicon oxide film, a silicon oxynitride film, a single layer film of a silicon nitride film, or a multilayer film of these films. Since the refractive index of the semiconductor film 12 is higher than that of the insulating film 16, even if the laser beam 14 is irradiated in a state of covering the insulating film 16, the laser beam 14 incident from the side surface 12 a is incident on the insulating film 11 and the semiconductor film. Therefore, the laser beam 14 can be confined inside the semiconductor film 12. Therefore, the semiconductor film 12 can be completely melted to form a crystalline semiconductor film having a large grain crystal.

(実施の形態2)
本実施の形態では、プリズムとして機能する構造体によって、半導体膜の側面からレーザビームを入射させる方法を説明する。
(Embodiment 2)
In this embodiment mode, a method in which a laser beam is incident from a side surface of a semiconductor film with a structure functioning as a prism will be described.

図4を用いて、半導体膜の結晶化方法を説明する。なお、同図において図1と同じ符号は同じ要素を示し、繰り返しになる説明を省略する。本実施の形態では、ミラーとして機能する構造体13の代わりに、プリズムとして機能する構造体31を形成する。   A method for crystallizing a semiconductor film will be described with reference to FIG. In the figure, the same reference numerals as those in FIG. 1 denote the same elements, and repeated description is omitted. In this embodiment, a structure 31 that functions as a prism is formed instead of the structure 13 that functions as a mirror.

図4(A)に示すように、プリズムとして機能する構造体31は、絶縁膜11の表面(絶縁表面)上に半導体膜12の側面12aに隣接して形成される。図4(A)では、2つの構造体31を形成した例を示している。   As shown in FIG. 4A, the structure 31 that functions as a prism is formed on the surface (insulating surface) of the insulating film 11 adjacent to the side surface 12 a of the semiconductor film 12. FIG. 4A shows an example in which two structures 31 are formed.

構造体31は、上面から入射したレーザビーム14の光路を反射面31aで偏向するため、反射面31aが傾斜した逆テーパー部31b(図4(A)の点線で囲んだ部分)を有する。この反射面31aは半導体膜12の側面12aに対向するように形成される。また、図4では、構造体31の反射面31aに対向する側面は、半導体膜12の側面12aと離れて設けているが、半導体膜12の側面12aと接して設けても、側面12aからレーザビーム14を入射させることができる。   The structure 31 has a reverse tapered portion 31b (a portion surrounded by a dotted line in FIG. 4A) in which the reflection surface 31a is inclined in order to deflect the optical path of the laser beam 14 incident from the upper surface by the reflection surface 31a. The reflection surface 31 a is formed to face the side surface 12 a of the semiconductor film 12. In FIG. 4, the side surface of the structure 31 that faces the reflecting surface 31 a is provided away from the side surface 12 a of the semiconductor film 12. The beam 14 can be incident.

構造体31をプリズムとして機能させるため、構造体31はレーザビーム14に対する透過率が高く、また屈折率が空気よりも大きい材料で形成される。例えば、構造体31を酸化珪素、酸化窒化珪素などで形成することができる。また、逆テーパー部31bの傾斜角度θは、プリズムの頂角に相当するため、45°が理想的であるが、半導体膜12の側面12aと構造体31の反射面31aの距離に応じて、傾斜角度θは45°±30°の範囲で決めることができる。また、半導体膜12の側面12aに効率良くレーザビーム14を入射させるため、構造体31の逆テーパー部31bの厚さは半導体膜12よりも大きくする。また、逆テーパー部31bはレーザビーム14によって溶融しないような厚さに形成する。 In order to make the structure 31 function as a prism, the structure 31 is formed of a material having a high transmittance with respect to the laser beam 14 and a refractive index larger than that of air. For example, the structure 31 can be formed using silicon oxide, silicon oxynitride, or the like. The inclination angle theta 2 of the inverse tapered portion 31b in order to correspond to the apex angle of the prism, but 45 ° is ideal, depending on the distance of the reflecting surface 31a of the side surface 12a and the structure 31 of the semiconductor film 12 The inclination angle θ 2 can be determined within a range of 45 ° ± 30 °. Further, the thickness of the inversely tapered portion 31 b of the structure 31 is made larger than that of the semiconductor film 12 in order to make the laser beam 14 efficiently enter the side surface 12 a of the semiconductor film 12. Further, the reverse taper portion 31 b is formed to a thickness that does not melt by the laser beam 14.

レーザビーム14を走査しながら、半導体膜12および構造体31の上方から照射する。構造体31の上面に入射したレーザビーム14は、反射面31aと空気の界面で反射されて、その光路が偏向される。反射面31aで反射されたレーザビームは構造体31の側面から射出され、側面12aから半導体膜12に入射する。入射したレーザビーム14は半導体膜12の上面と空気との界面、および半導体膜12の下面と絶縁膜11の界面で全反射しながら、半導体膜12中を伝搬する。半導体膜12はレーザビーム14を吸収して、完全に溶融し、大粒径結晶となる。   Irradiation is performed from above the semiconductor film 12 and the structure 31 while scanning with the laser beam 14. The laser beam 14 incident on the upper surface of the structure 31 is reflected at the interface between the reflecting surface 31a and the air, and its optical path is deflected. The laser beam reflected by the reflecting surface 31a is emitted from the side surface of the structure 31 and enters the semiconductor film 12 from the side surface 12a. The incident laser beam 14 propagates through the semiconductor film 12 while being totally reflected at the interface between the upper surface of the semiconductor film 12 and air and at the interface between the lower surface of the semiconductor film 12 and the insulating film 11. The semiconductor film 12 absorbs the laser beam 14 and is completely melted to become a large grain crystal.

構造体31をプリズムとして機能させるには、少なくとも直角三角柱状(図4(A)の逆テーパー部31bに相当する)の部分を有していればよい。また、レーザビーム14を半導体膜12の側面12aから入射させるため、この直角三角形柱の部分を絶縁膜11上に形成し、図4(A)のように配置する。つまり、直角三角形柱において、斜辺の以外の2辺のうち一方の辺を含む面を絶縁表面と平行に配置し、他方の辺を含む面を半導体膜12の側面12aに対向するように配置することで、直角三角形の斜辺を含む面を傾斜した状態で、かつ半導体膜12の側面12aに対向させる。   In order for the structure 31 to function as a prism, it is sufficient to have at least a right triangular prism-like portion (corresponding to the reverse tapered portion 31b in FIG. 4A). Further, in order to make the laser beam 14 incident from the side surface 12a of the semiconductor film 12, this right triangular prism portion is formed on the insulating film 11 and arranged as shown in FIG. That is, in the right triangular prism, the surface including one side of the two sides other than the oblique side is disposed in parallel with the insulating surface, and the surface including the other side is disposed to face the side surface 12 a of the semiconductor film 12. Thus, the surface including the hypotenuse of the right triangle is inclined and is opposed to the side surface 12 a of the semiconductor film 12.

上述したように、プリズムとして機能する構造体を設けることで、レーザビームを半導体膜12の上方から照射しても、膜厚が40nm以下の半導体膜を完全に溶融させることができため、膜厚が40nm以下の大粒径結晶でなる結晶性半導体膜を形成することが可能になる。   As described above, by providing the structure functioning as a prism, the semiconductor film having a thickness of 40 nm or less can be completely melted even when the laser beam is irradiated from above the semiconductor film 12. It is possible to form a crystalline semiconductor film having a large crystal grain size of 40 nm or less.

(実施の形態3)
本実施の形態では、ミラーとして機能する構造体および側面を有する半導体膜を形成する方法を説明する。
(Embodiment 3)
In this embodiment, a method for forming a structure film functioning as a mirror and a semiconductor film having side surfaces will be described.

まず、図5を用いて、絶縁表面上に側面を有する半導体膜を形成する方法を説明する。図5(A)に示すように、ガラス基板などの基板201を用意する。基板201上に、構造体および半導体膜の下地となる絶縁膜202を形成する。絶縁膜202として、プラズマCVD法、スパッタ法で、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜の単層膜または多層膜を形成する。絶縁膜202の厚さは50nm〜200nmとする。絶縁膜202上に、島状半導体膜204を形成する。島状半導体膜204の厚さは10nm〜40nmとする。島状半導体膜204として、プラズマCVD法、減圧CVD法または熱CVD法などで非晶質珪素膜、微結晶珪素膜などを形成する。原料ガスにシランなどを用いた場合など、成膜方法によって、島状半導体膜204が水素を含むことがある。レーザビームを照射したとき、島状半導体膜204から水素が噴出しないようにするため、400℃〜550℃で1時間程度か、それ以上加熱し、島状半導体膜204の水素出しを行う。   First, a method for forming a semiconductor film having a side surface over an insulating surface will be described with reference to FIGS. As shown in FIG. 5A, a substrate 201 such as a glass substrate is prepared. Over the substrate 201, an insulating film 202 serving as a base of the structure and the semiconductor film is formed. As the insulating film 202, a single layer film or a multilayer film of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed by a plasma CVD method or a sputtering method. The thickness of the insulating film 202 is 50 nm to 200 nm. An island-shaped semiconductor film 204 is formed over the insulating film 202. The thickness of the island-shaped semiconductor film 204 is 10 nm to 40 nm. As the island-shaped semiconductor film 204, an amorphous silicon film, a microcrystalline silicon film, or the like is formed by a plasma CVD method, a low pressure CVD method, a thermal CVD method, or the like. In some cases, such as when silane or the like is used as a source gas, the island-shaped semiconductor film 204 may contain hydrogen depending on a deposition method. In order to prevent hydrogen from being ejected from the island-shaped semiconductor film 204 when the laser beam is irradiated, the island-shaped semiconductor film 204 is dehydrogenated by heating at 400 ° C. to 550 ° C. for about one hour or more.

島状半導体膜204に対してフォトリソグラフィー工程とエッチング工程を行うことで、図5(B)に示すように、側面を有する島状半導体膜204を形成する。図6では、島状半導体膜204にテーパー部を設け、断面形状が台形状になるようにしている。島状半導体膜204の側面を傾斜させることで、島状半導体膜204上に形成されるゲート絶縁膜、およびゲート配線の段差被覆性を向上させることができる。島状半導体膜204にテーパー部を設けた場合は、レーザビームが入射する2つの側面の間隔(島状半導体膜204の幅)は、最もせまくなる部分の上限を500nm程度になるようにする。これは、チャネルが形成される領域が少なくとも完全溶融されればよいからである。   By performing a photolithography process and an etching process on the island-shaped semiconductor film 204, the island-shaped semiconductor film 204 having a side surface is formed as illustrated in FIG. In FIG. 6, the island-shaped semiconductor film 204 is provided with a tapered portion so that the cross-sectional shape is trapezoidal. By tilting the side surface of the island-shaped semiconductor film 204, the step coverage of the gate insulating film and the gate wiring formed over the island-shaped semiconductor film 204 can be improved. In the case where the island-shaped semiconductor film 204 is provided with a taper portion, the upper limit of the portion where the laser beam is incident (the width of the island-shaped semiconductor film 204) is set to about 500 nm. This is because the region where the channel is formed only needs to be completely melted.

図6を用いて、ミラーとして機能する構造体を形成する方法を説明する。図6(A)に示すように、絶縁膜205を形成する。絶縁膜205として、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜の単層膜、多層膜をプラズマCVD法、スパッタ法で形成する。絶縁膜205に対してフォトリソグラフィー工程とエッチング工程を行うことで、図6(B)に示すように、マスク絶縁膜206を形成する。絶縁膜205は構造体208が形成される領域には残らないように除去される。島状半導体膜204上に、構造体208を構成する金属膜を形成する必要があり、この金属膜で島状半導体膜204の表面が汚染されることを避けるため、マスク絶縁膜206を形成する。そのため、マスク絶縁膜206は島状半導体膜204の表面を完全に覆うように形成される。   A method for forming a structure functioning as a mirror will be described with reference to FIGS. As shown in FIG. 6A, an insulating film 205 is formed. As the insulating film 205, a single layer film or a multilayer film of a silicon oxide film, a silicon nitride film, a silicon oxynitride film is formed by a plasma CVD method or a sputtering method. By performing a photolithography process and an etching process on the insulating film 205, a mask insulating film 206 is formed as shown in FIG. The insulating film 205 is removed so as not to remain in the region where the structure 208 is formed. A metal film that forms the structure 208 needs to be formed over the island-shaped semiconductor film 204, and the mask insulating film 206 is formed in order to avoid contamination of the surface of the island-shaped semiconductor film 204 with this metal film. . Therefore, the mask insulating film 206 is formed so as to completely cover the surface of the island-shaped semiconductor film 204.

図6(C)に示すように、構造体208を構成する金属膜207を形成する。金属膜207は、チタン、アルミニウム、タングステン、チタンなどの金属で形成される。これらの金属膜はスパッタ法で成膜できる。金属膜207に対してフォトリソグラフィー工程とエッチング工程を行うことで、図6(D)に示すように、テーパー部を有する構造体208を形成する。テーパー部の傾斜面が反射面となる。金属膜にテーパ部を設けるには、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いるのが好ましい、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を調節することにより、金属膜をテーパー形状にエッチングすることができる。   As shown in FIG. 6C, a metal film 207 constituting the structure 208 is formed. The metal film 207 is formed of a metal such as titanium, aluminum, tungsten, or titanium. These metal films can be formed by sputtering. By performing a photolithography process and an etching process on the metal film 207, a structure 208 having a tapered portion is formed as illustrated in FIG. The inclined surface of the taper portion becomes the reflecting surface. In order to provide a taper portion in the metal film, it is preferable to use an ICP (Inductively Coupled Plasma) etching method. Etching conditions (the amount of power applied to a coil-type electrode, the amount of power applied to a substrate-side electrode) The metal film can be etched into a tapered shape by adjusting the amount of electric power and the electrode temperature on the substrate side.

図7を用いて、結晶性半導体膜を形成する方法を説明する。マスク絶縁膜206を除去した後、図7(A)に示すように、島状半導体膜204および構造体208の上方からレーザビーム209を照射する。レーザビーム209を走査しながら、照射することで、図7(B)に示すように、島状半導体膜204が結晶化され、島状の結晶性半導体膜210が形成される。構造体208を除去し、島状の結晶性半導体膜210でチャネル形成領域を構成して、半導体素子を形成する。   A method for forming a crystalline semiconductor film will be described with reference to FIGS. After the mask insulating film 206 is removed, a laser beam 209 is irradiated from above the island-like semiconductor film 204 and the structure 208 as shown in FIG. By irradiation while scanning with the laser beam 209, the island-shaped semiconductor film 204 is crystallized as illustrated in FIG. 7B, so that the island-shaped crystalline semiconductor film 210 is formed. The structure 208 is removed, a channel formation region is formed using the island-shaped crystalline semiconductor film 210, and a semiconductor element is formed.

なお、マスク絶縁膜206を除去せず、図6(D)に示すように、マスク絶縁膜206で島状半導体膜204を覆った状態で、レーザビーム209を照射してもよい。この場合、レーザビーム209を照射した後、マスク絶縁膜206を除去する。また、マスク絶縁膜206が水素を含む絶縁膜である場合、レーザビーム209を照射する前に、400℃〜550℃程度、1時間程度かそれ以上の加熱処理を行い、マスク絶縁膜206の水素出しを行う。レーザビーム209を照射するときに、マスク絶縁膜206で覆うことで、島状半導体膜204が溶融したときに汚染されることを防ぐことができる。   Note that the laser beam 209 may be irradiated in a state where the island-shaped semiconductor film 204 is covered with the mask insulating film 206 without removing the mask insulating film 206 as shown in FIG. In this case, the mask insulating film 206 is removed after the laser beam 209 is irradiated. In the case where the mask insulating film 206 is an insulating film containing hydrogen, before the laser beam 209 is irradiated, heat treatment is performed at about 400 ° C. to 550 ° C. for about one hour or more, so that the hydrogen of the mask insulating film 206 is increased. I will take out. By irradiating the laser beam 209 with the mask insulating film 206, the island-shaped semiconductor film 204 can be prevented from being contaminated when it is melted.

(実施の形態4)
本実施の形態では、ミラーとして機能する構造体と側面を有する半導体膜を形成する方法を説明する。実施の形態3では、構造体208全体を、金属のような反射率の高い材料で形成した例を説明したが、本実施の形態では、表面を反射率の高い材料で覆われた絶縁膜で構造体を形成する方法を説明する。図8を用いて、本実施の形態を説明する。図8において、図6〜7と同じ符号は同じ構成要素を示し、重複する説明を省略している。
(Embodiment 4)
In this embodiment, a method for forming a structure body functioning as a mirror and a semiconductor film having a side surface will be described. In Embodiment 3, an example in which the entire structure 208 is formed using a material having high reflectivity such as metal has been described; however, in this embodiment, an insulating film whose surface is covered with a material having high reflectivity is used. A method for forming the structure will be described. This embodiment will be described with reference to FIG. In FIG. 8, the same reference numerals as those in FIGS. 6 to 7 indicate the same components, and redundant descriptions are omitted.

図5(A)および図5(B)に示す工程により、絶縁膜202上に島状半導体膜204を形成する。島状半導体膜204を覆って絶縁膜211を形成する。絶縁膜211は酸化珪素、窒化珪素および酸化窒化珪素膜から選ばれた絶縁膜の単層膜、または積層膜でなる。これらの絶縁膜はプラズマCVD法、スパッタ法などで形成することができる。絶縁膜211の厚さは島状半導体膜204と同じかそれ以上とする。   The island-shaped semiconductor film 204 is formed over the insulating film 202 by the process illustrated in FIGS. An insulating film 211 is formed so as to cover the island-shaped semiconductor film 204. The insulating film 211 is formed of a single layer film or a laminated film of an insulating film selected from silicon oxide, silicon nitride, and silicon oxynitride film. These insulating films can be formed by a plasma CVD method, a sputtering method, or the like. The thickness of the insulating film 211 is the same as or greater than that of the island-shaped semiconductor film 204.

フォトリソグラフィー工程とエッチング工程により、絶縁膜211を所定の形状に加工し、図8(B)に示すように、テーパー部を有する構造体213、および島状半導体膜204を覆うマスク絶縁膜214を形成する。   The insulating film 211 is processed into a predetermined shape by a photolithography process and an etching process, and a structure body 213 having a tapered portion and a mask insulating film 214 covering the island-shaped semiconductor film 204 are formed as shown in FIG. Form.

図8(C)に示すように、構造体213およびマスク絶縁膜214を覆う金属膜215をスパッタ法等で形成する。金属膜215はアルミニウム、チタン、クロムなどで形成される。マスク絶縁膜214により、金属膜215で島状半導体膜204が汚染されることを防ぐことができる。   As shown in FIG. 8C, a metal film 215 that covers the structure 213 and the mask insulating film 214 is formed by a sputtering method or the like. The metal film 215 is formed of aluminum, titanium, chromium, or the like. The mask insulating film 214 can prevent the island-shaped semiconductor film 204 from being contaminated with the metal film 215.

フォトリソグラフィー工程とエッチング工程により、金属膜215を加工して、図8(D)に示すように構造体213の表面を覆う金属膜216のみを残す。以上により、構造体213のテーパー部の傾斜面に反射面が形成される。   The metal film 215 is processed by a photolithography process and an etching process, so that only the metal film 216 covering the surface of the structure 213 is left as illustrated in FIG. As described above, a reflective surface is formed on the inclined surface of the tapered portion of the structure 213.

図8(E)に示すように、マスク絶縁膜214を除去し、金属膜216で覆われた構造体213および島状半導体膜204の上方からレーザビームを照射し、島状半導体膜204を結晶化する。また、図8(D)のマスク絶縁膜214に覆われた状態で、レーザビームを照射してもよい。   As shown in FIG. 8E, the mask insulating film 214 is removed, and the structure 213 covered with the metal film 216 and the island-shaped semiconductor film 204 are irradiated with a laser beam, so that the island-shaped semiconductor film 204 is crystallized. Turn into. Alternatively, laser beam irradiation may be performed in a state covered with the mask insulating film 214 in FIG.

(実施の形態5)
本実施の形態ではプリズムとして機能する構造体と半導体膜を絶縁表面上に形成する方法を説明する。図9および図10を用いて、本実施の形態を説明する。図9および図10において、図5〜図7と同じ符号は、同じ構成要素を示し、重複する説明を省略する。
(Embodiment 5)
In this embodiment mode, a method for forming a structure functioning as a prism and a semiconductor film over an insulating surface will be described. This embodiment will be described with reference to FIG. 9 and FIG. 9 and 10, the same reference numerals as those in FIGS. 5 to 7 indicate the same components, and redundant description is omitted.

図5(A)および図5(B)を用いて説明した工程を行い、基板200上に絶縁膜202を形成し、絶縁膜202上に島状半導体膜204を形成する。図9(A)に示すように島状半導体膜204上に、絶縁膜226を形成する。絶縁膜226は構造体を構成する膜である。絶縁膜226を形成する前、必要に応じて、400℃〜550℃、1時間程度かそれ以上の加熱処理により島状半導体膜の水素出しを行う。絶縁膜226を形成した後、絶縁膜226上にレジストマスク227を形成する。絶縁膜226をエッチングして、図9(B)に示すように、逆テーパー部を有する構造体228を形成する。   The steps described with reference to FIGS. 5A and 5B are performed, so that the insulating film 202 is formed over the substrate 200 and the island-shaped semiconductor film 204 is formed over the insulating film 202. As shown in FIG. 9A, an insulating film 226 is formed over the island-shaped semiconductor film 204. The insulating film 226 is a film constituting the structure. Before the insulating film 226 is formed, the island-shaped semiconductor film is dehydrogenated by heat treatment at 400 ° C. to 550 ° C. for about 1 hour or longer as necessary. After the insulating film 226 is formed, a resist mask 227 is formed over the insulating film 226. The insulating film 226 is etched, so that a structure body 228 having a reverse tapered portion is formed as illustrated in FIG.

絶縁膜226に逆テーパー部を形成する方法として、本実施の形態では、絶縁膜226のエッチングレートが上層になるほど高くなるように形成し、絶縁膜226を等方性エッチングして、逆テーパー部を形成する例を示す。絶縁膜226として、シラン(SiH)および一酸化二窒素(NO)、または、シラン(SiH)、一酸化二窒素(NO)、アンモニア(NH)および水素(H)を原料ガスに、プラズマCVD法で酸化窒化珪素膜を形成し、フッ酸で酸化窒化珪素膜をエッチングする場合を例に説明する。酸化窒化珪素膜の成膜温度を段階的または連続的に上昇させる。成膜温度が高いほどフッ酸によるエッチングレートが低い、緻密な膜が形成できる。また、シラン(SiH)の流量を段階的または連続的に低下させることでも、上層になるほどフッ酸によるエッチングレートを小さくすることができる。 As a method for forming a reverse tapered portion in the insulating film 226, in this embodiment mode, the insulating film 226 is formed so that an etching rate of the insulating film 226 becomes higher, and the insulating film 226 is isotropically etched, so that the reverse tapered portion is formed. The example which forms is shown. As the insulating film 226, silane (SiH 4 ) and dinitrogen monoxide (N 2 O), or silane (SiH 4 ), dinitrogen monoxide (N 2 O), ammonia (NH 3 ), and hydrogen (H 2 ) As an example, a case where a silicon oxynitride film is formed by a plasma CVD method and a silicon oxynitride film is etched by hydrofluoric acid will be described. The film formation temperature of the silicon oxynitride film is increased stepwise or continuously. A dense film having a lower etching rate with hydrofluoric acid can be formed as the film forming temperature is higher. In addition, the etching rate by hydrofluoric acid can be reduced as the upper layer is reached by decreasing the flow rate of silane (SiH 4 ) stepwise or continuously.

このように成膜した酸化窒化珪素膜をフッ酸でウエットエッチングする。ウエットエッチングは等方性のエッチングであり、酸化窒化珪素膜は上層ほどフッ酸に対するエッチングレートが低いため、図9(B)に示すように、周囲に逆テーパー部を有する構造体228を形成することができる。なお、絶縁膜226は、酸化窒化珪素膜に限定されるものではない、酸化珪素または窒化珪素膜でもよい。   The silicon oxynitride film thus formed is wet etched with hydrofluoric acid. Wet etching is isotropic etching, and the silicon oxynitride film has a lower etching rate with respect to hydrofluoric acid as the upper layer is formed. Therefore, as shown in FIG. 9B, a structure 228 having an inversely tapered portion around is formed. be able to. Note that the insulating film 226 is not limited to a silicon oxynitride film, and may be a silicon oxide film or a silicon nitride film.

図9(B)に示す構造体228は、図4の2つの構造体31と、島状半導体膜204を覆うマスク絶縁膜とを一体的に形成した構造体である。つまり、構造体228は、島状半導体膜204の表面を覆う部分と、絶縁膜202の表面に接する部分を有し、絶縁膜202の表面に接する部分に、島状半導体膜204の側面に対向する逆テーパー部を有している。   A structure 228 illustrated in FIG. 9B is a structure in which the two structures 31 illustrated in FIG. 4 and a mask insulating film that covers the island-shaped semiconductor film 204 are integrally formed. That is, the structure body 228 has a portion covering the surface of the island-shaped semiconductor film 204 and a portion in contact with the surface of the insulating film 202, and faces the side surface of the island-shaped semiconductor film 204 in a portion in contact with the surface of the insulating film 202. It has a reverse taper part.

構造体228を形成した後、剥離液によりレジストマスク227を除去する。レーザビーム209を走査しながら、図10に示すように、島状半導体膜204および構造体228の上方からレーザビーム209を照射する。レーザビーム209を照射する前、必要に応じて、構造体228からの水素出しを行う。   After the structure 228 is formed, the resist mask 227 is removed with a peeling solution. While scanning with the laser beam 209, the laser beam 209 is irradiated from above the island-shaped semiconductor film 204 and the structure 228 as shown in FIG. Before the laser beam 209 is irradiated, hydrogen is extracted from the structure 228 as necessary.

構造体228の逆テーパー部に入射したレーザビーム209は、反射面(逆テーパー部の傾斜面)と空気との界面で反射され、光路が偏向される。構造体228の反射面で反射されたレーザビーム209は、構造体228内部を伝搬し、側面から島状半導体膜204に入射する。島状半導体膜204の側面に入射したレーザビーム209は、構造体228と島状半導体膜204の界面および絶縁膜202と島状半導体膜204の界面で全反射しながら、島状半導体膜204中を伝搬する。その結果、島状半導体膜204は完全溶融され、大粒径結晶を有する結晶性半導体膜210が形成される。構造体228を除去し、島状の結晶性半導体膜210にチャネル形成領域を形成することで、半導体素子を形成することができる。   The laser beam 209 incident on the inversely tapered portion of the structure 228 is reflected at the interface between the reflecting surface (the inclined surface of the inversely tapered portion) and air, and the optical path is deflected. The laser beam 209 reflected by the reflecting surface of the structure 228 propagates through the structure 228 and enters the island-shaped semiconductor film 204 from the side surface. The laser beam 209 incident on the side surface of the island-shaped semiconductor film 204 is totally reflected at the interface between the structure 228 and the island-shaped semiconductor film 204 and at the interface between the insulating film 202 and the island-shaped semiconductor film 204, while in the island-shaped semiconductor film 204. Propagate. As a result, the island-shaped semiconductor film 204 is completely melted, and a crystalline semiconductor film 210 having a large grain crystal is formed. The semiconductor element can be formed by removing the structure body 228 and forming a channel formation region in the island-shaped crystalline semiconductor film 210.

(実施の形態6)
実施の形態1で述べたように、対向する側面からレーザビームを半導体膜に入射させる場合、完全溶融できる半導体膜の幅dは500nm程度である。そのため、薄膜トランジスタなどの半導体素子の半導体層(活性層)の形状に制約が生じる。本実施の形態では、薄膜トランジスタを作製するための島状半導体膜、および構造体の形状および配置について説明する。なお、本実施の形態では、実施の形態1の結晶化方法を例に説明するが、他の実施の形態で示した結晶化方法でも、同様に実施することができる。
(Embodiment 6)
As described in Embodiment Mode 1, when the laser beam is incident on the semiconductor film from the opposite side surfaces, the width d of the semiconductor film that can be completely melted is about 500 nm. Therefore, the shape of the semiconductor layer (active layer) of a semiconductor element such as a thin film transistor is restricted. In this embodiment, the shape and arrangement of an island-shaped semiconductor film for manufacturing a thin film transistor and a structure body will be described. Note that in this embodiment, the crystallization method of Embodiment 1 is described as an example; however, the crystallization methods described in other embodiments can be similarly performed.

図11は、島状半導体膜とミラーとして機能する構造体の構成および配置例を示す図である。図11(A)は上面図であり、図11(B)は図11(A)のA−A’で切った断面図である。図11(B)に示すように、基板401上に、下地膜となる絶縁膜402が形成され、絶縁膜402には、薄膜トランジスタを構成する島状半導体膜404、島状半導体膜404に隣接してミラーとして機能する2つの構造体408が形成されている。   FIG. 11 is a diagram illustrating a configuration and an arrangement example of an island-shaped semiconductor film and a structure functioning as a mirror. FIG. 11A is a top view, and FIG. 11B is a cross-sectional view taken along A-A ′ in FIG. 11B, an insulating film 402 serving as a base film is formed over a substrate 401. The insulating film 402 is adjacent to the island-shaped semiconductor film 404 and the island-shaped semiconductor film 404 included in the thin film transistor. Thus, two structures 408 functioning as mirrors are formed.

島状半導体膜404の中央部の幅が細い領域404aに、薄膜トランジスタのチャネル形成領域が形成される。そのため、レーザビームの照射により完全溶融されるように、幅dは500nm程度とする。 A channel formation region of the thin film transistor is formed in a region 404 a having a narrow central portion of the island-shaped semiconductor film 404. Therefore, as completely melted by laser beam irradiation, the width d 1 is about 500 nm.

領域404aの両側に連結された幅の広い領域404bは、薄膜トランジスタの高濃度不純物領域(ソース領域又はドレイン領域)を形成するための領域である。高濃度不純物領域には、ソース電極またはドレイン電極を接続する領域が必要となるため、幅dは500nmよりも広くし、ソース電極またはドレイン電極とのコンタクト部を形成できるようにする。 A wide region 404b connected to both sides of the region 404a is a region for forming a high concentration impurity region (a source region or a drain region) of the thin film transistor. The high concentration impurity regions, since the region connecting the source electrode or the drain electrode is required, the width d 2 wider than 500 nm, to be able to form the contact portion between the source electrode and the drain electrode.

高濃度不純物領域は、チャネル領域ほど高い結晶性が必要とされない。そのため、図11(A)の配置例では、島状半導体膜404のうち、領域404aを挟むように構造体408を形成し、領域404bに対応する構造体は設けていない。つまり、少なくとも領域404aは完全溶融できるように構造体408を形成する。このように、構造体408を形成することで、島状半導体膜404の集積度を高くすることができる。   The high-concentration impurity region does not require as high crystallinity as the channel region. Therefore, in the arrangement example in FIG. 11A, the structure body 408 is formed so as to sandwich the region 404a in the island-shaped semiconductor film 404, and the structure body corresponding to the region 404b is not provided. That is, the structure 408 is formed so that at least the region 404a can be completely melted. In this manner, by forming the structure body 408, the degree of integration of the island-shaped semiconductor film 404 can be increased.

線状のレーザビームを走査しながら、島状半導体膜404および構造体408の上方から照射する。島状半導体膜404の領域404aは、構造体408により、レーザビームが側面からも入射するため、完全に溶融し、大粒径結晶が形成される。領域404bには、側面らのレーザビームの入射がほとんどないため、その結晶化は上面から入射したレーザビームの寄与が殆どになる。そのため、領域404bはレーザビームによって完全に溶融しないので、小粒径結晶となる。   Irradiation is performed from above the island-shaped semiconductor film 404 and the structure 408 while scanning with a linear laser beam. The region 404a of the island-shaped semiconductor film 404 is completely melted by the structure 408, so that the laser beam is also incident from the side surface, and a large grain crystal is formed. Since there is almost no incidence of the laser beam from the side surface in the region 404b, the crystallization is mostly contributed by the laser beam incident from the upper surface. Therefore, the region 404b is not completely melted by the laser beam, and thus becomes a small grain crystal.

レーザビームの照射により島状半導体膜404は結晶化され、島状結晶半導体膜が形成される。構造体408を除去し、島状結晶性半導体膜を用いて薄膜トランジスタを形成する。島状結晶性半導体膜により、厚さが40nm以下の大粒径結晶でなるチャネル形成領域を有する薄膜トランジスタを形成することができる。   By irradiation with the laser beam, the island-shaped semiconductor film 404 is crystallized to form an island-shaped crystal semiconductor film. The structure 408 is removed and a thin film transistor is formed using an island-shaped crystalline semiconductor film. With the island-like crystalline semiconductor film, a thin film transistor having a channel formation region with a large grain crystal having a thickness of 40 nm or less can be formed.

図12に、薄膜トランジスタの構成例を示す。図12に示すように、島状結晶性導体膜410上にゲート絶縁膜412が形成され、ゲート絶縁膜412上にゲート電極413が形成される。n型またはp型の不純物を島状結晶性半導体膜410に添加し、高度濃度不純物領域410bを形成する。その結果、島状結晶性半導体膜410にチャネル形成領域410aが確定される。ゲート電極413上に層間絶縁膜414を形成する。層間絶縁膜414およびゲート絶縁膜412に、島状結晶性半導体膜410に達するコンタクトホールを形成する。層間絶縁膜414上に電極415を形成し、電極415を高濃度不純物領域410bに接続する。以上の工程により、薄膜トランジスタが製造される。   FIG. 12 shows a structural example of a thin film transistor. As shown in FIG. 12, a gate insulating film 412 is formed on the island-like crystalline conductor film 410, and a gate electrode 413 is formed on the gate insulating film 412. An n-type or p-type impurity is added to the island-shaped crystalline semiconductor film 410 to form a high concentration impurity region 410b. As a result, a channel formation region 410 a is determined in the island-shaped crystalline semiconductor film 410. An interlayer insulating film 414 is formed over the gate electrode 413. Contact holes reaching the island-like crystalline semiconductor film 410 are formed in the interlayer insulating film 414 and the gate insulating film 412. An electrode 415 is formed over the interlayer insulating film 414, and the electrode 415 is connected to the high concentration impurity region 410b. Through the above steps, a thin film transistor is manufactured.

なお、図13に示すように、帯状の構造体428で、島状半導体膜404を挟むように配置することもできる。図13の配置例の場合、島状半導体膜404の領域404bの向かい合う2つの側面に、それぞれ、構造体428が対向するように配置される。レーザビームを島状半導体膜404および構造体428の上方から照射すると、構造体428により、領域404bの側面にもレーザビームが入射する。従って、領域404bの側面からの幅dが200nm〜300nm程度の領域は完全溶融し、大粒径結晶が形成される。 Note that as illustrated in FIG. 13, the island-shaped semiconductor film 404 may be interposed between the band-shaped structures 428. In the case of the arrangement example in FIG. 13, the structures 428 are arranged so as to face the two opposite side surfaces of the region 404 b of the island-shaped semiconductor film 404. When the laser beam is irradiated from above the island-shaped semiconductor film 404 and the structure body 428, the structure body 428 causes the laser beam to be incident on the side surface of the region 404b. Accordingly, the width d 3 from the side of the region 404b region of about 200nm~300nm is completely melted, a large grain crystal is formed.

図11(A)や図13に示す島状半導体膜404では、チャネル幅は領域404aの幅dで決まるため、その上限は500nmに制限される。薄膜トランジスタのチャネル幅を500nm以上するための島状半導体膜および構造体の配置例を、図14に示す。島状半導体膜434に、チャネル形成領域となる領域434aを複数設け、チャネル幅を500nm以上とする。図14では、領域434aを3つ形成した例を示す。なお、領域434aを完全溶融させるため、その幅dは500nm以下とする。 In the island-shaped semiconductor film 404 illustrated in FIGS. 11A and 13, since the channel width is determined by the width d 1 of the region 404 a, the upper limit is limited to 500 nm. FIG. 14 shows an arrangement example of island-shaped semiconductor films and structures for increasing the channel width of the thin film transistor to 500 nm or more. A plurality of regions 434a serving as channel formation regions are provided in the island-shaped semiconductor film 434, and the channel width is set to 500 nm or more. FIG. 14 shows an example in which three regions 434a are formed. Incidentally, in order to completely melt the regions 434a, the width d 1 is set to 500nm or less.

高濃度不純物領域となる領域434bは、複数の領域434aを連結するように形成される。領域434aを完全溶融させるため、構領域434aの側面に対応して、構造体438を形成する。図14に示すような配置例とすることで、複数の領域434aを完全溶融させて、大粒径結晶とすることができる。一方領域434bは小粒径結晶となる。従って、本発明の結晶化方法により、厚さが40nm以下で、大粒径結晶でなる結晶性半導体膜によって、チャネル幅が500nm以上の薄膜トランジスタを形成することができる。   The region 434b to be a high concentration impurity region is formed so as to connect the plurality of regions 434a. In order to completely melt the region 434a, a structure 438 is formed corresponding to the side surface of the composition region 434a. With the arrangement example as shown in FIG. 14, the plurality of regions 434a can be completely melted to form large-grain crystals. On the other hand, the region 434b is a small grain crystal. Therefore, by the crystallization method of the present invention, a thin film transistor having a channel width of 500 nm or more can be formed using a crystalline semiconductor film having a thickness of 40 nm or less and a large crystal grain.

以上述べたように、本発明の方法で結晶化された島状半導体膜を用いて薄膜トランジスタを作製することができる。薄膜トランジスタにより、各種の集積回路を構成することができる。例えば、薄膜トランジスタを画素部に有するアクティブマトリクス型の液晶表示装置やアクティブマトリクス型EL表示装置を製造することができる。また、薄膜トランジスタを用いて、無線で通信する機能を有する集積回路を製造し、この集積回路にアンテナを接続することで、無線通信可能な半導体装置を製造することができる。   As described above, a thin film transistor can be manufactured using the island-shaped semiconductor film crystallized by the method of the present invention. Various integrated circuits can be formed using thin film transistors. For example, an active matrix liquid crystal display device or an active matrix EL display device including a thin film transistor in a pixel portion can be manufactured. Further, a semiconductor device capable of wireless communication can be manufactured by manufacturing an integrated circuit having a function of performing wireless communication using a thin film transistor and connecting an antenna to the integrated circuit.

(実施の形態7)
本実施の形態では、図16、図17を用いて、半導体素子である不揮発性メモリ素子の作製方法の一例を説明する。
(Embodiment 7)
In this embodiment, an example of a method for manufacturing a nonvolatile memory element which is a semiconductor element will be described with reference to FIGS.

本実施の形態で示す不揮発性メモリ素子は、MOSFET(Metal Oxide Semiconductor Field effect transistor)と類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられている。この電荷蓄積領域は絶縁膜上に形成され、周囲と絶縁分離されていることから浮遊ゲート電極とも呼ばれる。浮遊ゲート電極上には、絶縁膜を介して制御ゲート電極を備えている。   The nonvolatile memory element described in this embodiment has a structure similar to a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and a region in which charge can be accumulated for a long period is provided over a channel formation region. This charge storage region is formed on an insulating film and is also called a floating gate electrode because it is isolated from the surroundings. A control gate electrode is provided on the floating gate electrode through an insulating film.

上記のような構造を有する不揮発性メモリ素子は、制御ゲート電極に印加する電圧により、浮遊ゲート電極に電荷を蓄積させ、また放出させる動作が行われる。すなわち浮遊ゲート電極に保持させる電荷の出し入れにより、データを記憶する仕組みになっている。浮遊ゲート電極への電荷の注入や引き抜きは、チャネル形成領域が形成される半導体膜と、制御ゲート電極の間に高電圧を印加する。このときチャネル形成領域上の絶縁膜には、ファウラー−ノルドハイム(Fowler−Nordheim)型(F−N型)トンネル電流(NAND型)や、熱電子(NOR型)が流れると言われている。チャネル形成領域上に設けられる絶縁膜は、トンネル絶縁膜とも呼ばれている。   In the nonvolatile memory element having the above-described structure, an operation for accumulating and releasing charges in the floating gate electrode is performed by a voltage applied to the control gate electrode. In other words, data is stored by taking in and out the electric charge held in the floating gate electrode. In order to inject or withdraw charges from the floating gate electrode, a high voltage is applied between the semiconductor film in which the channel formation region is formed and the control gate electrode. At this time, it is said that Fowler-Nordheim type (FN type) tunnel current (NAND type) and thermal electrons (NOR type) flow through the insulating film on the channel formation region. The insulating film provided over the channel formation region is also called a tunnel insulating film.

まず、図16(A)に示すように、基板500上に下地膜となる絶縁膜501を形成する。絶縁膜501上に、実施の形態1乃至5のいずれかの結晶化方法を用いて、島状の結晶性半導体膜510を形成する。結晶性半導体膜510の形状、およびミラーまたはプリズムとして機能する構造体の配置方法は実施の形態6の方法を用いればよい。結晶性半導体膜510の厚さは40nm以下、好ましくは40nm以下10nm以上とする。   First, as illustrated in FIG. 16A, an insulating film 501 serving as a base film is formed over a substrate 500. An island-shaped crystalline semiconductor film 510 is formed over the insulating film 501 using any of the crystallization methods of Embodiments 1 to 5. The method of Embodiment 6 may be used for the shape of the crystalline semiconductor film 510 and the method for arranging the structure functioning as a mirror or a prism. The thickness of the crystalline semiconductor film 510 is 40 nm or less, preferably 40 nm or less and 10 nm or more.

図16(B)に示すように、結晶性半導体膜510上に第1の絶縁膜511を形成する。第1の絶縁膜511は、CVD法やスパッタ法等を用いて、酸化珪素、酸化窒化珪素等の珪素を主成分とする絶縁材料を用いて形成することができる。また、酸化アルミニウム(AlxOy)、酸化タンタル(TaxOy)、酸化ハフニウム(HfOx)等の金属酸化物を主成分とする材料を用いて形成することもできる。第1の絶縁膜511は、膜厚1nm以上20nm以下、好ましくは膜厚1nm以上10nm以下で形成するのが望ましい。   As shown in FIG. 16B, a first insulating film 511 is formed over the crystalline semiconductor film 510. The first insulating film 511 can be formed using an insulating material mainly containing silicon such as silicon oxide or silicon oxynitride by a CVD method, a sputtering method, or the like. Alternatively, a material mainly containing a metal oxide such as aluminum oxide (AlxOy), tantalum oxide (TaxOy), or hafnium oxide (HfOx) can be used. The first insulating film 511 is preferably formed with a thickness of 1 nm to 20 nm, preferably 1 nm to 10 nm.

次に、図16(C)に示すように、第1の絶縁膜511に対してプラズマ酸化を行い、第2の絶縁膜512を形成する。第2の絶縁膜512上に電荷蓄積膜513を形成する。第2の絶縁膜512はトンネル絶縁膜として機能し、電荷蓄積膜513は浮遊ゲート電極として機能する。   Next, as shown in FIG. 16C, plasma oxidation is performed on the first insulating film 511 to form a second insulating film 512. A charge storage film 513 is formed over the second insulating film 512. The second insulating film 512 functions as a tunnel insulating film, and the charge storage film 513 functions as a floating gate electrode.

第1の絶縁膜511に対して行うプラズマ酸化は、マイクロ波(代表的には2.45GHz)等の高周波で励起され、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下のプラズマを利用する。電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下のプラズマを利用することが好ましい。また、第1の絶縁膜511に対するプラズマ酸化時間は、60秒以上が好ましい。 The plasma oxidation performed on the first insulating film 511 is excited at a high frequency such as a microwave (typically 2.45 GHz), has an electron density of 1 × 10 11 cm −3 or more, and has an electron temperature of plasma. Uses a plasma of 1.5 eV or less. It is preferable to use plasma having an electron density of 1 × 10 11 cm −3 to 1 × 10 13 cm −3 and an electron temperature of plasma of 0.5 eV to 1.5 eV. Further, the plasma oxidation time for the first insulating film 511 is preferably 60 seconds or more.

プラズマ酸化の雰囲気は、少なくとも酸素(O)を含む雰囲気、少なくとも一酸化二窒素(NO)および希ガスを含む雰囲気、少なくとも酸素、水素(H)および希ガスを含む雰囲気、または少なくとも一酸化二窒素、水素および希ガスを含む雰囲気である。なお、雰囲気に水素を含む場合は、その割合を酸素、一酸化二窒素および希ガスよりも少なくするのが好ましい。 The atmosphere of plasma oxidation is an atmosphere containing at least oxygen (O 2 ), an atmosphere containing at least dinitrogen monoxide (N 2 O) and a rare gas, an atmosphere containing at least oxygen, hydrogen (H 2 ), and a rare gas, or at least An atmosphere containing dinitrogen monoxide, hydrogen, and a rare gas. Note that in the case where the atmosphere contains hydrogen, the proportion is preferably smaller than oxygen, dinitrogen monoxide, and a rare gas.

希ガスとしては、代表的には、Arガス、またはArとKrを混合ガスが用いられる。プラズマ酸化の雰囲気が希ガスを含む場合、第2の絶縁膜512は、プラズマ処理に用いた希ガスを含む場合がある。例えば、プラズマ酸化にArを用いた場合には、第2の絶縁膜512にArが含まれる場合がある。   As the rare gas, Ar gas or a mixed gas of Ar and Kr is typically used. In the case where the atmosphere of plasma oxidation includes a rare gas, the second insulating film 512 may include a rare gas used for plasma treatment. For example, when Ar is used for plasma oxidation, the second insulating film 512 may contain Ar.

プラズマ酸化は、プラズマの電子密度が1×1011cm−3以上と高密度であり、被処理物である第1の絶縁膜511付近での電子温度が低いため、第2の絶縁膜512がプラズマにより損傷することを防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、被処理物(ここでは第1の絶縁膜511)をプラズマ酸化することによって形成される膜(ここでは第2の絶縁膜512)は、CVD法やスパッタ法等により形成された膜と比較して緻密で高耐圧な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で、被処理物の酸化処理を行うことができる。例えば、ガラス基板の歪点よりも100℃以上低い、500℃〜600℃程度の温度でプラズマ酸化を行っても十分に酸化処理を行うことができる。 In the plasma oxidation, since the electron density of plasma is as high as 1 × 10 11 cm −3 or more and the electron temperature in the vicinity of the first insulating film 511 that is an object to be processed is low, the second insulating film 512 is It is possible to prevent damage from plasma. Further, since the electron density of plasma is as high as 1 × 10 11 cm −3 or higher, a film (here, the second insulating film 511) formed by plasma oxidation of the object to be processed (here, the first insulating film 511). The insulating film 512) can form a dense and high withstand voltage film as compared with a film formed by a CVD method, a sputtering method, or the like. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, the object to be processed can be oxidized at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even if plasma oxidation is performed at a temperature of about 500 ° C. to 600 ° C. lower than the strain point of the glass substrate by 100 ° C. or more, the oxidation treatment can be sufficiently performed.

水素が含まれる絶縁膜をプラズマ酸化することで、水素含有量が低減された膜を得ることができる。   By performing plasma oxidation on the insulating film containing hydrogen, a film with a reduced hydrogen content can be obtained.

本実施の形態では、酸素(O)とアルゴン(Ar)との混合ガスの雰囲気下で、第1の絶縁膜511をプラズマ酸化する。プラズマ酸化の雰囲気に、例えば、酸素を0.1〜100sccm、アルゴンを100〜5000sccmの範囲で導入すればよい。 In this embodiment mode, the first insulating film 511 is subjected to plasma oxidation in an atmosphere of a mixed gas of oxygen (O 2 ) and argon (Ar). For example, oxygen may be introduced into the plasma oxidation atmosphere in the range of 0.1 to 100 sccm and argon in the range of 100 to 5000 sccm.

第1の絶縁膜511に対してプラズマ酸化することにより形成された第2の絶縁膜512は、不揮発性メモリ素子のトンネル絶縁膜として機能する。従って、第2の絶縁膜512が薄いほどトンネル電流が流れやすくなる。また、第2の絶縁膜512が薄いほど、後に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となる。   The second insulating film 512 formed by performing plasma oxidation on the first insulating film 511 functions as a tunnel insulating film of the nonvolatile memory element. Accordingly, the thinner the second insulating film 512, the easier the tunnel current flows. In addition, as the second insulating film 512 is thinner, charges can be accumulated in the floating gate electrode formed later at a lower voltage.

一般的に、半導体膜上に絶縁膜を薄く形成する方法として熱酸化法があるが、基板500に、ガラス基板のような歪み点が700℃未満の基板を用いる場合には、半導体膜を熱酸化して、トンネル絶縁膜を形成することは非常に困難である。また、CVD法やスパッタ法により形成した絶縁膜は、膜の内部に欠陥を含んでいるため耐圧が十分でない。さらに、CVD法やスパッタ法により膜厚の薄い絶縁膜を形成した場合には絶縁耐圧が低く、かつピンホール等の欠陥が生じやすい問題がある。したがって、CVD法やスパッタ法により形成した第1の絶縁膜511をそのままトンネル絶縁膜として用いると、不良が生じやすい。   Generally, there is a thermal oxidation method as a method for forming a thin insulating film on a semiconductor film. However, when a substrate having a strain point of less than 700 ° C. such as a glass substrate is used as the substrate 500, the semiconductor film is heated. It is very difficult to form a tunnel insulating film by oxidation. In addition, an insulating film formed by a CVD method or a sputtering method does not have a sufficient withstand voltage because it includes a defect inside the film. Furthermore, when a thin insulating film is formed by a CVD method or a sputtering method, there is a problem that the withstand voltage is low and defects such as pinholes are likely to occur. Therefore, if the first insulating film 511 formed by a CVD method or a sputtering method is used as it is as a tunnel insulating film, defects are likely to occur.

そこで、本実施の形態で示すように、第1の絶縁膜511をプラズマ酸化して第2の絶縁膜512を形成することで、CVD法やスパッタ法等により形成した絶縁膜よりも緻密で高耐圧な膜を形成することができる。また、第1の絶縁膜511形成時に結晶性半導体膜510の端部を十分に被覆できなかった場合でも、プラズマ酸化することで、半導体膜を十分に被覆する第2の絶縁膜512を形成することができる。   Therefore, as shown in this embodiment mode, the first insulating film 511 is plasma-oxidized to form the second insulating film 512, which is denser and higher than the insulating film formed by a CVD method, a sputtering method, or the like. A pressure-resistant film can be formed. Further, even when the end portion of the crystalline semiconductor film 510 cannot be sufficiently covered when the first insulating film 511 is formed, the second insulating film 512 that sufficiently covers the semiconductor film is formed by plasma oxidation. be able to.

本実施の形態の不揮発性メモリ素子は、トンネル絶縁膜を介して電子を注入することによって情報を記憶する。このとき、トンネル絶縁膜に電子トラップの要因となる水素が存在すると、書き込みおよび消去を繰り返すうちに電圧が変動してしまい、メモリが劣化する原因となる。したがって、電子トラップの要因となるトンネル絶縁膜中の水素含有量は少ない方が好ましい。第1の絶縁膜511をプラズマ酸化して第2の絶縁膜512を形成することで、CVD法やスパッタ法等により形成した絶縁膜より膜中の水素含有量を低減することができる。   The nonvolatile memory element of this embodiment stores information by injecting electrons through a tunnel insulating film. At this time, if hydrogen that causes electron traps exists in the tunnel insulating film, the voltage fluctuates as writing and erasing are repeated, which causes deterioration of the memory. Accordingly, it is preferable that the hydrogen content in the tunnel insulating film, which causes an electron trap, is small. By forming the second insulating film 512 by plasma oxidation of the first insulating film 511, the hydrogen content in the film can be reduced as compared with an insulating film formed by a CVD method, a sputtering method, or the like.

以上のように、チャネル形成領域が形成される結晶性半導体膜510を40nm以下と薄く形成し、また電子密度が高い酸素プラズマ酸化によりトンネル絶縁膜を酸化することにより、低消費電力で、高速動作可能な不揮発性メモリ素子を形成することができる。   As described above, the crystalline semiconductor film 510 in which the channel formation region is formed is formed as thin as 40 nm or less, and the tunnel insulating film is oxidized by oxygen plasma oxidation having a high electron density. Possible non-volatile memory elements can be formed.

電荷蓄積膜513は、単層膜または2層以上の積層膜で形成することができる。例えば、電荷蓄積膜513を構成する層は、珪素(Si)、ゲルマニウム(Ge)などの半導体材料、珪素を主成分とする化合物、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)等から選ばれた金属、これら金属を主成分とする合金、およびこれら金属を主成分とする金属化合物(金属窒化物、金属酸化物等)から選ばれた材料を用いて形成することができる。   The charge storage film 513 can be formed of a single layer film or a stacked film of two or more layers. For example, the charge storage film 513 includes a semiconductor material such as silicon (Si) and germanium (Ge), a compound containing silicon as a main component, tungsten (W), titanium (Ti), tantalum (Ta), and molybdenum. It is formed using a material selected from a metal selected from (Mo) or the like, an alloy containing these metals as main components, and a metal compound (metal nitride, metal oxide, etc.) containing these metals as main components. Can do.

例えば、珪素を主成分とする化合物として、窒化珪素、窒化酸化珪素、炭化珪素、およびシリサイド(タングステンシリサイド、チタンシリサイド、ニッケルシリサイド)などがある。半導体材料として、n型またはp型の珪素、およびゲルマニウムを10原子%未満の濃度で含む珪素ゲルマニウムなどがある。金属の化合物として、窒化タンタル、酸化タンタル、窒化タングステン、窒化チタン、酸化チタンおよび酸化スズなどがある。また、珪素を用いる場合は、リンやボロンなどの導電性を付与する不純物を添加してもよい。   For example, as a compound containing silicon as a main component, there are silicon nitride, silicon nitride oxide, silicon carbide, silicide (tungsten silicide, titanium silicide, nickel silicide), and the like. Examples of the semiconductor material include n-type or p-type silicon and silicon germanium containing germanium at a concentration of less than 10 atomic%. Examples of the metal compound include tantalum nitride, tantalum oxide, tungsten nitride, titanium nitride, titanium oxide, and tin oxide. In the case of using silicon, an impurity imparting conductivity such as phosphorus or boron may be added.

図16(D)に示すように、電荷蓄積膜513上に第3の絶縁膜514を形成する。第3の絶縁膜514の膜厚は1nm以上100nm以下とし、20nm以上60nm以下が望ましい。第3の絶縁膜514は、酸化珪素、酸化窒化珪素等の珪素を主成分とする絶縁材料、または、酸化アルミニウム(AlxOy)、酸化タンタル(TaxOy)、酸化ハフニウム(HfOx)等の金属酸化物で形成する。これらの膜は。CVD法やスパッタ法等を用いて形成する。   As shown in FIG. 16D, a third insulating film 514 is formed over the charge storage film 513. The thickness of the third insulating film 514 is 1 nm to 100 nm, and preferably 20 nm to 60 nm. The third insulating film 514 is made of an insulating material mainly containing silicon such as silicon oxide or silicon oxynitride, or a metal oxide such as aluminum oxide (AlxOy), tantalum oxide (TaxOy), or hafnium oxide (HfOx). Form. These membranes. It is formed using a CVD method or a sputtering method.

第1の絶縁膜511の酸化プラズマ処理と同様に、第3の絶縁膜514に対してプラズマ酸化を行う。図17(A)に示すように、第3の絶縁膜514に対してプラズマ酸化を行うことにより第4の絶縁膜515を形成する。次に、第4の絶縁膜515上に導電膜516、導電膜517を順に積層する。   Plasma oxidation is performed on the third insulating film 514 in the same manner as the oxidation plasma treatment of the first insulating film 511. As shown in FIG. 17A, the fourth insulating film 515 is formed by performing plasma oxidation on the third insulating film 514. Next, a conductive film 516 and a conductive film 517 are sequentially stacked over the fourth insulating film 515.

導電膜516、517は、ゲート電極(コントロールゲート電極)を構成する導電膜である。2層の導電膜でゲート電極を形成する例を示したが、単層でも3層以上でもよい。コントロールゲート電極を構成する導電膜は、n型またはp型の珪素、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等の金属、これらの金属を主成分とする合金、およびこれら金属を主成分とする金属化合物(金属窒化物、金属酸化物等)から選択された材料で形成することができる。   The conductive films 516 and 517 are conductive films constituting a gate electrode (control gate electrode). Although an example in which the gate electrode is formed using a two-layer conductive film has been described, a single layer or three or more layers may be used. The conductive film constituting the control gate electrode is n-type or p-type silicon, tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium ( Cr), niobium (Nb), etc., an alloy containing these metals as the main component, and a metal compound (metal nitride, metal oxide, etc.) containing these metals as the main component. Can do.

フォトリソグラフィー工程によりレジストマスクを形成する。このレジストマスクを用いて導電膜516、914をエッチングし、図17(B)に示すように、結晶性半導体膜510上にゲート電極520を形成する。さらに、ゲート電極520をマスクにして、第4の絶縁膜515および電荷蓄積膜513をエッチングする。その結果、ゲート電極520、第4の絶縁膜515、電荷蓄積膜513の側面が概略一致するように形成される。電荷蓄積膜513は浮遊ゲート電極として機能し、第4の絶縁膜515はコントロール絶縁膜として機能し、ゲート電極520は制御ゲート電極として機能する。   A resist mask is formed by a photolithography process. The conductive films 516 and 914 are etched using this resist mask, so that a gate electrode 520 is formed over the crystalline semiconductor film 510 as illustrated in FIG. Further, the fourth insulating film 515 and the charge storage film 513 are etched using the gate electrode 520 as a mask. As a result, the gate electrode 520, the fourth insulating film 515, and the charge storage film 513 are formed so that the side surfaces thereof are substantially coincident with each other. The charge storage film 513 functions as a floating gate electrode, the fourth insulating film 515 functions as a control insulating film, and the gate electrode 520 functions as a control gate electrode.

図17(C)に示すように、ゲート電極520をマスクとして、n型またはp型を付与する不純物を添加し、一対の不純物領域522と、一対の不純物領域522間に位置するチャネル形成領域523を形成する。n型を付与する不純物にはリン(P)やヒ素(As)等を用い、p型を示す不純物にはボロン(B)等を用いることができる。n型またはp型を付与する不純物を添加した後、この不純物を活性化する熱処理を行う。   As shown in FIG. 17C, an impurity imparting n-type or p-type is added using the gate electrode 520 as a mask, and a pair of impurity regions 522 and a channel formation region 523 located between the pair of impurity regions 522 are added. Form. Phosphorous (P), arsenic (As), or the like can be used as an impurity imparting n-type, and boron (B) or the like can be used as an impurity exhibiting p-type. After adding an impurity imparting n-type or p-type, heat treatment for activating this impurity is performed.

図17(D)に示すように、ゲート電極520を覆うように第6の絶縁膜524を形成する。第6の絶縁膜524および第2の絶縁膜512に、不純物領域522に達する開口部を形成する。第6の絶縁膜524上に、不純物領域522に接続される電極525を形成する。   As shown in FIG. 17D, a sixth insulating film 524 is formed so as to cover the gate electrode 520. An opening reaching the impurity region 522 is formed in the sixth insulating film 524 and the second insulating film 512. An electrode 525 connected to the impurity region 522 is formed over the sixth insulating film 524.

以上の工程で、半導体素子である不揮発性メモリ素子を作製することができる。なお、本実施の形態で示した不揮発性メモリ素子の構造は一例であり、他の構造の不揮発性メモリ素子に、本発明の方法で結晶化された半導体膜、および本実施の形態で説明したプラズマ処理で形成された絶縁膜を適用することができるのはいうまでもない。   Through the above process, a nonvolatile memory element which is a semiconductor element can be manufactured. Note that the structure of the nonvolatile memory element described in this embodiment mode is an example, and the semiconductor film crystallized by the method of the present invention in the nonvolatile memory element of another structure and described in this embodiment mode. Needless to say, an insulating film formed by plasma treatment can be applied.

本実施例では、本発明の方法で結晶化された半導体膜で半導体装置を作製する方法を説明する。また、半導体装置として、データを無線で入力、出力を行う半導体装置を例に、その構造および作製方法を説明する。   In this embodiment, a method for manufacturing a semiconductor device using a semiconductor film crystallized by the method of the present invention will be described. A structure and a manufacturing method of a semiconductor device in which data is input and output wirelessly as an example will be described.

近年、超小型ICチップと、無線通信用のアンテナを組み合わせた小型の半導体装置として、無線チップが脚光を浴びている。無線チップは、無線通信装置(以下、リーダ/ライタという)を使った通信信号(動作磁界)の授受により、データの書き込みと、データの読み出しができる。   In recent years, wireless chips have been spotlighted as small semiconductor devices that combine an ultra-small IC chip and an antenna for wireless communication. The wireless chip can write and read data by transmitting and receiving a communication signal (operation magnetic field) using a wireless communication device (hereinafter referred to as a reader / writer).

無線チップの応用分野として、例えば、流通業界における商品管理が挙げられる。現在では、バーコードなどを利用した商品管理が主流であるが、バーコードは光学的に読み取るため、遮蔽物があるとデータを読み取れない。一方、無線チップでは、無線でデータを読み取るため、遮蔽物があっても読み取れる。従って、商品管理の効率化、低コスト化などを実現できる。その他、乗車券、航空旅客券、料金の自動精算など、広範な応用が可能である。   As an application field of the wireless chip, for example, merchandise management in the distribution industry can be cited. At present, merchandise management using bar codes and the like is the mainstream, but since bar codes are optically read, data cannot be read if there is a shield. On the other hand, since the wireless chip reads data wirelessly, it can be read even if there is a shielding object. Accordingly, it is possible to realize efficient merchandise management and cost reduction. In addition, it can be used in a wide range of applications such as boarding tickets, air passenger tickets, and automatic payment of fare.

無線チップの応用分野が広がりつつある中で、より高機能な無線チップに対する要求も高まっている。例えば、送受信データを暗号化することで、第三者へのデータ漏洩の防止が可能になる。これには、復号化および暗号化の処理をハードウェア的に処理する方式と、ソフトウェア的に処理する方式と、ハードウェアおよびソフトウェアを併用する方式と、が考えられる。ハードウェア的に処理する方式では、復号化や、暗号化を行う専用回路で演算回路を構成する。ソフトウェア的に処理する方式では、CPU(Central Processing Unit:中央処理装置)と大規模メモリとで演算回路を構成し、復号化プログラムや暗号化プログラムをCPUで実行する。ハードウェアおよびソフトウェアを併用する方式では、専用回路と、CPUと、メモリと、で演算回路を構成し、専用回路で復号化や暗号化のための演算処理の一部分を行い、残りの演算処理のプログラムをCPUで実行する。いずれも無線チップに大容量のメモリを搭載することが要求される。   As the application field of wireless chips is expanding, the demand for higher-performance wireless chips is also increasing. For example, it is possible to prevent data leakage to a third party by encrypting transmission / reception data. For this, a method of processing the decryption and encryption processing in hardware, a method of processing in software, and a method of using both hardware and software are conceivable. In the method of processing in hardware, an arithmetic circuit is configured by a dedicated circuit that performs decryption or encryption. In the method of processing in software, an arithmetic circuit is configured by a CPU (Central Processing Unit) and a large-scale memory, and a decryption program and an encryption program are executed by the CPU. In the method using both hardware and software, a dedicated circuit, CPU, and memory constitute an arithmetic circuit, and the dedicated circuit performs a part of the arithmetic processing for decryption and encryption, and the rest of the arithmetic processing is performed. Run the program on the CPU. In any case, it is required to mount a large-capacity memory on the wireless chip.

本実施例では、CPU、専用回路およびメモリ回路を備えた半導体装置の例として、暗号処理機能を有する無線チップについて説明する。図18に半導体装置のブロック図の一例を示す。   In this embodiment, a wireless chip having an encryption processing function will be described as an example of a semiconductor device including a CPU, a dedicated circuit, and a memory circuit. FIG. 18 illustrates an example of a block diagram of a semiconductor device.

半導体装置2601は、演算回路2606とアナログ部2615とから構成される。演算回路2606は、CPU2602と、ROM2603と、RAM2604と、コントローラ2605とを有する。アナログ部2615は、アンテナ2607と、共振回路2608と、電源回路2609と、リセット回路2610と、クロック生成回路2611と、復調回路2612と、変調回路2613と、電源管理回路2614とを有する。 The semiconductor device 2601 includes an arithmetic circuit 2606 and an analog unit 2615. The arithmetic circuit 2606 includes a CPU 2602, a ROM 2603, a RAM 2604, and a controller 2605. The analog portion 2615 includes an antenna 2607, a resonance circuit 2608, a power supply circuit 2609, a reset circuit 2610, a clock generation circuit 2611, a demodulation circuit 2612, a modulation circuit 2613, and a power management circuit 2614.

ROM2603は、実施の形態7の不揮発性メモリ素子をメモリセルに有するメモリ回路、薄膜トランジスタを用いたマスクROMで構成することができる。また、RAM2604には、薄膜トランジスタを用いたDRAMやSRAMを適用することができる。本発明を適用することで、ROM2603およびRAM2604共に、消費電力を低減することができる。また、消費電力を低減することで、半導体装置2601 の発熱を低減することができる。   The ROM 2603 can be composed of a memory circuit having the nonvolatile memory element of Embodiment 7 in a memory cell and a mask ROM using a thin film transistor. As the RAM 2604, a DRAM or SRAM using a thin film transistor can be used. By applying the present invention, both the ROM 2603 and the RAM 2604 can reduce power consumption. In addition, heat generation of the semiconductor device 2601 can be reduced by reducing power consumption.

コントローラ2605は、CPUインタフェース(CPUIF)2616と、制御レジスタ2617と、コード抽出回路2618と、符号化回路2619と、から構成される。なお、図18では、説明の簡単化のため、通信信号を受信信号2620と、送信信号2621とに分けて示したが、実際には、両者は一体とされた信号でありおり、半導体装置2601およびリーダ/ライタの間で同時に送受信される。受信信号2620は、アンテナ2607と共振回路2608とで受信された後、復調回路2612により復調される。また、送信信号2621は、変調回路2613により変調された後、アンテナ2607から送信される。   The controller 2605 includes a CPU interface (CPUIF) 2616, a control register 2617, a code extraction circuit 2618, and an encoding circuit 2619. Note that in FIG. 18, for simplification of description, the communication signal is illustrated as being divided into a reception signal 2620 and a transmission signal 2621, but in reality, both are integrated signals, and the semiconductor device 2601. Are simultaneously transmitted and received between the reader / writer. Received signal 2620 is received by antenna 2607 and resonant circuit 2608, and then demodulated by demodulation circuit 2612. The transmission signal 2621 is modulated by the modulation circuit 2613 and then transmitted from the antenna 2607.

図18において、通信信号により形成される磁界中に半導体装置2601を置くと、アンテナ2607と共振回路2608により、誘導起電力を生じる。誘導起電力は、電源回路2609における電気容量により、保持され、かつその電位が安定化され、半導体装置2601の各回路に電源電圧として供給される。リセット回路2610は、半導体装置2601全体の初期リセット信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。クロック生成回路2611は、電源管理回路2614より生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路2612は、ASK方式の受信信号2620の振幅の変動を”0”/”1”の受信データ2622として検出する。復調回路2612は、例えばローパスフィルターとする。さらに、変調回路2613は、送信データをASK方式の送信信号2621の振幅を変動させて送信する。例えば、送信データ2623が”0”の場合、共振回路2608の共振点を変化させ、通信信号の振幅を変化させる。電源管理回路2614は、電源回路2609より演算回路2606に供給される電源電圧または演算回路2606における消費電流を監視し、クロック生成回路2611において、クロック信号の周波数とデューティー比を変更するための制御信号を生成する。   In FIG. 18, when the semiconductor device 2601 is placed in a magnetic field formed by a communication signal, an induced electromotive force is generated by the antenna 2607 and the resonance circuit 2608. The induced electromotive force is held by the electric capacity in the power supply circuit 2609 and the potential thereof is stabilized, and the induced electromotive force is supplied to each circuit of the semiconductor device 2601 as a power supply voltage. The reset circuit 2610 generates an initial reset signal for the entire semiconductor device 2601. For example, a signal that rises after a rise in the power supply voltage is generated as a reset signal. The clock generation circuit 2611 changes the frequency and duty ratio of the clock signal in accordance with the control signal generated by the power management circuit 2614. The demodulation circuit 2612 detects the fluctuation of the amplitude of the ASK reception signal 2620 as “0” / “1” reception data 2622. The demodulation circuit 2612 is a low-pass filter, for example. Further, the modulation circuit 2613 transmits the transmission data by changing the amplitude of the ASK transmission signal 2621. For example, when the transmission data 2623 is “0”, the resonance point of the resonance circuit 2608 is changed, and the amplitude of the communication signal is changed. The power management circuit 2614 monitors the power supply voltage supplied from the power supply circuit 2609 to the arithmetic circuit 2606 or the current consumption in the arithmetic circuit 2606, and a control signal for changing the frequency and duty ratio of the clock signal in the clock generation circuit 2611. Is generated.

図18の半導体装置2601の動作を説明する。まず、リーダ/ライタから送信された受信信号2620により、半導体装置2601が暗号文データを含む受信信号2620受信する。受信信号2620は、復調回路2612で復調された後、コード抽出回路2618で制御コマンドや暗号文のデータなどに分解され、制御レジスタ2617に格納される。ここで、制御コマンドは、半導体装置2601の応答を指定するデータである。例えば、固有ID番号の送信、動作停止、暗号解読などを指定する。ここでは、暗号解読の制御コマンドを受信したとする。   An operation of the semiconductor device 2601 in FIG. 18 will be described. First, the semiconductor device 2601 receives a reception signal 2620 including ciphertext data based on a reception signal 2620 transmitted from the reader / writer. The received signal 2620 is demodulated by the demodulation circuit 2612, decomposed into a control command, ciphertext data, and the like by the code extraction circuit 2618 and stored in the control register 2617. Here, the control command is data specifying a response of the semiconductor device 2601. For example, transmission of a unique ID number, operation stop, and decryption are designated. Here, it is assumed that a decryption control command is received.

続いて、演算回路2606において、CPU2602が、ROM2603に格納された暗号解読プログラムにしたがって、ROM2603に予め格納された秘密鍵2624を用いて暗号文を解読(復号)する。復号された暗号文(復号文)は、制御レジスタ2617に格納される。この際、RAM2604をデータ格納領域として用いる。CPU2602は、CPUIF2616を介してROM2603、RAM2604、制御レジスタ2617にアクセスする。CPUIF2616は、CPU2602が要求するアドレスから、ROM2603、RAM2604、制御レジスタ2617のいずれかに対するアクセス信号を生成する機能を有している。   Subsequently, in the arithmetic circuit 2606, the CPU 2602 decrypts (decrypts) the ciphertext using the secret key 2624 stored in advance in the ROM 2603 according to the decryption program stored in the ROM 2603. The decrypted ciphertext (decrypted text) is stored in the control register 2617. At this time, the RAM 2604 is used as a data storage area. The CPU 2602 accesses the ROM 2603, the RAM 2604, and the control register 2617 via the CPUIF 2616. The CPUIF 2616 has a function of generating an access signal for any of the ROM 2603, the RAM 2604, and the control register 2617 from the address requested by the CPU 2602.

最後に、符号化回路2619において、復号文から送信データ2623を生成し、変調回路2613で変調し、アンテナ2607より送信信号2621をリーダ/ライタに送信する。   Finally, in the encoding circuit 2619, transmission data 2623 is generated from the decoded text, modulated by the modulation circuit 2613, and the transmission signal 2621 is transmitted from the antenna 2607 to the reader / writer.

なお、図18の半導体装置2601では、演算方式として、ソフトウェア的に処理する方式を採用したが、目的に応じて最適な演算方式を選び、半導体装置2601を構成すとよい。なお、ソフトウェア的に処理する方式とは、CPUと大規模メモリとで演算回路を構成し、プログラムをCPUで実行する方式である。演算方式には他にも、演算をハードウェア的に処理する方式と、ハードウェアおよびソフトウェアを併用する方式が挙げられる。ハードウェア的に処理する方式では、専用回路で演算回路を構成すればよい。ハードウェアおよびソフトウェアを併用する方式では、専用回路、CPUおよびメモリで演算回路を構成し、専用回路で演算処理の一部分を行い、残りの演算処理のプログラムをCPUで実行すればよい。   Note that the semiconductor device 2601 in FIG. 18 employs a software processing method as an arithmetic method, but the semiconductor device 2601 may be configured by selecting an optimal arithmetic method according to the purpose. The method of processing in software is a method in which a CPU and a large-scale memory constitute an arithmetic circuit and a program is executed by the CPU. Other calculation methods include a method for processing operations in hardware and a method using both hardware and software. In the method of processing in hardware, an arithmetic circuit may be configured with a dedicated circuit. In the method using both hardware and software, an arithmetic circuit is configured by a dedicated circuit, a CPU, and a memory, a part of the arithmetic processing is performed by the dedicated circuit, and the remaining arithmetic processing program is executed by the CPU.

次に、半導体装置2601の作製方法を説明する。本実施例では、半導体装置を構成する回路を薄膜トランジスタや不揮発性メモリ素子で形成し、薄膜トランジスタの製造に使用した基板から、可撓性(フレキシブル)基板に回路を転載し、フレキシブルな半導体装置を製造する方法を示す。   Next, a method for manufacturing the semiconductor device 2601 is described. In this embodiment, a circuit constituting a semiconductor device is formed with a thin film transistor or a nonvolatile memory element, and the circuit is transferred from a substrate used for manufacturing the thin film transistor to a flexible substrate to manufacture a flexible semiconductor device. How to do.

半導体装置2601の作製方法を説明するため、半導体装置2601を構成する半導体素子として、インバータなどを構成するpチャネル型TFT(「pch−TFT」とも表記する。)およびnチャネル型TFT(「Nch−TFT」とも表記する。)、コンデンサ、並びに電源回路などに使用される高耐圧型のnチャネル型TFTを代表的に示す。以下、図19〜図24に図示する断面図を用いて、無線チップの作製方法を説明する。   In order to describe a manufacturing method of the semiconductor device 2601, as a semiconductor element included in the semiconductor device 2601, a p-channel TFT (also referred to as “pch-TFT”) and an n-channel TFT (“Nch−”) that form an inverter or the like are used. “TFT”)), a high voltage n-channel TFT used for a capacitor, a power supply circuit, and the like is typically shown. Hereinafter, a method for manufacturing a wireless chip will be described with reference to cross-sectional views illustrated in FIGS.

基板260にガラス基板を用いる。図19(A)に示すように、基板260上に3層261a〜261cでなる剥離層261を形成する。第1層261aは、平行平板型プラズマCVD装置により、原料ガスにSiH、NOを用いて酸化窒化珪素膜(SiONy、x>y>0)を厚さ100nm形成する。第2層261bとして、厚さ30nmのタングステン膜をスパッタリング装置で成膜する。第3層261cとして、厚さ200nmの酸化珪素膜をスパッタリング装置で成膜する。 A glass substrate is used as the substrate 260. As shown in FIG. 19A, a separation layer 261 including three layers 261a to 261c is formed over a substrate 260. For the first layer 261a, a silicon oxynitride film (SiO x Ny, x>y> 0) is formed to a thickness of 100 nm using SiH 4 and N 2 O as a source gas by a parallel plate plasma CVD apparatus. As the second layer 261b, a tungsten film with a thickness of 30 nm is formed with a sputtering apparatus. As the third layer 261c, a silicon oxide film with a thickness of 200 nm is formed with a sputtering apparatus.

第3層261c(酸化珪素)を成膜することで、第2層261b(タングステン)の表面が酸化され、界面にタングステン酸化物が形成される。タングステン酸化物が形成されることで、のちに半導体素子を他の基板に転載するときに、基板260を分離しやすくなる。第1層261aは、半導体素子を作製している間、第2層261bの密着性を維持するための層である。   By forming the third layer 261c (silicon oxide), the surface of the second layer 261b (tungsten) is oxidized, and tungsten oxide is formed at the interface. By forming the tungsten oxide, the substrate 260 can be easily separated when the semiconductor element is transferred to another substrate later. The first layer 261a is a layer for maintaining the adhesion of the second layer 261b while manufacturing the semiconductor element.

第2層261bには、タングステン(W)他、モリブデン(MO)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(CO)、ジルコニウム(Zr)、亜鉛(ZN)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)の金属膜や、これらの金属の化合物が好ましい。また、第2層261bの厚さは20nm以上40nm以下とする。   The second layer 261b includes tungsten (W), molybdenum (MO), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (CO), zirconium (Zr), zinc ( ZN), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir) metal films, and compounds of these metals are preferred. The thickness of the second layer 261b is 20 nm or more and 40 nm or less.

図19(B)に示すように、剥離層261上に、2層構造の下地絶縁層249を形成する。第1層249aとして、プラズマCVD装置により原料ガスにSiH、NO、NH、Hを用いて酸化窒化珪素(SiO、x<y)を厚さ50nm形成する。第1層249aの窒素の組成比が40%以上となるようにしてバリア性を高める。第2層249bは、プラズマCVD装置によりSiH、NOを原料ガスに用いて、酸化窒化珪素(SiO、x>y>0)を厚さ100nm成膜する。第2層249bの窒素の組成比は0.5%以下とする。 As shown in FIG. 19B, a base insulating layer 249 having a two-layer structure is formed over the separation layer 261. As the first layer 249a, silicon oxynitride (SiO x N y , x <y) is formed to a thickness of 50 nm using SiH 4 , N 2 O, NH 3 , and H 2 as a source gas by a plasma CVD apparatus. The barrier property is improved so that the nitrogen composition ratio of the first layer 249a is 40% or more. For the second layer 249b, silicon oxynitride (SiO x N y , x>y> 0) is formed to a thickness of 100 nm using SiH 4 and N 2 O as a source gas by a plasma CVD apparatus. The composition ratio of nitrogen in the second layer 249b is 0.5% or less.

下地絶縁層249上に、プラズマCVD装置により、原料ガスにSiHおよびHを用い、厚さ40nm以下の非晶質珪素膜を形成する。エッチングにより非晶質珪素膜を島状に形成し、実施の形態1乃至4で示した方法により、島状の非晶質珪素膜を結晶化して、図19(C)に示すように、島状結晶性半導体膜273〜276を形成する。島状結晶性半導体膜273〜275は、それぞれ、TFTのチャネル形成領域、ソース領域およびドレイン領域が形成される。島状結晶性半導体膜276はMIS型コンデンサの電極を構成する。 Over the base insulating layer 249, an amorphous silicon film having a thickness of 40 nm or less is formed using SiH 4 and H 2 as a source gas by a plasma CVD apparatus. An amorphous silicon film is formed into an island shape by etching, and the island-shaped amorphous silicon film is crystallized by the method described in Embodiment Modes 1 to 4, and as shown in FIG. The crystalline semiconductor films 273 to 276 are formed. In the island-like crystalline semiconductor films 273 to 275, a channel formation region, a source region, and a drain region of the TFT are formed, respectively. The island-like crystalline semiconductor film 276 constitutes an electrode of the MIS type capacitor.

図20(A)に示すように、フォトリソグラフィ工程によりレジストR31を形成し、nチャネル型TFTの島状結晶性半導体膜274および275にp型不純物を微量添加する。ここでは、ドーピングガスに水素で希釈したジボラン(B)を用い、イオンドーピング装置により島状結晶性半導体膜274、275にボロンをドーピングする。ドーピングが終了したらレジストR31を除去する。 As shown in FIG. 20A, a resist R31 is formed by a photolithography process, and a small amount of p-type impurity is added to the island-like crystalline semiconductor films 274 and 275 of the n-channel TFT. Here, diborane (B 2 H 6 ) diluted with hydrogen is used as a doping gas, and boron is doped into the island-shaped crystalline semiconductor films 274 and 275 with an ion doping apparatus. When the doping is completed, the resist R31 is removed.

図20(A)の工程は、nチャネル型TFTのしきい値電圧が負の電圧にならないようすることを目的とする。nチャネル型TFTの島状結晶性半導体膜274、275に5×1015atoms/cm以上1×1017atoms/cm以下の濃度でボロンを添加すればよい。図20(A)の工程は必要に応じて行う。 The purpose of the process of FIG. 20A is to prevent the threshold voltage of the n-channel TFT from becoming a negative voltage. Boron may be added to the island-shaped crystalline semiconductor films 274 and 275 of the n-channel TFT at a concentration of 5 × 10 15 atoms / cm 3 to 1 × 10 17 atoms / cm 3 . The process in FIG. 20A is performed as necessary.

図20(B)に示すように、基板260全体に絶縁膜277を形成する。絶縁膜277はTFTのゲート絶縁膜、コンデンサの誘電体となる。ここでは、プラズマCVD装置により、プラズマCVD装置により原料ガスSiH、NOを用いて酸化窒化珪素膜(SiO、x>y>0)を厚さ20nm〜40nm形成する。 As shown in FIG. 20B, an insulating film 277 is formed over the entire substrate 260. The insulating film 277 becomes a gate insulating film of the TFT and a dielectric of the capacitor. Here, a silicon oxynitride film (SiO x N y , x>y> 0) is formed to a thickness of 20 nm to 40 nm by the plasma CVD apparatus using the source gases SiH 4 and N 2 O by the plasma CVD apparatus.

図20(C)に示すように、フォトリソグラフィ工程によりレジストR32を形成し、コンデンサの島状結晶性半導体膜276にn型不純物を添加する。ドーピングガスに水素で希釈したホスフィン(PH)を用いて、イオンドーピング装置により島状結晶性半導体膜276にリンをドーピングし、島状結晶性半導体膜276全体にn型不純物領域279を形成する。ドーピング工程が終了したら、レジストR32を除去する。 As shown in FIG. 20C, a resist R32 is formed by a photolithography process, and an n-type impurity is added to the island-shaped crystalline semiconductor film 276 of the capacitor. Using phosphine (PH 3 ) diluted with hydrogen as a doping gas, the island-shaped crystalline semiconductor film 276 is doped with phosphorus by an ion doping apparatus, and an n-type impurity region 279 is formed in the entire island-shaped crystalline semiconductor film 276. . When the doping process is completed, the resist R32 is removed.

図20(D)に示すように、絶縁膜277上に導電膜281を形成する。導電膜281は、TFTのゲート電極などを構成する。ここでは、導電膜281を2層の多層構造とする。1層目は厚さ30nmのタンタル窒化物(TaN)、2層目は厚さ370nmのタングステン(W)とする。タンタル窒化物、タングステンはそれぞれスパッタリング装置で成膜する。   As shown in FIG. 20D, a conductive film 281 is formed over the insulating film 277. The conductive film 281 forms a gate electrode of the TFT. Here, the conductive film 281 has a two-layer structure. The first layer is tantalum nitride (TaN) with a thickness of 30 nm, and the second layer is tungsten (W) with a thickness of 370 nm. Tantalum nitride and tungsten are each formed with a sputtering apparatus.

導電膜281上にフォトリソグラフィ工程によりレジストを形成し、エッチング装置により導電膜281をエッチングして、図21(A)に示すように、第1導電膜284〜286を島状結晶性半導体膜273〜276上に形成する。第1導電膜283〜285はTFTのゲート電極またはゲート配線となる。高耐圧型のnチャネル型TFTでは、他のTFTよりもゲート幅(チャネル長)が広くなるように、導電膜285を形成している。第1導電膜286はコンデンサの一方の電極を構成する。   A resist is formed over the conductive film 281 by a photolithography process, and the conductive film 281 is etched by an etching apparatus, so that the first conductive films 284 to 286 are formed into island-like crystalline semiconductor films 273 as illustrated in FIG. Form on ~ 276. The first conductive films 283 to 285 serve as TFT gate electrodes or gate wirings. In the high breakdown voltage n-channel TFT, the conductive film 285 is formed so that the gate width (channel length) is wider than that of other TFTs. The first conductive film 286 forms one electrode of the capacitor.

導電膜281はドライエッチング法によりエッチングする。エッチング装置にICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング装置を用いる。エッチング剤としては、はじめにタングステンをエッチングするためCl、SF、Oの混合ガスを用い、次に、処理室に導入するエッチング剤をClガスのみに変更し、タンタル窒化物をエッチングする。 The conductive film 281 is etched by a dry etching method. An ICP (Inductively Coupled Plasma) etching apparatus is used as the etching apparatus. As an etchant, first, a mixed gas of Cl 2 , SF 6 , and O 2 is used to etch tungsten. Next, the etchant introduced into the processing chamber is changed to only Cl 2 gas, and tantalum nitride is etched. .

図21(B)に示すように、フォトリソグラフィ工程によりレジストR33を形成する。nチャネル型TFTの島状結晶性半導体膜274と275にn型不純物を添加する。第1導電膜284がマスクとなり、島状結晶性半導体膜274にn型低濃度不純物領域288、289が自己整合的に形成される。また、第1導電膜285がマスクとなり、島状結晶性半導体膜275にn型低濃度不純物領域290、291が自己整合的に形成される。水素で希釈したホスフィン(PH)をドーピングガスに用い、イオンドーピング装置により島状結晶性半導体膜274、275にリンを添加する。図21(B)の工程は、nチャネル型TFTにLDD領域を形成するための工程である。n型低濃度不純物領域288、289のn型不純物が、1×1016atoms/cm以上5×1018atoms/cm以下の範囲で含まれるようにする。 As shown in FIG. 21B, a resist R33 is formed by a photolithography process. An n-type impurity is added to the island-like crystalline semiconductor films 274 and 275 of the n-channel TFT. Using the first conductive film 284 as a mask, n-type low-concentration impurity regions 288 and 289 are formed in the island-like crystalline semiconductor film 274 in a self-aligning manner. Further, the n-type low concentration impurity regions 290 and 291 are formed in the island-like crystalline semiconductor film 275 in a self-aligning manner using the first conductive film 285 as a mask. Phosphine (PH 3 ) diluted with hydrogen is used as a doping gas, and phosphorus is added to the island-shaped crystalline semiconductor films 274 and 275 by an ion doping apparatus. The process of FIG. 21B is a process for forming an LDD region in an n-channel TFT. The n-type impurities in the n-type low-concentration impurity regions 288 and 289 are included in the range of 1 × 10 16 atoms / cm 3 to 5 × 10 18 atoms / cm 3 .

図21(C)に示すように、フォトリソグラフィ工程によりレジストR34を形成し、pチャネル型TFTの島状結晶性半導体膜273にp型不純物を添加する。島状結晶性半導体膜272は、n型不純物領域として残す部分がレジストR34に覆われているため、露出している領域がp型不純物領域となる。第1導電膜283がマスクとなり島状結晶性半導体膜273にp型高濃度不純物領域273a、273bが自己整合的に形成される。また第1導電膜283で覆われている領域273cがチャネル形成領域として自己整合的に形成される。p型不純物領域の添加は、ドーピングガスに水素で希釈したジボラン(B)を用いる。ドーピングが終了したらレジストR34を除去する。 As shown in FIG. 21C, a resist R34 is formed by a photolithography process, and a p-type impurity is added to the island-shaped crystalline semiconductor film 273 of the p-channel TFT. In the island-like crystalline semiconductor film 272, the portion to be left as the n-type impurity region is covered with the resist R34, so that the exposed region becomes the p-type impurity region. Using the first conductive film 283 as a mask, p-type high-concentration impurity regions 273a and 273b are formed in the island-like crystalline semiconductor film 273 in a self-aligning manner. A region 273c covered with the first conductive film 283 is formed in a self-aligned manner as a channel formation region. For the addition of the p-type impurity region, diborane (B 2 H 6 ) diluted with hydrogen is used as a doping gas. When the doping is completed, the resist R34 is removed.

図21(D)に示すように、第1導電膜283〜286の周囲に絶縁層293〜296を形成する。絶縁層293〜296はサイドウォール、側壁と呼ばれるものである。まず、原料ガスにSiH、NOを用いて、プラズマCVD装置により酸化窒化珪素膜(SiO、x>y>0)を100nmの厚さに形成する。次に、原料ガスにSiH、NOを用いて、LPCVD装置により酸化珪素膜を200nmの厚さに形成する。フォトリソグラフィ工程によりレジスト形成する。このレジストを用いて、まず、上層の酸化珪素膜をバッファードフッ酸でウェットエッチング処理する。次に、レジストを除去し、下層の窒化酸化珪素膜ドライエッチング処理をすることで、絶縁層293〜296が形成される。この一連の工程で、酸化窒化珪素でなる絶縁膜277もエッチングされ、絶縁膜277は第1導電膜283〜285と絶縁層293〜296の下部のみ残る。 As shown in FIG. 21D, insulating layers 293 to 296 are formed around the first conductive films 283 to 286. The insulating layers 293 to 296 are called sidewalls and side walls. First, a silicon oxynitride film (SiO x N y , x>y> 0) is formed to a thickness of 100 nm by a plasma CVD apparatus using SiH 4 and N 2 O as source gases. Next, a silicon oxide film is formed to a thickness of 200 nm by an LPCVD apparatus using SiH 4 and N 2 O as source gases. A resist is formed by a photolithography process. Using this resist, first, an upper silicon oxide film is wet-etched with buffered hydrofluoric acid. Next, the insulating layers 293 to 296 are formed by removing the resist and subjecting the lower silicon nitride oxide film to dry etching. In this series of steps, the insulating film 277 made of silicon oxynitride is also etched, and the insulating film 277 remains only below the first conductive films 283 to 285 and the insulating layers 293 to 296.

図22(A)に示すように、フォトリソグラフィ工程によりレジストR35を形成する。nチャネル型TFTの島状結晶性半導体膜274、275とコンデンサの半導体層にn型不純物を添加し、n型高濃度不純物領域を形成する。島状結晶性半導体膜274は、第1導電膜284、絶縁層294がマスクとなり、n型低濃度不純物領域288、299にさらにn型不純物が添加される。その結果、n型高濃度不純物領域274a、274bが自己整合的に形成される。第1導電膜284と重なる領域274cがチャネル形成領域として自己整合的に確定する。また、n型低濃度不純物領域288、299において絶縁層294と重なる領域274e、274dは、n型低濃度不純物領域として確定する。島状結晶性半導体膜275も島状結晶性半導体膜274と同様、n型高濃度不純物領域275a、275b、チャネル形成領域275cおよびn型低濃度不純物領域275e、275dが形成される。また、第1導電膜286および絶縁層296がマスクとなり、n型不純物領域279にさらにn型不純物が添加され、n型高濃度不純物領域276a、276bが自己整合的に形成される。島状結晶性半導体膜276の第1導電膜286および絶縁層296と重なる領域が、n型不純物領域276cとして確定する。   As shown in FIG. 22A, a resist R35 is formed by a photolithography process. An n-type impurity is added to the island-like crystalline semiconductor films 274 and 275 of the n-channel TFT and the semiconductor layer of the capacitor to form an n-type high concentration impurity region. In the island-like crystalline semiconductor film 274, the first conductive film 284 and the insulating layer 294 are used as masks, and n-type impurities are further added to the n-type low concentration impurity regions 288 and 299. As a result, n-type high concentration impurity regions 274a and 274b are formed in a self-aligned manner. A region 274c overlapping with the first conductive film 284 is determined as a channel formation region in a self-aligning manner. In addition, regions 274e and 274d overlapping with the insulating layer 294 in the n-type low concentration impurity regions 288 and 299 are determined as n-type low concentration impurity regions. Similarly to the island-like crystalline semiconductor film 274, the island-like crystalline semiconductor film 275 is formed with n-type high concentration impurity regions 275a and 275b, a channel formation region 275c, and n-type low concentration impurity regions 275e and 275d. The first conductive film 286 and the insulating layer 296 serve as a mask, and n-type impurities are further added to the n-type impurity region 279, so that n-type high-concentration impurity regions 276a and 276b are formed in a self-aligned manner. A region of the island-shaped crystalline semiconductor film 276 that overlaps with the first conductive film 286 and the insulating layer 296 is determined as an n-type impurity region 276c.

n型不純物の添加工程は、上述したとおり、イオンドーピング装置を使用し、ドーピングガスに水素で希釈したホスフィン(PH)を用いる。リンの濃度が1×1020atoms/cm以上2×1021atoms/cm以下の範囲になるように、nチャネル型TFTのn型高濃度不純物領域274a、274b、275a、275bにリンがドーピングされる。 As described above, the n-type impurity addition step uses an ion doping apparatus and phosphine (PH 3 ) diluted with hydrogen as a doping gas. Phosphorus is present in the n-type high-concentration impurity regions 274a, 274b, 275a, and 275b of the n-channel TFT so that the phosphorus concentration is in the range of 1 × 10 20 atoms / cm 3 to 2 × 10 21 atoms / cm 3. Doped.

レジストR35を除去し、図22(B)に示すように、キャップ絶縁膜298を形成する。キャップ絶縁膜298として、プラズマCVD装置により酸化窒化珪素膜(SiO、x>y>0)を50nmの厚さに形成する。酸化窒化珪素膜の原料ガスには、SiH、NOを用いる。キャップ絶縁膜298を成膜した後、窒素雰囲気中で550℃の加熱処理を行い、島状結晶性半導体膜273〜276に添加したn型不純物およびp型不純物を活性化する。 The resist R35 is removed, and a cap insulating film 298 is formed as shown in FIG. As the cap insulating film 298, a silicon oxynitride film (SiO x N y , x>y> 0) is formed to a thickness of 50 nm by a plasma CVD apparatus. SiH 4 and N 2 O are used as a source gas for the silicon oxynitride film. After the cap insulating film 298 is formed, heat treatment is performed at 550 ° C. in a nitrogen atmosphere, and the n-type impurity and the p-type impurity added to the island-like crystalline semiconductor films 273 to 276 are activated.

図22(C)に示すように、第1層間絶縁膜300を形成する。第1層間絶縁膜300を2層構造とする。1層目の絶縁膜として、プラズマCVD装置により原料ガスにSiH、NOを用いて、酸化窒化珪素(SiO、0<x<y)を100nmの厚さに形成する。2層目の絶縁膜には、プラズマCVD装置により原料ガスにSiH、NO、NH、Hを用いて、酸化窒化珪素(SiO、x>y>0)を600nmの厚さに形成する。 As shown in FIG. 22C, a first interlayer insulating film 300 is formed. The first interlayer insulating film 300 has a two-layer structure. As the first insulating film, silicon oxynitride (SiO x N y , 0 <x <y) is formed to a thickness of 100 nm using SiH 4 and N 2 O as a source gas by a plasma CVD apparatus. The second insulating film is made of silicon oxynitride (SiO x N y , x>y> 0) with a thickness of 600 nm using SiH 4 , N 2 O, NH 3 , H 2 as a source gas by a plasma CVD apparatus. Form to thickness.

フォトリソグラフィ工程とドライエッチング工程により、第1層間絶縁膜300およびキャップ絶縁膜298を除去し、コンタクトホールを形成する。第1層間絶縁膜300上に導電膜を形成する。ここでは、導電膜を4層構造とする。下から、厚さ60nmのTi、40nmのTiN、500nmの純アルミニウム、100nmのTiNの順に積層する。それぞれの層はスパッタリング装置で成膜する。フォトリソグラフィ工程とドライエッチング工程により導電膜を所定の形状に加工し、第2導電膜303〜314を形成する。   The first interlayer insulating film 300 and the cap insulating film 298 are removed by a photolithography process and a dry etching process, and a contact hole is formed. A conductive film is formed on the first interlayer insulating film 300. Here, the conductive film has a four-layer structure. From the bottom, 60 nm thick Ti, 40 nm TiN, 500 nm pure aluminum, and 100 nm TiN are stacked in this order. Each layer is formed by a sputtering apparatus. The conductive film is processed into a predetermined shape by a photolithography process and a dry etching process, and second conductive films 303 to 314 are formed.

なお、第2導電膜312と第1導電膜286が接続されることを説明するため、図面では、第2導電膜312と第1導電膜286が半導体層上で接続するように示しているが、実際には、第2導電膜312と第1導電膜とのコンタクト部分は半導体層上をさけて形成されている。   Note that in order to explain that the second conductive film 312 and the first conductive film 286 are connected, the drawing shows the second conductive film 312 and the first conductive film 286 connected on the semiconductor layer. Actually, the contact portion between the second conductive film 312 and the first conductive film is formed so as to avoid the semiconductor layer.

第2導電膜312によりn型高濃度不純物領域276aと276bが接続され、n型不純物領域276c、絶縁膜277、第1導電膜286でなる積層構造のMIS型コンデンサが形成される。第2導電膜314はアンテナ回路の端子であり、アンテナ322が接続される。   The n-type high-concentration impurity regions 276a and 276b are connected by the second conductive film 312, and a MIS type capacitor having a stacked structure including the n-type impurity region 276c, the insulating film 277, and the first conductive film 286 is formed. The second conductive film 314 is a terminal of the antenna circuit and is connected to the antenna 322.

図23(A)に示すように、第2層間絶縁膜316を形成する。第2層間絶縁膜316には、第2導電膜314に達するコンタクトホールを形成する。第2層間絶縁膜316を感光性ポリイミドで形成する例を示す。スピナーを用いて1.5μmの厚さでポリイミドを塗布する。フォトリソグラフィ工程を用いて、ポリイミドを露光し、現像することでコンタクトホールが形成されたポリイミドが形成される。現像後、ポリイミドを焼成する。   As shown in FIG. 23A, a second interlayer insulating film 316 is formed. A contact hole reaching the second conductive film 314 is formed in the second interlayer insulating film 316. An example in which the second interlayer insulating film 316 is formed of photosensitive polyimide is shown. Polyimide is applied with a thickness of 1.5 μm using a spinner. Using a photolithography process, the polyimide is exposed and developed to form a polyimide having contact holes. After development, the polyimide is baked.

さらに、第2層間絶縁膜316上に導電膜を形成する。フォトリソグラフィ工程とエッチング工程により、この導電膜を所定の形状に加工し、第3導電膜320を形成する。第3導電膜320を構成する導電膜として、厚さ100nmのTiをスパッタリング装置で成膜する。第3導電膜320はアンテナ322をアンテナ回路の端子(第2導電膜314)と接続するためのアンテナのバンプである。   Further, a conductive film is formed over the second interlayer insulating film 316. The conductive film is processed into a predetermined shape by a photolithography process and an etching process, and a third conductive film 320 is formed. As a conductive film constituting the third conductive film 320, Ti with a thickness of 100 nm is formed with a sputtering apparatus. The third conductive film 320 is an antenna bump for connecting the antenna 322 to a terminal of the antenna circuit (second conductive film 314).

図23(B)に示すように、開口部が形成された第3層間絶縁膜321を形成する。ここでは、第2層間絶縁膜316と同様の方法で、感光性ポリイミドで形成する。開口部はアンテナ322を形成する領域に形成される。   As shown in FIG. 23B, a third interlayer insulating film 321 in which an opening is formed is formed. Here, it is formed of photosensitive polyimide in the same manner as the second interlayer insulating film 316. The opening is formed in a region where the antenna 322 is formed.

図23(B)に示すように、アンテナ322を形成する。蒸着装置により、メタルマスクを用いてアルミニウムを蒸着し、所定の形状のアンテナ322を開口部に形成する。   As shown in FIG. 23B, an antenna 322 is formed. Aluminum is vapor-deposited by a vapor deposition apparatus using a metal mask, and an antenna 322 having a predetermined shape is formed in the opening.

図20(A)〜図23(B)に示す工程を経て、基板260上に、無線通信機能を有する半導体装置が形成される。次に、図24に示すように、半導体装置を可撓性基板の中に封止する工程を説明する。   Through the steps shown in FIGS. 20A to 23B, a semiconductor device having a wireless communication function is formed over the substrate 260. Next, as shown in FIG. 24, a process of sealing the semiconductor device in a flexible substrate will be described.

アンテナ322を保護するための保護絶縁層323を形成する。フォトリソグラフィ工程とエッチング工程を行う、またはレーザ光を照射することにより、保護絶縁層323と共に基板260上に積層された絶縁膜を除去し、剥離層261に達する開口部を形成する。基板260上には、半導体装置を構成する集積回路が多数形成されている。基板260上の全ての集積回路を共に基板260から剥離するため、全ての集積回路を取り囲むように開口部が形成される。   A protective insulating layer 323 for protecting the antenna 322 is formed. By performing a photolithography process and an etching process or irradiating laser light, the insulating film stacked over the substrate 260 together with the protective insulating layer 323 is removed, and an opening reaching the peeling layer 261 is formed. A large number of integrated circuits constituting a semiconductor device are formed over the substrate 260. In order to peel all the integrated circuits on the substrate 260 together from the substrate 260, an opening is formed so as to surround all the integrated circuits.

次に、保護絶縁層323上面に転載用の基板を一時的に固定した後、基板260を剥離する。剥離層261の第2層261bと第3層261cの界面で接合が弱くなっているため、物理的に力を加えることで開口部の端部から剥離が進行し、半導体素子から基板260を剥がすことができる。基板260が剥がれた下地絶縁層249に可撓性基板324を接着剤により固定する。そして、転載用の基板を取り外す。可撓性基板324には、多数の集積回路が固定されているため、レーザ光を照射することにより、1つの集積回路ごとに可撓性基板324を分割する。保護絶縁層253に他方の可撓性基板325を接着剤により固定する。そして、可撓性基板324と可撓性基板325の外側から圧力を加えながら、加熱処理をすることにより、可撓性基板324と可撓性基板325で集積回路およびアンテナを封止する。   Next, after the substrate for transfer is temporarily fixed on the upper surface of the protective insulating layer 323, the substrate 260 is peeled off. Since the bonding is weak at the interface between the second layer 261b and the third layer 261c of the separation layer 261, the separation progresses from the end of the opening by applying physical force, and the substrate 260 is separated from the semiconductor element. be able to. The flexible substrate 324 is fixed to the base insulating layer 249 from which the substrate 260 has been peeled off with an adhesive. Then, the substrate for transfer is removed. Since a large number of integrated circuits are fixed to the flexible substrate 324, the flexible substrate 324 is divided for each integrated circuit by irradiation with laser light. The other flexible substrate 325 is fixed to the protective insulating layer 253 with an adhesive. Then, the integrated circuit and the antenna are sealed by the flexible substrate 324 and the flexible substrate 325 by performing heat treatment while applying pressure from the outside of the flexible substrate 324 and the flexible substrate 325.

本実施例では、半導体素子と共にアンテナ322を形成する例について説明したが、外付けアンテナを用いることもできる。また、本実施例では作製時に使用した基板260を剥離する例を示したが、作製時に使用した基板を残すこともできる。この場合、基板が撓むように、基板を研磨して、または研削して薄くすればよい。   In this embodiment, the example in which the antenna 322 is formed with the semiconductor element has been described, but an external antenna can also be used. Further, although an example in which the substrate 260 used at the time of manufacturing is peeled is shown in this embodiment, the substrate used at the time of manufacturing can be left. In this case, the substrate may be polished or ground so that the substrate is bent.

図25を用いて、無線通信可能な半導体装置の使用方法を説明する。   A method for using a semiconductor device capable of wireless communication will be described with reference to FIG.

無線通信可能な半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図25(A)参照)、包装用容器類(包装紙やボトル等、図25(C)参照)、記録媒体(DVDソフトやビデオテープ等、図25(B)参照)、乗り物類(自転車等、図25(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札(図25(E)、図25(F)参照)等の物品に設けて使用することができる。   There are a wide range of uses for semiconductor devices capable of wireless communication. For example, banknotes, coins, securities, bearer bonds, certificates (driver's license, resident's card, etc., see FIG. 25A), packaging containers (Wrapping paper, bottles, etc., see FIG. 25C), recording media (DVD software, video tape, etc., see FIG. 25B), vehicles (bicycles, etc., see FIG. 25D), personal items ( Such as bags, glasses, etc.), foods, plants, animals, human bodies, clothing, daily necessities, electronic products, etc., and goods such as luggage tags (see FIGS. 25E and 25F) It can be provided and used.

半導体装置2601は、プリント基板に実装したり、表面に貼ったり、埋め込んだりすることにより、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして各物品に固定される。半導体装置2601は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置2601を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を取り付けることにより、検品システム等のシステムの効率化を図ることができる。   The semiconductor device 2601 is fixed to an article by being mounted on a printed board, pasted on a surface, or embedded. For example, a book is embedded in paper, and a package made of an organic resin is embedded in the organic resin and fixed to each article. Since the semiconductor device 2601 is small, thin, and lightweight, it does not impair the design of the article itself even after being fixed to the article. In addition, an authentication function can be provided by providing the semiconductor device 2601 in bills, coins, securities, bearer bonds, certificates, and the like, and forgery can be prevented by using this authentication function. Further, by attaching the semiconductor device of the present invention to packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., the efficiency of a system such as an inspection system can be improved.

図26を用いて、本発明の半導体装置として、アクティブマトリクス型の液晶モジュールの構成例を説明する。図26(A)は、液晶モジュールの正面図であり、図26(B)は図26(A)中のA−A’で切断した断面図である。   A configuration example of an active matrix liquid crystal module as a semiconductor device of the present invention will be described with reference to FIG. 26A is a front view of the liquid crystal module, and FIG. 26B is a cross-sectional view taken along line A-A ′ in FIG.

1200は第1の基板、点線で示された1201は駆動回路部(ソース側駆動回路)、1202は画素部、1203は駆動回路部(ゲート側駆動回路)である。第1の基板1200上に、薄膜トランジスタなどからなる画素部1202、ソース側駆動回路部1201、ゲート側駆動回路1203が形成されている。薄膜トランジスタに本発明の方法で結晶化された結晶性半導体膜を用いることで、高性能で低電圧駆動が可能な液晶モジュールを作製することができる。   Reference numeral 1200 denotes a first substrate, 1201 indicated by a dotted line denotes a driver circuit portion (source side driver circuit), 1202 denotes a pixel portion, and 1203 denotes a driver circuit portion (gate side driver circuit). Over the first substrate 1200, a pixel portion 1202, a source side driver circuit portion 1201, and a gate side driver circuit 1203 made of a thin film transistor or the like are formed. By using a crystalline semiconductor film crystallized by the method of the present invention for a thin film transistor, a liquid crystal module capable of high performance and low voltage driving can be manufactured.

次に図26(B)を用いて、液晶モジュールの断面構造について説明する。半導体素子は絶縁膜からなる下地膜1209上に形成される。ソース側駆動回路1201はnチャネル型薄膜トランジスタ1211とpチャネル型薄膜トランジスタ1212とを組み合わせたCMOS回路を有する。画素部1202にはスイッチング用薄膜トランジスタ1213と容量素子1214を有する。スイッチング用薄膜トランジスタ1213は層間絶縁膜1221によって覆われている。層間絶縁膜1221上には画素電極1222が形成されている。画素電極1222は、スイッチング用薄膜トランジスタ1213に電気的に接続されている。   Next, a cross-sectional structure of the liquid crystal module will be described with reference to FIG. The semiconductor element is formed on a base film 1209 made of an insulating film. The source side driver circuit 1201 includes a CMOS circuit in which an n-channel thin film transistor 1211 and a p-channel thin film transistor 1212 are combined. The pixel portion 1202 includes a switching thin film transistor 1213 and a capacitor 1214. The switching thin film transistor 1213 is covered with an interlayer insulating film 1221. A pixel electrode 1222 is formed on the interlayer insulating film 1221. The pixel electrode 1222 is electrically connected to the switching thin film transistor 1213.

スイッチング用薄膜トランジスタ1213の配線、画素電極1222、nチャネル型薄膜トランジスタ1211およびpチャネル型薄膜トランジスタ1212の配線を覆うように保護膜1223が形成されている。保護膜1223により、薄膜トランジスタの活性層や層間絶縁膜1221等への不純物の侵入を防止することができる。保護膜1223上に配向膜1224が形成されている。配向膜1224は必要に応じて形成される。   A protective film 1223 is formed so as to cover the wiring of the switching thin film transistor 1213, the pixel electrode 1222, the n-channel thin film transistor 1211, and the p-channel thin film transistor 1212. The protective film 1223 can prevent impurities from entering the active layer of the thin film transistor, the interlayer insulating film 1221, and the like. An alignment film 1224 is formed over the protective film 1223. The alignment film 1224 is formed as necessary.

配線1210は、ソース側駆動回路1201およびゲート側駆動回路1203に入力される信号などを伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1208が接続される。液晶モジュールには、FPC1208のみを取り付けた形態と、FPC1208およびPWB双方を取り付けた形態、双方を含む。   A wiring 1210 is a wiring for transmitting a signal input to the source side driver circuit 1201 and the gate side driver circuit 1203, and is connected to an FPC (flexible printed circuit) 1208 serving as an external input terminal. The liquid crystal module includes a form in which only the FPC 1208 is attached and a form in which both the FPC 1208 and the PWB are attached.

図26の液晶モジュールは、第1の基板1200と半導体素子とを有する液晶モジュール用基板と、第2の基板1230を基材とする対向基板と、シール材1205と、液晶1240と、FPC(フレキシブルプリントサーキット)1208とを有し、撓めることが可能である。   A liquid crystal module in FIG. 26 includes a liquid crystal module substrate having a first substrate 1200 and a semiconductor element, a counter substrate having a second substrate 1230 as a base material, a sealant 1205, a liquid crystal 1240, and an FPC (flexible flexible substrate). Printed circuit) 1208 and can be bent.

対向基板は、第2の基板1230上に、カラーフィルタ1231およびブラックマトリクス(BM)1232、対向電極1233、配向膜1234が形成されている。カラーフィルタ1231は第1の基板1200側に設けることもできる。また、対向電極1233を画素部1202に設けて、IPS方式の液晶モジュールを構成することができる。   As the counter substrate, a color filter 1231, a black matrix (BM) 1232, a counter electrode 1233, and an alignment film 1234 are formed over a second substrate 1230. The color filter 1231 can also be provided on the first substrate 1200 side. Further, an IPS liquid crystal module can be formed by providing the counter electrode 1233 in the pixel portion 1202.

第1の基板1200に対向して、第2の基板1230がシール材1205により固定され、第1の基板1200と第1の基板1204の間に、シール材1205によって、液晶240が封入されている。   The second substrate 1230 is fixed by a sealant 1205 so as to face the first substrate 1200, and the liquid crystal 240 is sealed between the first substrate 1200 and the first substrate 1204 by the sealant 1205. .

図26では、駆動回路部1201、1203を画素部1202と共に第1の基板1200上に形成する例を示したが、画素部1202のみを本発明の結晶性珪素膜を用いて第1の基板1200上に形成し、駆動回路1201、1203は、珪素ウエハを用いたICチップで構成し、COG法やTAB法により、第1の基板1200上の画素部1202と電気的に接続する構成とすることもできる。   In FIG. 26, the example in which the driver circuit portions 1201 and 1203 are formed over the first substrate 1200 together with the pixel portion 1202 is shown; however, only the pixel portion 1202 is formed using the crystalline silicon film of the present invention. The driver circuits 1201 and 1203 formed above are formed using an IC chip using a silicon wafer and are electrically connected to the pixel portion 1202 over the first substrate 1200 by a COG method or a TAB method. You can also.

図27を用いて、本発明の半導体装置として、アクティブマトリクス型のEL(エレクトロルミネッセンス)モジュールの構成例を説明する。図27(A)は、ELモジュールの正面図であり、図27(B)は図27(A)中のA−A’で切断した断面図である。   A configuration example of an active matrix EL (electroluminescence) module will be described as a semiconductor device of the present invention with reference to FIG. FIG. 27A is a front view of the EL module, and FIG. 27B is a cross-sectional view taken along A-A ′ in FIG.

図27に示すELモジュールは、第1の基板301第2の基板1306、およびシール材1305によって、半導体素子および発光素子を封止した構造になっている。第1の基板1301上に画素部1302、信号線駆動回路1303と走査線駆動回路1304が形成され、ELモジュール用基板が構成される。薄膜トランジスタに本発明の方法で結晶化された結晶性半導体膜を用いることで、高性能で低電圧駆動が可能なELモジュールを作製することができる。   The EL module illustrated in FIG. 27 has a structure in which a semiconductor element and a light-emitting element are sealed with a first substrate 301, a second substrate 1306, and a sealant 1305. A pixel portion 1302, a signal line driver circuit 1303, and a scanning line driver circuit 1304 are formed over the first substrate 1301, and an EL module substrate is formed. By using a crystalline semiconductor film crystallized by the method of the present invention for a thin film transistor, an EL module capable of high performance and low voltage driving can be manufactured.

シール材1305と第1の基板1306とによってELモジュール用基板を封止することでELモジュールが構成される。ELモジュール用基板とシール材1305と第2の基板1306で密閉された空間には充填材1307が充填されている。充填材1307には、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができる。   The EL module is formed by sealing the EL module substrate with the sealant 1305 and the first substrate 1306. A space sealed by the EL module substrate, the sealing material 1305, and the second substrate 1306 is filled with a filler 1307. As the filler 1307, an ultraviolet curable resin or a thermosetting resin can be used in addition to an inert gas such as nitrogen or argon.

画素部1302、信号線駆動回路1303および走査線駆動回路1304とは薄膜トランジスタを複数有する、図27(B)には、信号線駆動回路1303に含まれる薄膜トランジスタ1308と、画素部1302に含まれる薄膜トランジスタ1310のみ図示している。画素部1302は発光素子1311を有し、発光素子1311は、薄膜トランジスタ1310に電気的に接続されている。   The pixel portion 1302, the signal line driver circuit 1303, and the scan line driver circuit 1304 each include a plurality of thin film transistors. FIG. 27B illustrates a thin film transistor 1308 included in the signal line driver circuit 1303 and a thin film transistor 1310 included in the pixel portion 1302. Only illustrated. The pixel portion 1302 includes a light-emitting element 1311, and the light-emitting element 1311 is electrically connected to the thin film transistor 1310.

引き回し配線1314はELモジュールの外部から信号や電源を供給するための配線である。引き回し配線1314は、引き回し配線1315b、引き回し配線1315aを介して2層構造の接続端子1316と接続されている。接続端子1316はフレキシブルプリントサーキット(FPC)1318の端子と異方性導電膜1319により電気的に接続されている。   The lead wiring 1314 is a wiring for supplying a signal and power from the outside of the EL module. The lead wiring 1314 is connected to the connection terminal 1316 having a two-layer structure through the lead wiring 1315b and the lead wiring 1315a. The connection terminal 1316 is electrically connected to a terminal of a flexible printed circuit (FPC) 1318 by an anisotropic conductive film 1319.

本発明の半導体装置は、実施例3で説明した液晶モジュールや、実施例4のELモジュールを表示部に具備した電子機器を含むものである。以下、液晶モジュールとELモジュールをまとめて「表示モジュール」とよぶ。このような電子機器として、コンピュータ用のモニタ、テレビジョン装置(単にテレビ、またはテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)およびPDA(Personal Digital Assistant)等の携帯情報端末、ノート型コンピュータ、カーオーディオ、ナビゲーションシステム、デジタル音楽プレーヤ、携帯型DVD再生装置、携帯型ゲーム機、業務用ゲーム機等が挙げられる。電子機器の具体例について、図28を参照して説明する。   The semiconductor device of the present invention includes an electronic device including the liquid crystal module described in Embodiment 3 or the EL module of Embodiment 4 in a display portion. Hereinafter, the liquid crystal module and the EL module are collectively referred to as a “display module”. Such electronic devices include computer monitors, television devices (also simply referred to as televisions or television receivers), digital cameras, digital video cameras, mobile phone devices (also simply referred to as mobile phones and mobile phones), and PDAs. (Personal Digital Assistant) and other portable information terminals, notebook computers, car audio systems, navigation systems, digital music players, portable DVD players, portable game machines, and arcade game machines. A specific example of the electronic device will be described with reference to FIG.

図28(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。表示部9202に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力の帯情報端末を提供することができる。   A portable information terminal shown in FIG. 28A includes a main body 9201, a display portion 9202, and the like. By applying the module described in Embodiment 3 or 4 to the display portion 9202, a high-definition display and a low power consumption band information terminal can be provided.

図28(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力のデジタルビデオカメラを提供することができる。   A digital video camera shown in FIG. 28B includes a display portion 9701, a display portion 9702, and the like. By applying the module described in Embodiment 3 or 4 to the display portion 9701, a digital video camera with high-definition display and low power consumption can be provided.

図28(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。表示部9102に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力の携帯端末を提供することができる。   A portable terminal illustrated in FIG. 28C includes a main body 9101, a display portion 9102, and the like. By applying the module described in Embodiment 3 or 4 to the display portion 9102, a portable terminal with high-definition display and low power consumption can be provided.

図28(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力の携帯型のテレビジョン装置を提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。   A portable television device illustrated in FIG. 28D includes a main body 9301, a display portion 9302, and the like. By applying the module described in Embodiment 3 or 4 to the display portion 9302, a portable television device with high definition display and low power consumption can be provided. Such a television device can be widely applied from a small one mounted on a portable terminal such as a cellular phone to a medium-sized one that can be carried and a large one (for example, 40 inches or more). .

図28(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402に、実施例3または4に記載のモジュールを適用することにより、高画質な表示が可能で、低消費電力の携帯型のコンピュータを提供することができる。   A portable computer shown in FIG. 28E includes a main body 9401, a display portion 9402, and the like. By applying the module described in Embodiment 3 or 4 to the display portion 9402, a portable computer with high image quality and low power consumption can be provided.

図28(F)に示すテレビジョン装置は、本体9501、表示部9502等を含んでいる。表示部9502に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力のテレビジョン装置を提供することができる。   A television device illustrated in FIG. 28F includes a main body 9501, a display portion 9502, and the like. By applying the module described in Embodiment 3 or 4 to the display portion 9502, a high-definition display and a low power consumption television device can be provided.

ミラーとして機能する構造体を用いた結晶化方法を説明する断面図である。図2のx−x’断面図である。It is sectional drawing explaining the crystallization method using the structure which functions as a mirror. FIG. 3 is a sectional view taken along line x-x ′ of FIG. 2. ミラーとして機能する構造体を用いた結晶化方法を説明する上面図である。It is a top view explaining the crystallization method using the structure which functions as a mirror. ミラーとして機能する構造体を用いた結晶化方法を説明する断面図であるIt is sectional drawing explaining the crystallization method using the structure which functions as a mirror. プリズムとして機能する構造体を用いた結晶化方法を説明する断面図であるIt is sectional drawing explaining the crystallization method using the structure which functions as a prism. 側面を有する半導体膜を絶縁表面上に形成する方法を説明する断面図である。It is sectional drawing explaining the method of forming the semiconductor film which has a side surface on an insulating surface. ミラーとして機能する構造体と側面を有する半導体膜を絶縁表面上に形成する方法を説明する断面図である。FIG. 10 is a cross-sectional view illustrating a method for forming a structure body functioning as a mirror and a semiconductor film having side surfaces over an insulating surface. ミラーとして機能する構造体を用いて、結晶性半導体膜を形成するための方法を説明する断面図である。FIG. 10 is a cross-sectional view illustrating a method for forming a crystalline semiconductor film using a structure functioning as a mirror. ミラーとして機能する構造体と側面を有する半導体膜を絶縁表面上に形成する方法を説明する断面図である。FIG. 10 is a cross-sectional view illustrating a method for forming a structure body functioning as a mirror and a semiconductor film having side surfaces over an insulating surface. プリズムとして機能する構造体を絶縁表面上に形成する方法を説明する断面図である。It is sectional drawing explaining the method of forming the structure which functions as a prism on an insulating surface. プリズムとして機能する構造体を用いて、結晶性半導体膜を形成するための方法を説明する断面図である。FIG. 10 is a cross-sectional view illustrating a method for forming a crystalline semiconductor film using a structure functioning as a prism. トランジスタを形成する方法を説明するための図であり、(A)は上面図であり、(B)は(A)のB−B’で切った断面図である。(C)は、(A)のC−C’で切った、薄膜トランジスタの断面図である。4A and 4B are diagrams for describing a method for forming a transistor, in which FIG. 4A is a top view and FIG. 4B is a cross-sectional view taken along line B-B ′ in FIG. (C) is a cross-sectional view of the thin film transistor, taken along C-C ′ in (A). 図11(A)のC−C’で切った、薄膜トランジスタの断面図である。FIG. 12 is a cross-sectional view of a thin film transistor taken along C-C ′ in FIG. トランジスタを形成する方法を説明するための図である。It is a figure for demonstrating the method of forming a transistor. トランジスタを形成する方法を説明するための図である。It is a figure for demonstrating the method of forming a transistor. 波長532nmの光に対する非晶質珪素膜の反射率、透過率および吸収率のグラフである。It is a graph of the reflectance, the transmittance | permeability, and the absorptivity of an amorphous silicon film with respect to the light of wavelength 532nm. 不揮発性メモリ素子を形成する方法を説明するための図である。It is a figure for demonstrating the method of forming a non-volatile memory element. 不揮発性メモリ素子を形成する方法を説明するための図である。It is a figure for demonstrating the method of forming a non-volatile memory element. 無線通信機能を有する半導体装置のブロック図である。It is a block diagram of a semiconductor device having a wireless communication function. 無線通信機能を有する半導体装置の作製方法を説明するための図である。6A and 6B illustrate a method for manufacturing a semiconductor device having a wireless communication function. 無線通信機能を有する半導体装置の作製方法を説明するための図である。6A and 6B illustrate a method for manufacturing a semiconductor device having a wireless communication function. 無線通信機能を有する半導体装置の作製方法を説明するための図である。6A and 6B illustrate a method for manufacturing a semiconductor device having a wireless communication function. 無線通信機能を有する半導体装置の作製方法を説明するための図である。6A and 6B illustrate a method for manufacturing a semiconductor device having a wireless communication function. 無線通信機能を有する半導体装置の作製方法を説明するための図である。6A and 6B illustrate a method for manufacturing a semiconductor device having a wireless communication function. 無線通信機能を有する半導体装置の作製方法を説明するための図である。6A and 6B illustrate a method for manufacturing a semiconductor device having a wireless communication function. 無線通信機能を有する半導体装置の使用方法を説明するための図である。FIG. 11 is a diagram for describing a method for using a semiconductor device having a wireless communication function. 液晶モジュールの構成例を示す図であり、(A)は正面図、(B)は断面図である。It is a figure which shows the structural example of a liquid crystal module, (A) is a front view, (B) is sectional drawing. ELモジュールの構成例を示す図であり、(A)は正面図、(B)は断面図である。It is a figure which shows the structural example of EL module, (A) is a front view, (B) is sectional drawing. 液晶モジュールまたはELモジュールを表示部に具備する半導体装置の外観図である。FIG. 18 is an external view of a semiconductor device including a liquid crystal module or an EL module in a display portion.

符号の説明Explanation of symbols

10 基板
11 絶縁膜
12 側面を有する半導体膜
12a側面
13 ミラーとして機能する構造体(テーパ部を有する構造体)
13a 反射面
13b テーパー部
14 レーザビーム
15 結晶性半導体
16 絶縁膜
31プリズムとして機能する構造体(逆テーパ部を有する構造体)
201 基板
202 絶縁膜
204 島状半導体膜
205 絶縁膜
206 マスク絶縁膜
207 金属膜
208 構造体
209 レーザビーム
210 結晶性半導体膜
211 絶縁膜
213 構造体
214 マスク絶縁膜
215 金属膜
216 金属膜
226 絶縁膜
227 レジストマスク
228 構造体
401 基板
402 絶縁膜
404 島状半導体膜
408 構造体
410 島状結晶性半導体膜
412 ゲート絶縁膜
413 ゲート電極
414 層間絶縁膜
415 電極
428 構造体
434 島状半導体膜
438 構造体
DESCRIPTION OF SYMBOLS 10 Substrate 11 Insulating film 12 Side surface of semiconductor film 12a having side surface 13 Structure (structure having tapered portion) functioning as mirror
13a Reflecting surface 13b Tapered portion 14 Laser beam 15 Crystalline semiconductor 16 Insulating film 31 Structure functioning as prism (structure having reverse tapered portion)
201 substrate 202 insulating film 204 island-like semiconductor film 205 insulating film 206 mask insulating film 207 metal film 208 structure 209 laser beam 210 crystalline semiconductor film 211 insulating film 213 structure 214 mask insulating film 215 metal film 216 metal film 226 insulating film 227 resist mask 228 structure 401 substrate 402 insulating film 404 island-like semiconductor film 408 structure 410 island-like crystalline semiconductor film 412 gate insulating film 413 gate electrode 414 interlayer insulating film 415 electrode 428 structure 434 island-like semiconductor film 438 structure

Claims (8)

側面を有する厚さ40nm以下の半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を形成し、
前記半導体膜および前記構造体の上方からレーザビームを照射することで、前記レーザビームを前記半導体膜の上面および側面から入射させ、前記半導体膜を結晶化し結晶性半導体膜を形成し、
前記結晶性半導体膜にチャネル形成領域を有する半導体素子を形成
前記レーザビームは、前記構造体の反射面で反射させることで前記半導体膜の側面から前記半導体膜に入射させることを特徴とする半導体装置の作製方法。
Forming a semiconductor film having a side surface having a thickness of 40 nm or less , and a structure having a reflective surface facing the side surface of the semiconductor film;
By irradiating a laser beam from above the semiconductor film and the structure, the laser beam is incident from an upper surface and a side surface of the semiconductor film, and the semiconductor film is crystallized to form a crystalline semiconductor film,
Forming a semiconductor device having a channel formation region in the crystalline semiconductor film,
The laser beam, a method for manufacturing a semiconductor device, characterized in that for entering from the side surface of the semiconductor film Rukoto is reflected by the reflecting surface of the structure to the semiconductor film.
請求項1において、In claim 1,
前記半導体膜の表面を覆う絶縁膜を形成し、Forming an insulating film covering the surface of the semiconductor film;
前記絶縁膜で前記半導体膜を覆った状態で前記レーザビームを照射した後、前記絶縁膜を除去することを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, comprising: removing the insulating film after irradiating the laser beam in a state where the semiconductor film is covered with the insulating film.
絶縁表面上に、側面を有する厚さ40nm以下の島状半導体膜を形成し、Forming an island-shaped semiconductor film having a side surface of 40 nm or less on the insulating surface;
前記島状半導体膜および前記絶縁表面の上に絶縁膜を形成し、Forming an insulating film on the island-shaped semiconductor film and the insulating surface;
前記絶縁膜をエッチングして所定の形状に加工することで、前記島状半導体膜を覆うマスク絶縁膜を形成し、Etching the insulating film into a predetermined shape to form a mask insulating film covering the island-shaped semiconductor film,
前記島状半導体膜に接しないよう、前記マスク絶縁膜および前記絶縁表面の上に金属膜を形成し、Forming a metal film on the mask insulating film and the insulating surface so as not to contact the island-shaped semiconductor film,
前記金属膜をエッチングして前記島状半導体膜の側面に対向する反射面を有する構造体を形成し、Etching the metal film to form a structure having a reflective surface facing the side surface of the island-shaped semiconductor film,
前記島状半導体膜および前記構造体の上方からレーザビームを照射することで、前記レーザビームを前記島状半導体膜の上面および側面から入射させ、前記島状半導体膜を結晶化して島状の結晶性半導体膜を形成し、By irradiating a laser beam from above the island-shaped semiconductor film and the structure, the laser beam is incident from the upper surface and the side surface of the island-shaped semiconductor film, and the island-shaped semiconductor film is crystallized to form island-shaped crystals. Forming a conductive semiconductor film,
前記構造体を除去し、Removing the structure,
前記島状の結晶性半導体膜にチャネル形成領域を有する半導体素子を形成し、Forming a semiconductor element having a channel formation region in the island-shaped crystalline semiconductor film;
前記レーザビームは、前記構造体の反射面で反射させることで前記半導体膜の側面から前記半導体膜に入射させることを特徴とする半導体装置の作製方法。The method for manufacturing a semiconductor device, wherein the laser beam is incident on the semiconductor film from a side surface of the semiconductor film by being reflected by a reflecting surface of the structure body.
絶縁表面上に、側面を有する厚さ40nm以下の島状半導体膜を形成し、Forming an island-shaped semiconductor film having a side surface of 40 nm or less on the insulating surface;
前記島状半導体膜および前記絶縁表面の上に絶縁膜を形成し、Forming an insulating film on the island-shaped semiconductor film and the insulating surface;
前記絶縁膜をエッチングして所定の形状に加工することで、前記島状半導体膜を覆うマスク絶縁膜および構造体を形成し、Etching the insulating film into a predetermined shape to form a mask insulating film and a structure covering the island-shaped semiconductor film,
前記島状半導体膜に接しないよう、前記マスク絶縁膜、前記構造体および前記絶縁表面の上に金属膜を形成し、Forming a metal film on the mask insulating film, the structure and the insulating surface so as not to contact the island-shaped semiconductor film,
前記金属膜をエッチングして前記構造体の表面を覆う前記金属膜を残存させることで、前記島状半導体膜の側面に対向する前記構造体の面に反射面を形成し、Etching the metal film to leave the metal film covering the surface of the structure, thereby forming a reflective surface on the surface of the structure facing the side surface of the island-shaped semiconductor film,
前記島状半導体膜および前記構造体の上方からレーザビームを照射することで、前記レーザビームを前記島状半導体膜の上面および側面から入射させ、前記島状半導体膜を結晶化して島状の結晶性半導体膜を形成し、By irradiating a laser beam from above the island-shaped semiconductor film and the structure, the laser beam is incident from the upper surface and the side surface of the island-shaped semiconductor film, and the island-shaped semiconductor film is crystallized to form island-shaped crystals. Forming a conductive semiconductor film,
前記構造体を除去し、Removing the structure,
前記島状の結晶性半導体膜にチャネル形成領域を有する半導体素子を形成し、Forming a semiconductor element having a channel formation region in the island-shaped crystalline semiconductor film;
前記レーザビームは、前記構造体の反射面で反射させることで前記半導体膜の側面から前記半導体膜に入射させることを特徴とする半導体装置の作製方法。The method for manufacturing a semiconductor device, wherein the laser beam is incident on the semiconductor film from a side surface of the semiconductor film by being reflected by a reflecting surface of the structure body.
請求項3又は4において、In claim 3 or 4,
前記マスク絶縁膜を除去せず、前記マスク絶縁膜で前記島状半導体膜を覆った状態で前記レーザビームを照射した後、前記マスク絶縁膜を除去することを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the mask insulating film is removed after irradiating the laser beam without removing the mask insulating film and covering the island-shaped semiconductor film with the mask insulating film.
請求項1乃至5のいずれか一において
前記構造体はテーパ部を有し、前記構造体のテーパ部の傾斜面に前記反射面を形成ることを特徴とする半導体装置の作製方法。
In any one of Claims 1 thru | or 5 ,
Wherein the structure has a tapered portion, a method for manufacturing a semiconductor device which is characterized that you form the reflective surface on the inclined surface of the tapered portion of the structure.
請求項1乃至5のいずれか一において
前記構造体は逆テーパ部を有し、前記構造体の逆テーパ部の傾斜面に前記反射面を形成ることを特徴とする半導体装置の作製方法。
In any one of Claims 1 thru | or 5 ,
The method for manufacturing a semiconductor device wherein the structure has a reverse taper portion, characterized that you form the reflective surface on the inclined surface of the reverse taper portion of said structure.
請求項乃至のいずれかにおいて、
前記レーザビームは、連続発振レーザ、疑似連続発振レーザまたは発振周波数が10MHz以上のパルス発振レーザから射出されたビームであることを特徴とする半導体装置の作製方法。
In any one of claims 1 to 7,
The method of manufacturing a semiconductor device, wherein the laser beam is a beam emitted from a continuous wave laser, a pseudo continuous wave laser, or a pulsed laser having an oscillation frequency of 10 MHz or more.
JP2006327080A 2006-12-04 2006-12-04 Method for manufacturing semiconductor device Expired - Fee Related JP5094099B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006327080A JP5094099B2 (en) 2006-12-04 2006-12-04 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006327080A JP5094099B2 (en) 2006-12-04 2006-12-04 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2008141046A JP2008141046A (en) 2008-06-19
JP2008141046A5 JP2008141046A5 (en) 2009-12-17
JP5094099B2 true JP5094099B2 (en) 2012-12-12

Family

ID=39602195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006327080A Expired - Fee Related JP5094099B2 (en) 2006-12-04 2006-12-04 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP5094099B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102171812B (en) * 2008-10-02 2014-02-12 株式会社半导体能源研究所 Semiconductor device
JP5006379B2 (en) * 2009-09-16 2012-08-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Semiconductor device
JP2011100753A (en) * 2009-11-03 2011-05-19 Epson Imaging Devices Corp Imaging apparatus, x-ray imaging apparatus, and method of manufacturing imaging apparatus
KR20160017330A (en) 2014-08-04 2016-02-16 삼성디스플레이 주식회사 Semiconductor device, manufacturing method thereof and display apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144530A (en) * 1980-04-10 1981-11-10 Fujitsu Ltd Manufacture of semiconductor device
JPS57180117A (en) * 1981-04-30 1982-11-06 Toshiba Corp Manufacture of semiconductor device
JPS59194423A (en) * 1983-04-20 1984-11-05 Agency Of Ind Science & Technol Manufacture of semiconductor crystal layer
JPH09260284A (en) * 1996-03-25 1997-10-03 Sharp Corp Manufacture of semiconductor device
JPH10189993A (en) * 1996-12-27 1998-07-21 Sony Corp Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JP2008141046A (en) 2008-06-19

Similar Documents

Publication Publication Date Title
US7563661B2 (en) Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
JP4954495B2 (en) Method for manufacturing semiconductor device
JP2020123724A (en) Light-emitting device
US7948040B2 (en) Semiconductor device
US8212254B2 (en) Thin film transistor, manufacturing method thereof, and semiconductor device
US7972943B2 (en) Manufacturing method of semiconductor device
JP5376706B2 (en) Method for manufacturing semiconductor device
KR20070069187A (en) Laser irradiation, laser irradiation apparatus and method for manufacturing semiconductor device
KR101238753B1 (en) Semiconductor device and manufacturing method of the same
JP5526208B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5352040B2 (en) Method for manufacturing semiconductor device
JP5264017B2 (en) Method for manufacturing semiconductor device
JP4942950B2 (en) Method for manufacturing semiconductor device
JP5094099B2 (en) Method for manufacturing semiconductor device
JP5352045B2 (en) Method for manufacturing integrated circuit device
JP4754918B2 (en) Method for manufacturing semiconductor device
JP2006148086A (en) Laser irradiation method, laser irradiation apparatus, and manufacturing method of semiconductor device
JP4732118B2 (en) Method for manufacturing semiconductor device
JP2007173782A (en) Laser irradiation device
JP5121207B2 (en) Semiconductor device and manufacturing method thereof
JP2003233326A (en) Active matrix type display device and manufacturing method therefor
JP2007235118A (en) Crystallization method of semiconductor film, manufacturing method of semiconductor device, and laser irradiation apparatus
JP2007194605A (en) Laser irradiation device and laser irradiation method
JP2008166749A (en) Thin film transistor and its manufacturing method, as well as semiconductor device having the thin film transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Ref document number: 5094099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees