JP2006148086A - Laser irradiation method, laser irradiation apparatus, and manufacturing method of semiconductor device - Google Patents

Laser irradiation method, laser irradiation apparatus, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2006148086A
JP2006148086A JP2005305339A JP2005305339A JP2006148086A JP 2006148086 A JP2006148086 A JP 2006148086A JP 2005305339 A JP2005305339 A JP 2005305339A JP 2005305339 A JP2005305339 A JP 2005305339A JP 2006148086 A JP2006148086 A JP 2006148086A
Authority
JP
Japan
Prior art keywords
laser
laser beam
film
semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005305339A
Other languages
Japanese (ja)
Other versions
JP2006148086A5 (en
Inventor
Koichiro Tanaka
幸一郎 田中
Yoshiaki Yamamoto
良明 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005305339A priority Critical patent/JP2006148086A/en
Publication of JP2006148086A publication Critical patent/JP2006148086A/en
Publication of JP2006148086A5 publication Critical patent/JP2006148086A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve productivity in laser annealing using a CW laser or a pseudo CW laser, which is inferior compared with that in the case of using an excimer laser. <P>SOLUTION: Laser light is used as a fundamental laser without being transmitted through a nonlinear optical element, and pulse laser light with high intensity and a high repetition frequency is irradiated to a semiconductor thin film, so that laser annealing is performed. Since the nonlinear optical element is not used, and the laser light is not converted into a higher harmonic, a laser oscillator having a large output can be used for a laser annealing method. Accordingly, since the width of a region of crystals having a large grain size formed in a single scan is expanded, productivity is remarkably improved. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、レーザ光を被処理物に照射するためのレーザ照射装置およびそれを用いた結晶構造を有する半導体膜の製造方法および半導体装置の作製方法に関する。加えて、本発明は薄膜トランジスタ(以下、TFTという)や、光起電力素子(光センサや太陽電池など)で構成された回路を有する半導体装置に関する。例えば、液晶表示パネルに代表される電気光学装置や、有機発光素子を有する発光表示装置や、ラインセンサなどのセンサ装置、SRAMなどのメモリ装置を部品として搭載した電子機器に関する。   The present invention relates to a laser irradiation apparatus for irradiating an object to be processed with laser light, a method for manufacturing a semiconductor film having a crystal structure using the apparatus, and a method for manufacturing a semiconductor device. In addition, the present invention relates to a semiconductor device having a circuit formed of a thin film transistor (hereinafter referred to as TFT) and a photovoltaic element (such as a photosensor or a solar cell). For example, the present invention relates to an electronic apparatus in which an electro-optical device typified by a liquid crystal display panel, a light-emitting display device having an organic light-emitting element, a sensor device such as a line sensor, and a memory device such as an SRAM are mounted as components.

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。   Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。   In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of about several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and development of switching devices for image display devices is urgently required.

また、昨今では画像表示装置やイメージセンサの大型化、画素の高密度化(高精細化)が進み、より高速な駆動に追随できる半導体薄膜が要求されている。また、軽量化や低コスト化を図るため、画像表示装置のスイッチング素子だけでなく、表示領域の周辺のドライバ素子にも薄膜トランジスタが適用されるようになっている。   In recent years, image display devices and image sensors have been increased in size and pixels have been increased in density (high definition), and a semiconductor thin film capable of following higher-speed driving has been demanded. In order to reduce the weight and cost, the thin film transistor is applied not only to the switching element of the image display apparatus but also to the driver element around the display area.

そこで、結晶構造を有する半導体薄膜を形成し、電界効果移動度(モビリティともいう)等の電気的特性を向上させる手法、例えば、固相成長法やレーザアニール法が研究されている。   Therefore, methods for forming a semiconductor thin film having a crystal structure and improving electric characteristics such as field effect mobility (also referred to as mobility), for example, a solid phase growth method and a laser annealing method have been studied.

固相成長法は、基板上にアモルファスシリコン薄膜を形成し、加熱して多結晶シリコン薄膜を形成するもので、主として600℃〜1000℃程度の温度で長時間熱処理を行うものであり、高温に耐える高価な石英基板が必要とされる。   In the solid phase growth method, an amorphous silicon thin film is formed on a substrate and heated to form a polycrystalline silicon thin film, and heat treatment is mainly performed at a temperature of about 600 ° C. to 1000 ° C. for a long time. There is a need for an expensive quartz substrate to withstand.

基板は、コストの面から石英基板や単結晶半導体基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすいため、ガラス基板上に多結晶半導体膜を用いたTFTを形成する場合には、ガラス基板の熱変形を避けるために、半導体膜の結晶化にレーザアニール法が適している。 From the viewpoint of cost, a glass substrate is considered promising as a substrate rather than a quartz substrate or a single crystal semiconductor substrate. Since glass substrates are inferior in heat resistance and easily deformed by heat, when a TFT using a polycrystalline semiconductor film is formed on a glass substrate, a laser is used to crystallize the semiconductor film in order to avoid thermal deformation of the glass substrate. An annealing method is suitable.

レーザアニール法の特徴は、輻射加熱あるいは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体基板又は半導体膜を選択的に加熱して、基板に殆ど熱的損傷を与えないことなどがあげられている。   The characteristics of the laser annealing method are that the processing time can be greatly shortened compared to the annealing method using radiation heating or conduction heating, and the semiconductor substrate or semiconductor film is selectively heated to cause almost no thermal damage to the substrate. There are things not to give.

レーザアニール法に用いられるレーザ発振器はその発振方法により、パルス発振と連続発振の2種類に大別される。レーザアニール法には、しばしばパルス発振のエキシマレーザから発振されたレーザ光(レーザビームともいう)が用いられる。エキシマレーザは出力が大きく、高周波数での繰り返し照射が可能であるという利点を有している。   Laser oscillators used in laser annealing are roughly classified into two types, pulse oscillation and continuous oscillation, depending on the oscillation method. In laser annealing, laser light (also referred to as a laser beam) oscillated from a pulsed excimer laser is often used. The excimer laser has an advantage that it has a large output and can be repeatedly irradiated at a high frequency.

また、エキシマレーザから発振されるレーザ光は半導体薄膜としてよく用いられるシリコン薄膜に対する吸収係数が高いという利点を有する。   Further, laser light oscillated from an excimer laser has an advantage of a high absorption coefficient with respect to a silicon thin film often used as a semiconductor thin film.

例えば、レーザ光の照射の際には、照射面におけるレーザ光の形状が線状となるように光学系(ビームホモジナイザーなど)にて整形し、レーザ光の照射位置を照射面に対し相対的に移動させて照射する。この方法は、一度に広い面積のアモルファスシリコン膜を結晶化させることができ、高い生産性を持つため工業的に優れている。以下、照射面において、線状の形状を有するレーザ光を線状ビームと称する。   For example, when irradiating a laser beam, the laser beam is shaped with an optical system (such as a beam homogenizer) so that the shape of the laser beam on the irradiation surface is linear, and the irradiation position of the laser beam is relative to the irradiation surface. Move and irradiate. This method is industrially excellent because it can crystallize an amorphous silicon film having a large area at a time and has high productivity. Hereinafter, the laser beam having a linear shape on the irradiated surface is referred to as a linear beam.

パルス発振のエキシマレーザから発振されたレーザ光を用いた従来のレーザアニール法においても解決すべきいくつかの課題を抱えており、例えば結晶粒径や結晶化度の均一性が悪く、TFTの電気的特性が安定しないといった課題を抱えている。   The conventional laser annealing method using laser light oscillated from a pulsed excimer laser also has some problems to be solved. For example, the uniformity of crystal grain size and crystallinity is poor, and the TFT The problem is that the physical characteristics are not stable.

そこで、これらの課題を解決するための方法の一つとして、ArレーザやYVOレーザのような連続発振のレーザ発振器(以下、CWレーザと称す。)、あるいは繰り返し周波数が10MHz以上と非常に高いパルス発振のレーザ発振器(以下、擬似CWレーザと称す)を用いる方法が挙げられる。 Therefore, as one of the methods for solving these problems, a continuous oscillation laser oscillator (hereinafter referred to as a CW laser) such as an Ar laser or a YVO 4 laser, or a repetitive frequency of 10 MHz or more is very high. A method using a pulsed laser oscillator (hereinafter referred to as a pseudo CW laser) can be used.

CWレーザまたは擬似CWレーザからのレーザ光を用いることによって、半導体膜に形成される結晶の粒径が大きくなることが見出されている。一般に多結晶シリコン薄膜では結晶の粒径が大きければ大きいほど移動度などの電気的特性が高くなる。また、半導体膜の結晶粒径が大きくなると、該半導体膜を用いて形成されるTFTのチャネル形成領域に位置する粒界の数が減るので移動度が高くなり、より高性能なデバイスの開発に利用できる。以下、そのような結晶粒径の大きな結晶を大粒径結晶と称する。   It has been found that the use of laser light from a CW laser or pseudo CW laser increases the grain size of crystals formed in a semiconductor film. In general, the polycrystalline silicon thin film has higher electrical characteristics such as mobility as the crystal grain size is larger. In addition, when the crystal grain size of the semiconductor film is increased, the number of grain boundaries located in the channel formation region of the TFT formed using the semiconductor film is reduced, so that the mobility is increased, which leads to the development of a higher performance device. Available. Hereinafter, such a crystal having a large crystal grain size is referred to as a large crystal grain.

しかし、レーザ媒質が固体であるCWレーザまたは擬似CWレーザを適用する場合、その基本波の波長域は赤から近赤外域であり、半導体膜での吸収効率は極めて低い。ちなみに、半導体膜への吸収効率が良いレーザ光は、可視あるいは紫外域の波長を持ったレーザ光である。   However, when a CW laser or pseudo CW laser whose laser medium is solid is applied, the wavelength range of the fundamental wave is from red to the near infrared range, and the absorption efficiency in the semiconductor film is extremely low. Incidentally, laser light with good absorption efficiency into the semiconductor film is laser light having a visible or ultraviolet wavelength.

従って、CWレーザまたは擬似CWレーザをレーザアニール法に使用する場合は、非線形光学素子を用いて波長を可視域以下の高調波に変換して用いる。例えば、大出力を得やすい近赤外の基本波を第二高調波であるグリーンのレーザ光に変換する方法において、最も変換効率が高くなると考えられている。   Accordingly, when a CW laser or a pseudo CW laser is used for the laser annealing method, the wavelength is converted into a harmonic wave below the visible range using a nonlinear optical element. For example, in a method of converting a near-infrared fundamental wave that easily obtains a large output into a green laser beam that is the second harmonic, it is considered that the conversion efficiency is the highest.

高調波はレーザ媒質から発振した基本波を非線形光学素子に入射させることで得られる。しかし、レーザの出力が大きくなると、多光子吸収などの非線形光学効果により、非線形光学素子にダメージが与えられ、ブレークダウンにつながるなどの問題がある。よって、現在、生産されている可視域のCWレーザは、非線形光学素子の問題から、最大でも15W程度である。   Harmonics are obtained by making a fundamental wave oscillated from a laser medium enter a nonlinear optical element. However, when the output of the laser increases, there is a problem that the nonlinear optical element is damaged due to nonlinear optical effects such as multiphoton absorption, leading to breakdown. Therefore, the CW laser in the visible range currently produced is about 15 W at the maximum due to the problem of nonlinear optical elements.

また、CWレーザまたは擬似CWレーザを用いてレーザアニールを行った場合、エキシマレーザを用いた場合に比べ生産性が悪く、更なる生産性の向上が必要である。例えば、10Wの532nmのCWレーザを長手方向が300μm、短手方向が10μm程度の線状に整形してレーザアニールを行う場合、一度の走査で形成される大粒径結晶の領域の幅は200μm程度となる。このため、量産プロセスで用いられる1辺が数百mm以上の長方形状の半導体膜全面を結晶化するためには、ビームスポットの走査を数千回繰り返す必要がある。   Further, when laser annealing is performed using a CW laser or a pseudo CW laser, productivity is worse than when an excimer laser is used, and further improvement in productivity is necessary. For example, when laser annealing is performed by shaping a 10 W 532 nm CW laser into a linear shape having a longitudinal direction of about 300 μm and a short side direction of about 10 μm, the width of the large grain crystal region formed by a single scan is 200 μm. It will be about. For this reason, in order to crystallize the entire surface of a rectangular semiconductor film having a side of several hundred mm or more used in the mass production process, it is necessary to repeat scanning of the beam spot several thousand times.

そこで、本発明は、レーザ光を非線形光学素子に通すことなく基本波のままとし、高強度、且つ、繰り返し周波数の高いパルスのレーザ光を半導体薄膜に照射してレーザアニールを行うことを特徴とする。なお、本発明で用いるレーザの繰り返し周波数は10MHz以上とすることも特徴の一つである。   Therefore, the present invention is characterized in that laser annealing is performed by irradiating a semiconductor thin film with laser light having a high intensity and a high repetition frequency while leaving the laser light as a fundamental wave without passing through the nonlinear optical element. To do. One feature of the present invention is that the repetition frequency of the laser used in the present invention is 10 MHz or more.

なお、高強度とは、単位時間あたり単位面積あたりに高い尖頭出力を持つことを指しており、本発明におけるレーザ光の尖頭出力の範囲は、1GW/cm〜1TW/cmとする。 High intensity means having a high peak output per unit area per unit time, and the range of the peak output of laser light in the present invention is 1 GW / cm 2 to 1 TW / cm 2 . .

波長が1μm程度の基本波は、半導体薄膜に照射してもあまり吸収されず、吸収効率が低いが、本発明者らは、パルス幅をピコ秒台、或いはフェムト秒(10−15秒)台のパルスレーザから射出される基本波であれば、高強度のレーザ光が得られ、非線形光学効果(多光子吸収)が生じ、半導体薄膜に吸収させることができることを見いだした。 A fundamental wave having a wavelength of about 1 μm is not absorbed much even when irradiated on a semiconductor thin film, and the absorption efficiency is low. However, the present inventors have set the pulse width in the picosecond range or the femtosecond range ( 10-15 seconds). It has been found that a high-intensity laser beam can be obtained with a fundamental wave emitted from a pulse laser, and a non-linear optical effect (multiphoton absorption) is generated, which can be absorbed by a semiconductor thin film.

本発明は、非線形光学素子を用いず、且つ、高調波に変換しないため、15Wよりも大きな出力、例えば40Wの出力を有するレーザ発振器をレーザアニール法に用いることが可能となる。従って、一度の走査で形成される大粒径結晶の領域の幅を拡大することができるため、格段に生産性を向上させることができる。   Since the present invention does not use a nonlinear optical element and does not convert to a harmonic, a laser oscillator having an output larger than 15 W, for example, 40 W can be used for the laser annealing method. Accordingly, the width of the large grain crystal region formed by one scan can be increased, and the productivity can be significantly improved.

また、本発明は、多光子吸収を生じさせて溶融させるため、半導体薄膜の膜厚が薄く、例えば100nm以下であっても高強度なレーザ光を半導体薄膜に吸収させることができる。従って、半導体薄膜の膜厚を薄くすることによって、半導体薄膜の成膜時間を短縮することができる。   In addition, since the present invention causes multiphoton absorption to melt, the semiconductor thin film can be thin, for example, the semiconductor thin film can absorb high-intensity laser light even if it is 100 nm or less. Therefore, the film formation time of the semiconductor thin film can be shortened by reducing the film thickness of the semiconductor thin film.

本明細書で開示するレーザ照射方法に関する発明の構成は、
レーザの繰り返し周波数が10MHz以上のレーザ発振器から射出した基本波である第1のレーザビームを集光レンズを用いて整形して第2のレーザビームとし、前記第2のレーザビームを照射面に照射し、前記第2のレーザビームを前記照射面に対して相対的に移動させることを特徴とするレーザ照射方法である。
The configuration of the invention relating to the laser irradiation method disclosed in this specification is
A first laser beam, which is a fundamental wave emitted from a laser oscillator having a laser repetition frequency of 10 MHz or more, is shaped using a condenser lens to form a second laser beam, and the irradiation surface is irradiated with the second laser beam. Then, the laser irradiation method is characterized in that the second laser beam is moved relative to the irradiation surface.

また、他のレーザ照射方法に関する発明の構成は、
レーザの繰り返し周波数が10MHz以上のレーザ発振器から射出した基本波である第1のレーザビームを集光レンズを用いて整形して第2のレーザビームとし、
前記第2のレーザビームを被照射体に照射して多光子吸収を生じさせて溶融させ、
前記第2のレーザビームを前記被照射体に対して相対的に移動させることを特徴とするレーザ照射方法である。
In addition, the configuration of the invention relating to another laser irradiation method is as follows:
A first laser beam, which is a fundamental wave emitted from a laser oscillator having a laser repetition frequency of 10 MHz or more, is shaped using a condenser lens to form a second laser beam,
Irradiating the irradiated body with the second laser beam to cause multiphoton absorption and melting,
In the laser irradiation method, the second laser beam is moved relative to the irradiation object.

また、上記各構成において、前記第1のレーザビームは、パルス幅が1フェムト秒以上10ピコ秒以下で発振することを特徴の一つとしている。パルス幅を1フェムト秒以上10ピコ秒以下の範囲とすることで、多光子吸収を引き起こすのに十分な高強度を得ることができる。パルス幅が10ピコ秒より長い数十ピコ秒のレーザビームでは多光子吸収が生じない。また、パルス幅が150フェムト秒のレーザビームを用いて半導体膜の加熱を行う実験を実施したところ、加熱されたことが確認でき、このことから多光子吸収が引き起こされたと思われる。   In each of the above structures, the first laser beam oscillates with a pulse width of 1 femtosecond or more and 10 picoseconds or less. By setting the pulse width in the range of 1 femtosecond or more and 10 picoseconds or less, high intensity sufficient to cause multiphoton absorption can be obtained. Multiphoton absorption does not occur in a laser beam having a pulse width of several tens of picoseconds longer than 10 picoseconds. Further, when an experiment was performed in which the semiconductor film was heated using a laser beam having a pulse width of 150 femtoseconds, it was confirmed that the semiconductor film was heated. From this, it is considered that multiphoton absorption was caused.

また、非線形光学素子を内蔵していないレーザ発振器と光学部材とで構成したレーザ照射装置も本発明の一つであり、その構成は、
基本波を射出するレーザ発振器と、前記レーザ発振器から射出されるレーザビームを照射面にて長いレーザビームに加工する光学部材と、前記レーザビームに対して前記照射面を相対的に移動させる手段と、を有することを特徴とするレーザ照射装置である。
In addition, a laser irradiation apparatus constituted by a laser oscillator and an optical member that does not incorporate a nonlinear optical element is also one aspect of the present invention, and its configuration is
A laser oscillator that emits a fundamental wave, an optical member that processes a laser beam emitted from the laser oscillator into a long laser beam on an irradiation surface, and a means for moving the irradiation surface relative to the laser beam; A laser irradiation apparatus characterized by comprising:

また、他の構成は、基本波を射出するレーザ発振器と、前記レーザ発振器から射出されるレーザビームを整形する集光レンズとを有し、前記レーザビームを前記集光レンズによって照射面に投影し、照射する機構を有し、前記レーザビームに対して前記照射面を相対的に移動させる手段とを有することを特徴とするレーザ照射装置である。   Another configuration includes a laser oscillator that emits a fundamental wave and a condensing lens that shapes a laser beam emitted from the laser oscillator, and the laser beam is projected onto an irradiation surface by the condensing lens. A laser irradiation apparatus having an irradiation mechanism and means for moving the irradiation surface relative to the laser beam.

上述した本発明のレーザ照射装置は、非線形光学素子を内蔵しないため、その分、レーザ照射装置作製にかかるコストを削減できる。   Since the above-described laser irradiation apparatus of the present invention does not include a nonlinear optical element, the cost for manufacturing the laser irradiation apparatus can be reduced accordingly.

通常、半導体膜のエネルギーギャップに比べ、1光子あたりのエネルギーが小さい場合には、光子は半導体膜に吸収されない。そのため、従来では前述したように非線形光学素子を用いて基本波を高調波に変換することで、1光子あたりのエネルギーを増大させて用いている。波長λのn次の高調波を用いた場合、1光子あたりのエネルギーEはプランク定数

、光速cを用いて次式で表すことができる。
Normally, when the energy per photon is smaller than the energy gap of the semiconductor film, the photon is not absorbed by the semiconductor film. For this reason, conventionally, as described above, the fundamental wave is converted into a harmonic using a nonlinear optical element to increase the energy per photon. When n-order harmonics of wavelength λ are used, energy E per photon is Planck's constant

, And can be expressed by the following equation using the speed of light c.

例えば、波長1064nmの光は1.17eVのエネルギーに相当するため、半導体膜にエネルギーバンドギャップ1.6〜1.8eVの非晶質珪素膜を用いた場合には吸収が起こらない。波長532nmの光は2.34eVのエネルギーに相当するため、非晶質珪素膜にも吸収が起こる。 For example, since light having a wavelength of 1064 nm corresponds to energy of 1.17 eV, absorption does not occur when an amorphous silicon film having an energy band gap of 1.6 to 1.8 eV is used as the semiconductor film. Since light having a wavelength of 532 nm corresponds to energy of 2.34 eV, absorption also occurs in the amorphous silicon film.

しかし、高強度のレーザ光を用いると、レーザ光が照射された材料中で高電磁場が生じ、非線形光学効果(多光子吸収)が起こる。多光子吸収により、1光子あたりのエネルギーが半導体膜のエネルギーバンドギャップに比べて小さい場合にも、光子を同時に多段的に吸収することができ、光を通過することなく吸収することができる。   However, when a high-intensity laser beam is used, a high electromagnetic field is generated in the material irradiated with the laser beam, and a nonlinear optical effect (multiphoton absorption) occurs. With multiphoton absorption, even when the energy per photon is smaller than the energy band gap of the semiconductor film, photons can be absorbed in multiple stages at the same time and can be absorbed without passing through.

例えば、波長1064nmのレーザ光を非晶質珪素膜に照射した場合、1光子あたりのエネルギーは1.17eVであるため、非晶質珪素膜への吸収は起こらないが、多光子吸収により同時に2光子の吸収が起こることで第二高調波と同じ2.34eVとなり、光の吸収が生じる。   For example, when an amorphous silicon film is irradiated with a laser beam having a wavelength of 1064 nm, the energy per photon is 1.17 eV, so that absorption into the amorphous silicon film does not occur, but it is simultaneously 2 due to multiphoton absorption. When photon absorption occurs, it becomes 2.34 eV, which is the same as the second harmonic, and light absorption occurs.

多光子吸収を引き起こすのに十分な高強度を得ることができるレーザとして、パルス幅の単位がピコ秒あるいはフェムト秒という短いパルスレーザがある。該パルスレーザとして用いることができるのは、Sapphire、YAG、セラミックスYAG、セラミックスY、KGW、KYW、MgSiO、YLF、YVO、GdVOなどの結晶に、Nd、Yb、Cr、Ti、Ho、Erなどのドーパントを添加したものが挙げられる。 As a laser capable of obtaining an intensity high enough to cause multiphoton absorption, there is a short pulse laser whose pulse width unit is picosecond or femtosecond. Examples of the pulse laser that can be used include Sapphire, YAG, ceramics YAG, ceramics Y 2 O 3 , KGW, KYW, Mg 2 SiO 4 , YLF, YVO 4 , and GdVO 4. , Ti, Ho, Er and other dopants.

また、上記構成において、前記集光レンズは、2枚の凸型シリンドリカルレンズであることを特徴としている。また、集光レンズで代表される屈折光学部材に限定されず、レーザ発振器から照射面への経路に光学部材を適宜配置してもよい。本発明に用いることができる他の光学部材として、ミラーなどの反射光学部材や、回折格子などの回折光部材が挙げられる。   In the above-described configuration, the condensing lens is two convex cylindrical lenses. Further, the optical member is not limited to a refractive optical member typified by a condensing lens, and an optical member may be appropriately disposed on the path from the laser oscillator to the irradiation surface. Other optical members that can be used in the present invention include a reflective optical member such as a mirror and a diffracted light member such as a diffraction grating.

また、本発明において、繰り返し周波数10MHz以上のパルスレーザを用いるのは、半導体膜として非晶質珪素膜を用いた場合、非晶質珪素膜がレーザ光を吸収し溶融後、熱拡散によって冷却され、再結晶化するまでの時間が100ナノ秒程度のためである。この100ナノ秒の時間内に同一箇所に再びレーザ光が照射されれば、溶融状態を保つことができるため、10MHz以上の繰り返し周波数のパルスレーザであれば、擬似的にCWレーザと同様に考えることができ、そのようなレーザは、擬似CWレーザと呼ぶ。   In the present invention, a pulsed laser having a repetition rate of 10 MHz or more is used when the amorphous silicon film is used as the semiconductor film. The amorphous silicon film absorbs the laser beam and is melted and then cooled by thermal diffusion. This is because the time until recrystallization is about 100 nanoseconds. If the laser beam is irradiated again at the same location within the time of 100 nanoseconds, the molten state can be maintained. Therefore, if it is a pulse laser having a repetition frequency of 10 MHz or more, it is considered in the same way as a CW laser. Such a laser can be referred to as a pseudo CW laser.

また、基本波を照射するレーザアニール法を用いて半導体装置を作製することも本発明の一つであり、その作製方法に関する構成は、
基本波であるレーザビームを半導体の表面にて長いレーザビームに加工し、前記長いレーザビームに対して前記半導体の表面を相対的に移動しながら照射して、前記半導体の結晶化を行う工程を含むことを特徴とする半導体装置の作製方法である。
In addition, it is also one of the present invention to manufacture a semiconductor device using a laser annealing method of irradiating a fundamental wave, and a configuration related to the manufacturing method is as follows.
A step of processing a laser beam, which is a fundamental wave, into a long laser beam on the surface of the semiconductor and irradiating the semiconductor surface while moving the surface of the semiconductor relative to the long laser beam to crystallize the semiconductor. A method for manufacturing a semiconductor device.

また、基本波を照射するレーザアニール法を用いて、半導体に添加した不純物元素の活性化を行うことができ、他の半導体装置の作製方法に関する構成は、
半導体に不純物領域を形成する工程と、基本波であるレーザビームを半導体の表面にて長いビームに加工し、前記長いビームに対して前記半導体の表面を相対的に移動しながら照射して、前記半導体に形成された不純物領域の活性化を行う工程と、を含むことを特徴とする半導体装置の作製方法である。
In addition, an impurity element added to a semiconductor can be activated using a laser annealing method of irradiating a fundamental wave, and a structure related to a method for manufacturing another semiconductor device is as follows:
A step of forming an impurity region in the semiconductor, and processing a laser beam, which is a fundamental wave, into a long beam on the surface of the semiconductor, irradiating the semiconductor surface while moving relative to the long beam, And a step of activating an impurity region formed in the semiconductor.

また、絶縁膜を介して導電層上方に設けられた半導体層に対しても基本波を照射するレーザアニール法を用いることができ、他の半導体装置の作製方法に関する構成は、
ガラス基板上に導電層を形成する工程と、前記導電層を覆う絶縁層を形成する工程と、前記絶縁層上に半導体層を形成する工程と、基本波であるレーザビームを半導体層の表面にて長いビームに加工し、前記長いビームに対して前記半導体層の表面を相対的に移動しながら照射する工程と、を含むことを特徴とする半導体装置の作製方法である。
In addition, a laser annealing method of irradiating a fundamental wave to a semiconductor layer provided over a conductive layer through an insulating film can be used, and a structure related to a method for manufacturing another semiconductor device is as follows:
Forming a conductive layer on the glass substrate; forming an insulating layer covering the conductive layer; forming a semiconductor layer on the insulating layer; and applying a laser beam, which is a fundamental wave, to the surface of the semiconductor layer And a step of irradiating the surface of the semiconductor layer while moving the surface of the semiconductor layer relative to the long beam.

なお、本明細書でいうレーザアニール法とは、半導体基板又は半導体膜に形成された損傷層やアモルファス層を再結晶化する技術や、基板上に形成された非晶質半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。   Note that the laser annealing method in this specification refers to a technique for recrystallizing a damaged layer or an amorphous layer formed on a semiconductor substrate or a semiconductor film, or crystallizing an amorphous semiconductor film formed on a substrate. Refers to technology. Moreover, the technique applied to planarization and surface modification of a semiconductor substrate or a semiconductor film is also included.

また、本明細書で「多光子吸収」とは、2つ以上の光子の同時吸収のことで、その2つの光子と同じエネルギーの一光子の吸収ではエネルギー的に到達できない反応性のある電子励起状態に達するようなものを意味する。なお、「同時」とは10−14秒以下の時間内に発生する2つの事象を意味する。また、「電子励起状態」とは分子の電子基底状態より高いエネルギーにある分子の電子的状態のことであり、電磁放射の吸収により達成され、寿命が10−13秒より長い状態を意味する。 In this specification, “multi-photon absorption” means simultaneous absorption of two or more photons, and a reactive electronic excitation that cannot be reached energetically by absorption of one photon of the same energy as the two photons. It means something that reaches a state. “Simultaneous” means two events that occur within a time of 10 −14 seconds or less. In addition, the “electronic excited state” is an electronic state of a molecule at an energy higher than the electronic ground state of the molecule, and means a state that is achieved by absorption of electromagnetic radiation and has a lifetime longer than 10 −13 seconds.

本発明により、波長変換のための非線形光学素子を必要とせず、非常に大出力なレーザビーム、例えば高調波の2倍以上のエネルギーをもつもの、を得ることができる。従って、半導体膜の結晶粒径を大きくすることができ、該半導体膜を用いて形成されるTFTのチャネル形成領域に位置する粒界の数が減るので移動度が高くなり、より高性能なデバイスの開発に利用できる。   According to the present invention, it is possible to obtain a laser beam having a very large output, for example, one having energy more than twice that of a harmonic without requiring a nonlinear optical element for wavelength conversion. Accordingly, the crystal grain size of the semiconductor film can be increased, and the number of grain boundaries located in the channel formation region of the TFT formed using the semiconductor film is reduced, so that the mobility is increased and a higher performance device is obtained. Can be used for development of

また、非線形光学素子は変質しやすいため、固体レーザの利点であるメンテフリーの状態を長く保てないという欠点があったが、本発明は非線形光学素子を用いないため、その欠点を克服することができる。即ち、本発明によりレーザ照射装置自体の安定性および信頼性が向上する。   In addition, since nonlinear optical elements are easily altered, there is a drawback that the maintenance-free state, which is an advantage of solid-state lasers, cannot be maintained for a long time, but the present invention does not use nonlinear optical elements, so that the disadvantages are overcome. Can do. That is, the present invention improves the stability and reliability of the laser irradiation apparatus itself.

本発明の実施形態について、以下に説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更できる。   Embodiments of the present invention will be described below. However, the present invention can be implemented in many different modes, and various changes can be made in form and details without departing from the spirit and scope of the present invention.

(実施の形態1)
図1は、本発明のレーザ照射装置の一例を示す斜視図である。
(Embodiment 1)
FIG. 1 is a perspective view showing an example of a laser irradiation apparatus of the present invention.

図1に示すレーザ発振器101は、パルス幅がフェムト秒(10−15秒)台で発振するレーザ(フェムト秒レーザともいう)のレーザ発振器を用いる。該レーザ発振器として用いることができるのは、Sapphire、YAG、セラミックスYAG、セラミックスY、KGW、KYW、MgSiO、YLF、YVO、GdVOなどの結晶に、Nd、Yb、Cr、Ti、Ho、Erなどのドーパントを添加したレーザなどが挙げられる。なお、レーザ発振器101は、非線形光学素子を内蔵しておらず、レーザビームの基本波が射出される。パルスレーザ発振器101は、レーザ媒質より発振された光を高調波に変換するための非線形光学素子を含まないが、半導体膜において十分に非線形光学効果(多光子吸収)を起こすだけの光の強度を持つものである。 As the laser oscillator 101 illustrated in FIG. 1, a laser oscillator of a laser (also referred to as a femtosecond laser) that oscillates in the femtosecond (10 −15 second) range is used. As the laser oscillator, crystals such as Sapphire, YAG, ceramics YAG, ceramics Y 2 O 3 , KGW, KYW, Mg 2 SiO 4 , YLF, YVO 4 , GdVO 4 , Nd, Yb, Cr And a laser to which a dopant such as Ti, Ho, and Er is added. Note that the laser oscillator 101 does not incorporate a nonlinear optical element, and emits a fundamental wave of a laser beam. Although the pulse laser oscillator 101 does not include a nonlinear optical element for converting light oscillated from the laser medium into a harmonic, the intensity of light sufficient to cause a nonlinear optical effect (multiphoton absorption) sufficiently in the semiconductor film. It is what you have.

まず、レーザ発振器101から射出されたレーザビームは、スリット102を通る。スリット102は、レーザビームにおけるエネルギーの弱い部分を遮断することができ、照射面におけるレーザビームの長尺方向の長さを調整することができる。本発明において使用するスリット102については特に制限されることはなく、スリットを通過した際に強度の弱い部分を遮断できる構造あるいは形状のものを使用することができる。   First, the laser beam emitted from the laser oscillator 101 passes through the slit 102. The slit 102 can block a weak energy portion of the laser beam, and can adjust the length of the laser beam in the longitudinal direction on the irradiation surface. The slit 102 used in the present invention is not particularly limited, and a slit or a structure that can block a weak portion when passing through the slit can be used.

次いで、スリット102を通ったレーザビームはミラー103で方向を変えられて、ガラス基板表面に設けられた半導体膜106の方向に偏向される。なお、方向を変えた後のレーザビームの方向は、基板に対して垂直方向でも斜め方向でも構わない。   Next, the direction of the laser beam that has passed through the slit 102 is changed by the mirror 103 and deflected in the direction of the semiconductor film 106 provided on the surface of the glass substrate. Note that the direction of the laser beam after changing the direction may be perpendicular or oblique to the substrate.

次いで、ミラー103で方向を変えられたレーザビームは、一方向にのみ作用する第1のシリンドリカルレンズ104によって、スリット102の像を照射面である半導体膜106上に投影する。さらに、レーザビームは第1のシリンドリカルレンズ104と90度回転した一方向にのみ作用する第2のシリンドリカルレンズ105によって集光され、半導体膜106に照射される。第1のシリンドリカルレンズ104、と第2のシリンドリカルレンズ105により、照射面にて線状または楕円状または矩形状のビーム照射領域111が得られる。第1のシリンドリカルレンズ104は、ビーム照射領域111の長尺方向にビームの整形を行い、第2のシリンドリカルレンズ105は、ビーム照射領域111の短尺方向にビームの整形を行っている。本発明で用いるシリンドリカルレンズとしては、入射側、出射側のいずれか一方に凸面が形成されているものでも、両側に凸面が形成されているものでもよいが、低収差、精度の面で入射側に凸面が形成されているものを使用することが好ましい。   Next, the laser beam whose direction is changed by the mirror 103 projects the image of the slit 102 onto the semiconductor film 106 that is the irradiation surface by the first cylindrical lens 104 that acts only in one direction. Further, the laser beam is condensed by the second cylindrical lens 105 acting only in one direction rotated 90 degrees with the first cylindrical lens 104, and is irradiated onto the semiconductor film 106. With the first cylindrical lens 104 and the second cylindrical lens 105, a linear, elliptical, or rectangular beam irradiation region 111 is obtained on the irradiation surface. The first cylindrical lens 104 performs beam shaping in the long direction of the beam irradiation region 111, and the second cylindrical lens 105 performs beam shaping in the short direction of the beam irradiation region 111. The cylindrical lens used in the present invention may have a convex surface on either the incident side or the outgoing side, or may have convex surfaces on both sides. It is preferable to use one having a convex surface.

図2を用いて、本発明の光学系について詳しく説明する。なお、図2中にて用いている符号は、図1で用いたものと共通の符号を用いている。図2(a)はビーム照射領域の長尺方向を表し、図2(b)は短尺方向を表している。レーザ発振器101から射出したレーザビームはスリット102によってレーザビームの一部を遮られ、レーザビームの強度が強い部分のみが通過する。通過したレーザビームは第1のシリンドリカルレンズ104によってスリット102でできた像を半導体膜106に投影するものである。なお、図1中の実線で示すレーザビーム110は、ビーム照射領域111の中心を通るレーザビームを示している。   The optical system of the present invention will be described in detail with reference to FIG. Note that the reference numerals used in FIG. 2 are the same as those used in FIG. 2A shows the long direction of the beam irradiation region, and FIG. 2B shows the short direction. A part of the laser beam emitted from the laser oscillator 101 is blocked by the slit 102, and only a portion where the intensity of the laser beam is strong passes. The laser beam that passes through the first cylindrical lens 104 projects an image formed by the slit 102 onto the semiconductor film 106. A laser beam 110 indicated by a solid line in FIG. 1 indicates a laser beam passing through the center of the beam irradiation region 111.

ここで、本発明の特徴の一つである、第1のシリンドリカルレンズ104と、スリット102と、照射面となる半導体膜106との間の位置関係について詳しく説明する。スリット102を用いる理由は、レーザビームにおけるエネルギーの弱い部分が半導体膜に照射されるのを防ぐためである。そのようなレーザビームが半導体膜に照射されると表面に凹凸を多く有する比較的結晶粒の小さな多結晶の領域(ここでは結晶性不良領域と称する。)が形成され、好ましくない。そこで、スリット102を用い、そのような領域が半導体膜に形成されないようにする。なお、通常、レーザビームをスリットで一部遮光するとレーザの干渉性に起因する回折と呼ばれる現象が起こるが、これによりレーザビームに回折縞が発生する。以下は、そのような回折縞が照射面において発生しない方法について説明する。   Here, the positional relationship among the first cylindrical lens 104, the slit 102, and the semiconductor film 106 serving as an irradiation surface, which is one of the features of the present invention, will be described in detail. The reason for using the slit 102 is to prevent the semiconductor film from being irradiated with a weak energy portion in the laser beam. When such a laser beam is irradiated onto the semiconductor film, a polycrystalline region having a relatively small crystal grain (herein referred to as a poor crystallinity region) having many irregularities on the surface is formed, which is not preferable. Therefore, the slit 102 is used so that such a region is not formed in the semiconductor film. Normally, when a part of the laser beam is shielded by a slit, a phenomenon called diffraction due to the coherence of the laser occurs. This causes diffraction fringes in the laser beam. The following describes a method in which such diffraction fringes do not occur on the irradiated surface.

第1のシリンドリカルレンズ104の焦点距離を

とし、スリット102の開口の幅を

とする。このとき、スリット102と第1のシリンドリカルレンズ104の間隔をM1とし、第1のシリンドリカルレンズ104と半導体膜106の間隔をM2とする。また、照射面となる半導体膜106上での長尺方向の長さをLとする。このとき、次の2式が成り立つ。
The focal length of the first cylindrical lens 104

And the width of the opening of the slit 102

And At this time, the interval between the slit 102 and the first cylindrical lens 104 is M1, and the interval between the first cylindrical lens 104 and the semiconductor film 106 is M2. Further, L is the length in the longitudinal direction on the semiconductor film 106 to be the irradiation surface. At this time, the following two expressions hold.

上記2つの数式より、次の2式が成り立つ。 From the above two formulas, the following two formulas hold.

これらの関係を満たす位置にスリット、第1のシリンドリカルレンズ、照射面を配置することで、回折による縞は半導体膜に伝達されなくなる。これにより、結晶性不良領域がほとんど発生しないレーザ照射が実現できる。 By arranging the slit, the first cylindrical lens, and the irradiation surface at a position that satisfies these relationships, the fringes due to diffraction are not transmitted to the semiconductor film. As a result, it is possible to realize laser irradiation in which almost no poor crystallinity region is generated.

また、射出したレーザビームのビーム径、出力、ビームの形状をそのまま用いることができる場合は、シリンドリカルレンズを必ずしも2つ用いる必要はない。また、射出したレーザビームの長尺と短尺の長さの比を保ったまま集光を行う場合は、シリンドリカルレンズの代わりに、球面レンズを用いても良い。   Further, when the beam diameter, output, and beam shape of the emitted laser beam can be used as they are, it is not always necessary to use two cylindrical lenses. In addition, when focusing is performed while maintaining the ratio between the long and short lengths of the emitted laser beam, a spherical lens may be used instead of the cylindrical lens.

そして、半導体膜106を成膜したガラス基板を適切な速度にて移動させて基板全面にレーザ照射を行う。半導体膜106が成膜された基板はガラスを材料としており、レーザ照射の際に基板が落ちないように、吸着手段または機械的に固定する手段によって基板固定ステージ107に固定されている。また、基板固定ステージ107は、Xステージ108、Yステージ109を用いて半導体膜の表面と平行な面上をX方向またはY方向に移動させることができるようになっている。Xステージ108、およびYステージ109は、基板固定ステージ107に固定されたガラス基板を100〜1000mm/secの速度で移動させることが可能である。ここでは、固定されたレーザビームの照射領域に対して、基板が設置されたステージをX方向(またはY方向)に移動させてレーザ光を走査させる方式としている。なお、本発明人らの経験から予想される最適な走査の速度は、400mm/sec前後である。   Then, the glass substrate on which the semiconductor film 106 is formed is moved at an appropriate speed, and laser irradiation is performed on the entire surface of the substrate. The substrate on which the semiconductor film 106 is formed is made of glass, and is fixed to the substrate fixing stage 107 by suction means or mechanical fixing means so that the substrate does not fall during laser irradiation. The substrate fixing stage 107 can be moved in the X direction or the Y direction on a plane parallel to the surface of the semiconductor film by using the X stage 108 and the Y stage 109. The X stage 108 and the Y stage 109 can move the glass substrate fixed to the substrate fixing stage 107 at a speed of 100 to 1000 mm / sec. Here, the stage on which the substrate is placed is moved in the X direction (or Y direction) with respect to the fixed irradiation region of the laser beam to scan the laser light. Note that the optimum scanning speed expected from the inventors' experience is around 400 mm / sec.

また、Xステージ108、およびYステージ109を移動させる方式に限定されず、ガルバノミラーやポリゴンミラーによりレーザ光を走査させてもよく、基板の縦方向(Y方向)に沿って帯状に形成されたレーザビームを照射し、その照射領域を基板に対して相対的に横方向(X方向)に移動させてレーザ光を走査させることができればよい。   Further, the method is not limited to the method of moving the X stage 108 and the Y stage 109, and the laser beam may be scanned by a galvano mirror or a polygon mirror, and is formed in a strip shape along the vertical direction (Y direction) of the substrate. It is only necessary that the laser beam is irradiated and the irradiation region is moved in the lateral direction (X direction) relative to the substrate to scan the laser light.

実際にガラス基板上に形成したアモルファスシリコン膜に対して本発明のレーザアニール法によりレーザビーム(レーザ媒質をTi:サファイアとし、出力を1.3Wとし、波長を800nmとし、パルス幅を150フェムト秒とし、繰り返し周波数を90MHzとする条件)の照射を行ったところ、結晶化が可能であった。なお、ビームスポットは8μm×40μmとし、ステージの走査速度を100mm/secとした。図3に得られた半導体膜表面の光顕観察写真(倍率1000倍)を示す。また、図4に得られた半導体膜のSEM観察写真を示す。この実験により、本発明により結晶化させて大粒径結晶を作製できることが確認できた。   A laser beam (the laser medium is Ti: sapphire, the output is 1.3 W, the wavelength is 800 nm, the pulse width is 150 femtoseconds on the amorphous silicon film actually formed on the glass substrate by the laser annealing method of the present invention. And the repetition frequency was set to 90 MHz), crystallization was possible. The beam spot was 8 μm × 40 μm, and the scanning speed of the stage was 100 mm / sec. FIG. 3 shows a photomicrograph (1000 × magnification) of the surface of the obtained semiconductor film. FIG. 4 shows a SEM observation photograph of the obtained semiconductor film. From this experiment, it was confirmed that a large grain size crystal can be produced by crystallization according to the present invention.

ただし、図3は、照射領域と非照射領域とをわかりやすくするため、一方向にレーザ光を走査した照射領域のみを結晶化させた半導体膜表面の写真である。図3では、部分的にしか走査を行っていないが、勿論、適切な速度にて走査移動させることにより、基板全面に大粒径結晶を作製できる。   However, FIG. 3 is a photograph of the surface of the semiconductor film in which only the irradiated region scanned with the laser light in one direction is crystallized in order to make the irradiated region and the non-irradiated region easy to understand. In FIG. 3, scanning is performed only partially, but of course, large grain crystals can be produced on the entire surface of the substrate by scanning and moving at an appropriate speed.

本発明により得られる大粒径結晶を形成した半導体膜を用いて、適宜、TFTなどの半導体素子を作製することで、より高性能なデバイスの開発に利用できる。   By using a semiconductor film formed with a large grain crystal obtained according to the present invention to appropriately manufacture a semiconductor element such as a TFT, it can be used for development of a higher performance device.

また、ここでは非晶質構造を有する半導体膜(アモルファスシリコン膜)にレーザ光を照射して結晶構造を有する半導体膜(以下、結晶性半導体膜という)を得る結晶化に用いた例を示したが、特に限定されず、活性化処理やシリサイド形成処理などで代表される様々なレーザアニール処理に適用することができる。   In addition, here is an example used for crystallization to obtain a semiconductor film having a crystal structure (hereinafter referred to as a crystalline semiconductor film) by irradiating a semiconductor film having an amorphous structure (amorphous silicon film) with laser light. However, the present invention is not particularly limited, and can be applied to various laser annealing processes typified by an activation process and a silicide formation process.

また、固相成長法や、Niなどの結晶化を助長する元素を添加して加熱させる方法(特開平7−130652号公報、特開平8−78329号公報に記載の技術)によって結晶化させた結晶構造を有する半導体膜に対して、さらに結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光照射を行う処理に適用してもよい。   Further, crystallization was performed by a solid phase growth method or a method of heating by adding an element that promotes crystallization such as Ni (technique described in JP-A Nos. 7-130652 and 8-78329). The semiconductor film having a crystal structure may be applied to a process of performing laser beam irradiation for further increasing the crystallization rate and repairing defects left in crystal grains.

(実施の形態2)
以下に本発明を用いたトップゲート型TFTの作製手順を簡略に図5を用いて示す。ここでは非晶質構造を有する半導体膜(以下、非晶質半導体膜ともいう)に対して、基本波であり、且つ、繰り返し周波数が10MHz以上のレーザ光を照射し、非線形光学効果(多光子吸収)が生じさせて結晶化を行う例を示す。
(Embodiment 2)
A procedure for manufacturing a top gate type TFT using the present invention will be briefly described below with reference to FIGS. Here, a semiconductor film having an amorphous structure (hereinafter also referred to as an amorphous semiconductor film) is irradiated with a laser beam having a fundamental wave and a repetition frequency of 10 MHz or more, and a nonlinear optical effect (multiphoton An example is shown in which crystallization occurs due to absorption).

まず、図5(A)に示すように、絶縁表面を有する基板10上に、ブロッキング層となる下地絶縁膜11と、非晶質構造を有する半導体膜12を形成する。   First, as illustrated in FIG. 5A, a base insulating film 11 serving as a blocking layer and a semiconductor film 12 having an amorphous structure are formed over a substrate 10 having an insulating surface.

絶縁表面を有する基板10としてはバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板を用いる。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板、例えば直径数nmの無機粒子が有機ポリマーマトリックスに分散した材料をシート状に加工したプラスチック基板を用いてもよい。   As the substrate 10 having an insulating surface, a glass substrate such as barium borosilicate glass or alumino borosilicate glass is used. Further, a plastic substrate having heat resistance that can withstand the processing temperature in this step, for example, a plastic substrate obtained by processing a material in which inorganic particles having a diameter of several nm are dispersed in an organic polymer matrix into a sheet shape may be used.

絶縁表面を有する基板10上に形成する下地絶縁膜11としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiO)等の絶縁膜を用いる。代表的な一例は下地絶縁膜11として2層構造から成り、SiH、NH、及びNOを反応ガスとして成膜される窒化酸化珪素膜を50〜100nm、SiH、及びNOを反応ガスとして成膜される酸化窒化珪素膜を100〜150nmの厚さに積層形成する構造が採用される。また、下地絶縁膜11の一層として膜厚10nm以下の窒化シリコン膜(SiN膜)、或いは酸化窒化珪素膜(SiN膜(X>Y))を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜とを順次積層した3層構造を用いてもよい。 As the base insulating film 11 formed over the substrate 10 having an insulating surface, an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiO x N y ) is used. As a typical example, the base insulating film 11 has a two-layer structure, and a silicon nitride oxide film formed using SiH 4 , NH 3 , and N 2 O as a reactive gas is 50 to 100 nm, SiH 4 , and N 2 O. A structure is employed in which a silicon oxynitride film is deposited to a thickness of 100 to 150 nm formed using a reactive gas as a reactive gas. Further, it is preferable to use a silicon nitride film (SiN film) or a silicon oxynitride film (SiN x O y film (X> Y)) having a thickness of 10 nm or less as one layer of the base insulating film 11. Alternatively, a three-layer structure in which a silicon nitride oxide film, a silicon oxynitride film, and a silicon nitride film are sequentially stacked may be used.

また、非晶質構造を有する半導体膜12としては、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜することによって得る。   For the semiconductor film 12 having an amorphous structure, a semiconductor material containing silicon as a main component is used. Typically, an amorphous silicon film, an amorphous silicon germanium film, or the like is formed by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like).

また、非晶質構造を有する半導体膜12に代えて、別途結晶化を行わずに成膜を行うだけで結晶構造を有する半導体膜(多結晶シリコン膜、微結晶半導体膜(マイクロクリスタル半導体膜、セミアモルファス半導体膜とも呼ぶ)など)を用いてもよい。   Further, instead of the semiconductor film 12 having an amorphous structure, a semiconductor film having a crystalline structure (polycrystalline silicon film, microcrystalline semiconductor film (microcrystal semiconductor film, Or a semi-amorphous semiconductor film) may be used.

次いで、図1に示すレーザ照射装置を用い、非晶質構造を有する半導体膜12に対して、基本波であり、且つ、繰り返し周波数が10MHz以上のレーザ光を照射する。なお、図1に示すレーザ照射装置のレーザ発振器は非線形光学素子を内蔵しておらず、基本波であるレーザ光を大出力で射出できる。図5(B)は非晶質構造を有する半導体膜12にレーザ照射を行っている様子を示す工程断面図である。図5(B)において、光学系30a、30bによって集光したレーザ光16を照射して、照射領域13を形成するとともに、基板を固定したステージを矢印15の方向に移動させて基板全面の結晶化を行っている。   Next, using the laser irradiation apparatus shown in FIG. 1, the semiconductor film 12 having an amorphous structure is irradiated with laser light having a fundamental wave and a repetition frequency of 10 MHz or more. Note that the laser oscillator of the laser irradiation apparatus shown in FIG. 1 does not include a nonlinear optical element, and can emit laser light, which is a fundamental wave, with high output. FIG. 5B is a process cross-sectional view illustrating a state in which laser irradiation is performed on the semiconductor film 12 having an amorphous structure. In FIG. 5B, the laser beam 16 condensed by the optical systems 30a and 30b is irradiated to form the irradiation region 13, and the stage on which the substrate is fixed is moved in the direction of the arrow 15 to crystallize the entire surface of the substrate. Is going on.

実施の形態1に示したレーザ照射方法を用いると、基本波であるレーザ光でも、高強度のレーザ光を照射することによって多光子吸収を生じさせて、非晶質構造を有する半導体膜12に吸収させ、結晶構造を有する半導体膜14を得ることができる。実施の形態1に示すレーザ照射方法により、結晶性不良領域がほとんど発生しないレーザ照射が実現できる。従って、TFTのチャネル形成領域として使うことができない領域が大幅に減少するため、歩留まりが向上し、コスト削減に大きく役立つ。   When the laser irradiation method described in Embodiment Mode 1 is used, multi-photon absorption is generated by irradiating laser light having a fundamental wave with high-intensity laser light, so that the semiconductor film 12 having an amorphous structure is formed. The semiconductor film 14 having a crystal structure can be obtained by absorption. With the laser irradiation method described in Embodiment Mode 1, laser irradiation with almost no crystallinity defect region can be realized. Therefore, the area that cannot be used as the channel formation area of the TFT is greatly reduced, so that the yield is improved and the cost is greatly reduced.

また、非晶質構造を有する半導体膜12に代えて、別途結晶化を行わずに成膜を行うだけで結晶構造を有する半導体膜を用いた場合、基本波であるレーザ光の照射により、成膜後の結晶よりも大粒径の結晶が得られる。   In addition, in the case where a semiconductor film having a crystal structure is used instead of the semiconductor film 12 having an amorphous structure and the film is formed without being separately crystallized, the film is formed by irradiation with a laser beam that is a fundamental wave. A crystal having a larger particle diameter than that after the film is obtained.

いずれにおいてもレーザ光が照射されると、結晶構造を有する半導体膜14の表面には薄い表面酸化膜が形成される。この薄い表面酸化膜の膜厚や均一性は不明であるため、除去することが好ましいが、撥水面での乾燥になるため、ウォーターマークが発生しやすく、除去した後はオゾン含有水溶液で酸化膜を形成してウォーターマークの発生防止をすることが好ましい。また、工程数削減のため、レーザ光の照射により形成される表面酸化膜は、除去しなくともよい。   In any case, when a laser beam is irradiated, a thin surface oxide film is formed on the surface of the semiconductor film 14 having a crystal structure. Since the film thickness and uniformity of this thin surface oxide film is unknown, it is preferable to remove it, but since it is dried on the water-repellent surface, watermarks are likely to occur. It is preferable to prevent the occurrence of watermarks by forming the. In order to reduce the number of processes, the surface oxide film formed by laser light irradiation does not have to be removed.

次いで、フォトリソ技術を用いて選択的にエッチングを行い、半導体層17を得る。(図5(C))レジストマスク形成を行う前には半導体層を保護するためにオゾン含有水溶液、または酸素雰囲気でのUV照射によってオゾンを発生させて酸化膜を形成している。ここでの酸化膜はレジストのぬれ性を向上させる効果もある。   Next, selective etching is performed using a photolithography technique to obtain the semiconductor layer 17. (FIG. 5C) Before forming the resist mask, ozone is generated by UV irradiation in an aqueous solution containing ozone or in an oxygen atmosphere to form an oxide film in order to protect the semiconductor layer. The oxide film here also has the effect of improving the wettability of the resist.

なお、必要があれば、レジストを用いた選択的なエッチングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。   If necessary, a small amount of impurity element (boron or phosphorus) is doped through the oxide film in order to control the threshold value of the TFT before selective etching using a resist. When doping is performed through the oxide film, the oxide film is removed, and an oxide film is formed again with an aqueous solution containing ozone.

次いで、レジストを用いた選択的なエッチング時に発生する不要物(レジスト残りやレジスト剥離液など)を除去する洗浄を行った後、半導体層17の表面を覆って、ゲート絶縁膜18となる酸化珪素を主成分とする絶縁膜を形成する。(図5(D))   Next, after cleaning is performed to remove unnecessary materials (resist residue, resist stripping solution, and the like) generated during selective etching using a resist, the surface of the semiconductor layer 17 is covered and silicon oxide to be the gate insulating film 18 An insulating film containing as a main component is formed. (Fig. 5 (D))

次いで、ゲート絶縁膜18の表面を洗浄した後、ゲート電極19を形成する。ゲート電極19としては、ヒロックの発生が少ない高融点金属を含む材料を用いることが好ましい。ヒロックの発生が少ない高融点金属は、W、Mo、Ti、Ta、Coなどから選ばれる1種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物(WN、MoN、TiN、TaNなど)を用いて2層以上の積層としてもよい。     Next, after cleaning the surface of the gate insulating film 18, a gate electrode 19 is formed. As the gate electrode 19, it is preferable to use a material containing a refractory metal with less hillock generation. As the refractory metal with less generation of hillocks, one kind selected from W, Mo, Ti, Ta, Co, or the like, or an alloy thereof is used. Moreover, it is good also as a laminated | stacked two or more layers using nitrides (WN, MoN, TiN, TaN, etc.) of these refractory metals.

次いで、半導体にn型を付与する不純物元素(P、As等)、ここではリンを適宜添加して、ソース領域20及びドレイン領域21を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。     Next, an impurity element imparting n-type conductivity to the semiconductor (P, As, or the like), here, phosphorus is added as appropriate, so that the source region 20 and the drain region 21 are formed. After the addition, heat treatment, intense light irradiation, or laser light irradiation is performed to activate the impurity element. Simultaneously with activation, plasma damage to the gate insulating film and plasma damage to the interface between the gate insulating film and the semiconductor layer can be recovered.

また、不純物元素を活性化するために図1に示すレーザ照射装置を用い、実施の形態1に示すレーザ照射方法によってレーザ光を照射してもよい。図1のレーザ照射装置を用いると、半導体膜中に添加された不純物元素の活性化を偏り無く良好に行うことができる。   Alternatively, the laser irradiation apparatus illustrated in FIG. 1 may be used to activate the impurity element, and laser light may be irradiated by the laser irradiation method described in Embodiment 1. When the laser irradiation apparatus shown in FIG. 1 is used, activation of the impurity element added to the semiconductor film can be favorably performed without unevenness.

以降の工程は、層間絶縁膜23を形成し、水素化を行って、ソース領域20、ドレイン領21域に達するコンタクトホールを形成し、導電膜を成膜し、レジストを用いた選択的なエッチングを導電膜に行ってソース電極24、ドレイン電極25を形成してTFT(nチャネル型TFT)を完成させる。(図5(E))ソース電極24、ドレイン電極25は、Mo、Ta、W、Ti、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。例えば、Ti膜と、純Al膜と、Ti膜との3層構造、或いはTi膜と、NiとCを含むAl合金膜と、Ti膜との3層構造を用いる。さらに後の工程で層間絶縁膜等を形成することを考慮して、電極断面形状をテーパー形状とすることが好ましい。   In the subsequent steps, an interlayer insulating film 23 is formed, hydrogenation is performed, contact holes reaching the source region 20 and the drain region 21 are formed, a conductive film is formed, and selective etching using a resist is performed. Is applied to the conductive film to form a source electrode 24 and a drain electrode 25 to complete a TFT (n-channel TFT). (FIG. 5E) The source electrode 24 and the drain electrode 25 are each a single layer of an element selected from Mo, Ta, W, Ti, Al, Cu, or an alloy material or a compound material containing the element as a main component, Alternatively, these layers are formed. For example, a three-layer structure of a Ti film, a pure Al film, and a Ti film, or a three-layer structure of a Ti film, an Al alloy film containing Ni and C, and a Ti film is used. In consideration of forming an interlayer insulating film or the like in a later step, the electrode cross-sectional shape is preferably a tapered shape.

また、ここではトップゲート型TFTを例として説明したが、TFT構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型(逆スタガ型)TFTや順スタガ型TFTに適用することが可能である。   Although the top gate type TFT has been described as an example here, the present invention can be applied regardless of the TFT structure. For example, it can be applied to a bottom gate type (reverse stagger type) TFT or a forward stagger type TFT. Is possible.

また、本発明は図5(E)のTFT構造に限定されず、必要があればチャネル形成領域とドレイン領域(またはソース領域)との間にLDD領域を有する低濃度ドレイン(LDD:Lightly Doped Drain)構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をLDD領域と呼んでいる。さらにゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた、いわゆるGOLD(Gate−drain Overlapped LDD)構造としてもよい。   Further, the present invention is not limited to the TFT structure of FIG. 5E, and if necessary, a lightly doped drain (LDD: Lightly Doped Drain) having an LDD region between a channel formation region and a drain region (or source region). ) Structure may be used. In this structure, a region to which an impurity element is added at a low concentration is provided between a channel formation region and a source region or a drain region formed by adding an impurity element at a high concentration, and this region is referred to as an LDD region. I'm calling. Further, a so-called GOLD (Gate-Drain Overlapped LDD) structure in which an LDD region is disposed so as to overlap with a gate electrode through a gate insulating film may be employed.

また、図6(A)および図6(B)にGOLD構造のTFTの例を図示する。なお、図5(E)とはゲート電極構造などが一部異なるだけであるので図6(A)における同一の箇所には同一の符号を用いる。図6(A)に示すGOLD構造のTFTは、チャネル形成領域22とソース領域20との間に第1のLDD領域26と、チャネル形成領域22とドレイン領域21との間に第2のLDD領域27とを有している。また、第1のLDD領域26および第2のLDD領域27は、ゲート絶縁膜18を介してゲート電極の下層29bと重ねて配置されている。なお、ゲート電極は上層29aと、上層29aよりも幅の広い下層29bとの積層で構成されている。また、図6(A)に示すGOLD構造のTFTは、窒化珪素膜からなる保護膜28を設けている。保護膜28としては、PCVD法による緻密な無機絶縁膜(SiN、SiNO膜など)、スパッタ法による緻密な無機絶縁膜(SiN、SiNO膜など)、炭素を主成分とする薄膜(DLC膜、CN膜、アモルファスカーボン膜)、金属酸化物膜(WO、Al、AlNなど)やCaFなどを用いることが好ましい。 FIGS. 6A and 6B illustrate examples of GOLD structure TFTs. Note that the same reference numerals are used for the same portions in FIG. 6A because only a part of the gate electrode structure and the like are different from those in FIG. A TFT having a GOLD structure shown in FIG. 6A includes a first LDD region 26 between the channel formation region 22 and the source region 20, and a second LDD region between the channel formation region 22 and the drain region 21. 27. Further, the first LDD region 26 and the second LDD region 27 are arranged so as to overlap the lower layer 29b of the gate electrode with the gate insulating film 18 interposed therebetween. The gate electrode is composed of a stack of an upper layer 29a and a lower layer 29b wider than the upper layer 29a. Further, the GOLD structure TFT shown in FIG. 6A is provided with a protective film 28 made of a silicon nitride film. As the protective film 28, a dense inorganic insulating film (SiN, SiNO film, etc.) by a PCVD method, a dense inorganic insulating film (SiN, SiNO film, etc.) by a sputtering method, a thin film (DLC film, CN) containing carbon as a main component. It is preferable to use a film, an amorphous carbon film), a metal oxide film (WO 2 , Al 2 O 3 , AlN X O Y, etc.) or CaF 2 .

また、図6(B)に示すGOLD構造のTFTは、チャネル形成領域32とソース領域31aとの間に第1のLDD領域36と、チャネル形成領域32とドレイン領域31bとの間に第2のLDD領域37とを有している。図6(A)ではLDD領域が全部ゲート電極と重なっているのに対し、図6(B)では、第1のLDD領域36および第2のLDD領域37は、ゲート電極39と一部重なっている。なお、図6(B)に示すTFTは、ゲート絶縁膜が2層となっており、酸化珪素膜からなる第1のゲート絶縁膜38aと、窒化珪素膜からなる第2のゲート絶縁膜38bとの積層となっている。窒化珪素膜からなる第2のゲート絶縁膜38bを用いることでゲート絶縁膜の薄膜化ができる。 In addition, the TFT having the GOLD structure illustrated in FIG. 6B includes a first LDD region 36 between the channel formation region 32 and the source region 31a and a second LD between the channel formation region 32 and the drain region 31b. And an LDD region 37. In FIG. 6A, the entire LDD region overlaps with the gate electrode, whereas in FIG. 6B, the first LDD region 36 and the second LDD region 37 partially overlap with the gate electrode 39. Yes. Note that the TFT shown in FIG. 6B has two gate insulating films, a first gate insulating film 38a made of a silicon oxide film, and a second gate insulating film 38b made of a silicon nitride film. It becomes the lamination of. By using the second gate insulating film 38b made of a silicon nitride film, the gate insulating film can be thinned.

また、図6(B)に示すTFTは、第1の層間絶縁膜33aが窒化珪素膜となっており、窒化珪素膜で単層のゲート電極39を囲むように第2のゲート絶縁膜38bと第1の層間絶縁膜33aが設けられている。特にゲート電極39をMoなどのような酸化しやすい導電材料を用いる場合には、酸化膜と接しないように窒化珪素膜で囲むことは有効である。また、第1の層間絶縁膜33aを窒化珪素膜とすることによって、保護膜の機能を果たすとともに同じ材料からなる第2のゲート絶縁膜38bとの密着性を向上させることができる。   In the TFT shown in FIG. 6B, the first interlayer insulating film 33a is a silicon nitride film, and the second gate insulating film 38b and the single-layer gate electrode 39 are surrounded by the silicon nitride film. A first interlayer insulating film 33a is provided. Particularly when the gate electrode 39 is made of an easily oxidizable conductive material such as Mo, it is effective to surround the gate electrode 39 with a silicon nitride film so as not to contact the oxide film. Further, by forming the first interlayer insulating film 33a as a silicon nitride film, it can function as a protective film and improve the adhesion with the second gate insulating film 38b made of the same material.

また、図6(B)に示すTFTは、第2の層間絶縁膜33bは酸化珪素膜とし、第2の層間絶縁膜33b上にソース電極24、ドレイン電極25を設けている。なお、図5(E)とはTFT構造が一部異なるだけであるので図6(B)における同一の箇所には同一の符号を用いている。   In the TFT illustrated in FIG. 6B, the second interlayer insulating film 33b is a silicon oxide film, and the source electrode 24 and the drain electrode 25 are provided over the second interlayer insulating film 33b. Note that the same reference numerals are used for the same portions in FIG. 6B because only a part of the TFT structure is different from that in FIG.

また、図5や図6ではnチャネル型TFTを用いて説明したが、n型不純物元素に代えてp型不純物元素を用いることによってpチャネル型TFTを形成することができることは言うまでもない。   5 and 6 are described using n-channel TFTs, it is needless to say that p-channel TFTs can be formed by using p-type impurity elements instead of n-type impurity elements.

また、シングルゲート構造のTFTに限定されず、TFTのオフ電流値のバラツキをさらに低減するため、複数のチャネル形成領域を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。   Further, the present invention is not limited to a single-gate TFT, and a multi-gate TFT having a plurality of channel formation regions, for example, a double-gate TFT may be used in order to further reduce variation in the off-current value of the TFT.

また、同一基板上にnチャネル型TFTとpチャネル型TFTとを形成することができ、これらのTFTを組み合わせることによってCMOS回路を構成することもできる。CMOS回路とは、少なくとも一つのnチャネル型TFTと一つのpチャネル型TFTとを有する回路(インバータ回路、NAND回路、AND回路、NOR回路、OR回路、シフトレジスタ回路、サンプリング回路、D/Aコンバータ回路、A/Dコンバータ回路、ラッチ回路、バッファ回路など)を指している。加えて、これらのCMOS回路を組み合わせることによってSRAMやDRAMなどのメモリ素子やその他の素子を基板上に構成することができる。また、さまざまな素子や回路を集積してCPUを基板上に構成することも可能である。   Further, an n-channel TFT and a p-channel TFT can be formed on the same substrate, and a CMOS circuit can be configured by combining these TFTs. A CMOS circuit is a circuit having at least one n-channel TFT and one p-channel TFT (inverter circuit, NAND circuit, AND circuit, NOR circuit, OR circuit, shift register circuit, sampling circuit, D / A converter) Circuit, A / D converter circuit, latch circuit, buffer circuit, etc.). In addition, by combining these CMOS circuits, memory elements such as SRAM and DRAM and other elements can be formed on the substrate. It is also possible to configure a CPU on a substrate by integrating various elements and circuits.

また、本実施の形態は実施の形態1と自由に組み合わせることができる。   Further, this embodiment mode can be freely combined with Embodiment Mode 1.

(実施の形態3)
以下に、本発明を用いたデュアルゲート構造のTFTの一例を図7を用いて示す。
(Embodiment 3)
An example of a dual-gate TFT using the present invention is shown below with reference to FIG.

図7に示すTFTは、絶縁表面を有する基板710上に下地絶縁膜711が設けられ、下地絶縁膜711上に下部電極712が設けられている。   In the TFT illustrated in FIG. 7, a base insulating film 711 is provided over a substrate 710 having an insulating surface, and a lower electrode 712 is provided over the base insulating film 711.

下部電極712は、金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。ここでは、下部電極712としてタングステンを用い、タングステン層を50nmの厚さで形成する。なお、下部電極712の厚さは、20nm〜50nmの厚さであればよい。   The lower electrode 712 can be formed using a polycrystalline semiconductor to which a metal or one conductivity type impurity is added. In the case of using a metal, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), aluminum (Al), or the like can be used. Here, tungsten is used for the lower electrode 712, and a tungsten layer is formed to a thickness of 50 nm. The thickness of the lower electrode 712 may be 20 nm to 50 nm.

その後、マスク(例えばレジストマスク)を用いてタングステン層をエッチングすることによって下部電極712を形成する。このとき、例えば、酸素プラズマをあてることにより、レジストマスクを細めることができる。このような工程を経た後にエッチングを行うと、ゲート電極となる下部電極712の側面をテーパー形状とすることができる。 Thereafter, the lower electrode 712 is formed by etching the tungsten layer using a mask (for example, a resist mask). At this time, for example, the resist mask can be thinned by applying oxygen plasma. When etching is performed after such a step, the side surface of the lower electrode 712 to be a gate electrode can be tapered.

なお、所定の場所に材料を吐出することが可能な印刷法や、インクジェット法に代表される液滴吐出法により、下部電極712を直接形成することも可能である。この方法を用いると、マスクを用いることなく下部電極712を形成することができる。 Note that the lower electrode 712 can also be directly formed by a printing method capable of discharging a material to a predetermined place or a droplet discharging method typified by an inkjet method. When this method is used, the lower electrode 712 can be formed without using a mask.

また、下部電極712は、第1のゲート絶縁膜となる第1絶縁膜713および第2絶縁膜714で覆われている。第1絶縁膜713は少なくとも酸素または窒素を有する絶縁膜である。なお、ここでは、第1絶縁膜713として窒化酸化珪素膜(SiNxOy(ただし、x>y))を50nmの厚さで成膜し、第2絶縁膜714として酸化窒化珪素膜(SiOxNy(ただし、x>y))を100nmの厚さで形成するが、これに限定されるものではない。   The lower electrode 712 is covered with a first insulating film 713 and a second insulating film 714 that serve as a first gate insulating film. The first insulating film 713 is an insulating film containing at least oxygen or nitrogen. Note that here, a silicon nitride oxide film (SiNxOy (where x> y)) is formed as the first insulating film 713 with a thickness of 50 nm, and a silicon oxynitride film (SiOxNy (wherein x> y) is used as the second insulating film 714. x> y)) is formed with a thickness of 100 nm, but is not limited thereto.

第2絶縁膜714上には、第1絶縁膜を介して下部電極712と重なる半導体層が設けられている。この半導体層は、減圧熱CVD法、プラズマCVD法またはスパッタ法などの成膜法で形成された半導体膜を実施の形態1に示すレーザ照射方法によって結晶化し、その後、マスクを用いて選択的にエッチングされたものである。実施の形態1に示す多光子吸収効果を利用したレーザ照射方法により、結晶性不良領域がほとんど発生しないレーザ照射が実現できる。従って、TFTのチャネル形成領域として使うことができない領域が大幅に減少するため、歩留まりが向上し、コスト削減に大きく役立つ。   A semiconductor layer that overlaps with the lower electrode 712 is provided over the second insulating film 714 with the first insulating film interposed therebetween. This semiconductor layer is formed by crystallizing a semiconductor film formed by a film formation method such as a low pressure thermal CVD method, a plasma CVD method, or a sputtering method by the laser irradiation method described in Embodiment 1, and then selectively using a mask. It has been etched. With the laser irradiation method using the multiphoton absorption effect shown in Embodiment Mode 1, laser irradiation with almost no poor crystallinity region can be realized. Therefore, the area that cannot be used as the channel formation area of the TFT is greatly reduced, so that the yield is improved and the cost is greatly reduced.

また、半導体層は、少なくとも酸素または窒素を有する絶縁膜からなる第2のゲート絶縁膜718で覆われている。また、結晶化のためのレーザ光照射を行わずに第2のゲート絶縁膜718を形成し、第2のゲート絶縁膜718によって半導体層を物理的に押さえつけ、図1に示すレーザ装置でレーザ照射を行ってもよい。その場合、第2のゲート絶縁膜718によりレーザ照射による膜飛びを防止できる。   The semiconductor layer is covered with a second gate insulating film 718 made of an insulating film containing at least oxygen or nitrogen. In addition, the second gate insulating film 718 is formed without performing laser irradiation for crystallization, the semiconductor layer is physically pressed by the second gate insulating film 718, and laser irradiation is performed with the laser device illustrated in FIG. May be performed. In that case, film jump due to laser irradiation can be prevented by the second gate insulating film 718.

また、第2のゲート絶縁膜718上に上部電極の下層720bと、上部電極の上層720aとが設けられている。なお、上部電極の下層720bは上部電極の上層720aよりも幅が広いパターンとなっている。上部電極の下層720bと、上部電極の上層720aはともに導電性を有する材料を用いればよい。   An upper electrode lower layer 720 b and an upper electrode upper layer 720 a are provided over the second gate insulating film 718. The lower layer 720b of the upper electrode has a pattern wider than the upper layer 720a of the upper electrode. Both the lower layer 720b of the upper electrode and the upper layer 720a of the upper electrode may be made of a conductive material.

また、半導体層は、高濃度に不純物元素が添加されたソース領域716と、チャネル形成領域715と、高濃度に不純物元素が添加されたドレイン領域717を少なくとも有している。ここでは、上部電極の上層720a及び上部電極の下層720bを設けた状態で、上部電極の下層720bを通過させて不純物元素を添加することによって、上部電極の下層720bに重なる第1低濃度不純物領域(第1LDD領域)719aをソース領域716とチャネル形成領域715との間に形成している。また、同様に上部電極の下層720bに重なる第2低濃度不純物領域(第2LDD領域)719bをドレイン領域717とチャネル形成領域715との間に形成している。   The semiconductor layer includes at least a source region 716 to which an impurity element is added at a high concentration, a channel formation region 715, and a drain region 717 to which an impurity element is added at a high concentration. Here, in a state where the upper layer 720a of the upper electrode and the lower layer 720b of the upper electrode are provided, the first low-concentration impurity region that overlaps the lower layer 720b of the upper electrode by adding the impurity element through the lower layer 720b of the upper electrode is added. A (first LDD region) 719 a is formed between the source region 716 and the channel formation region 715. Similarly, a second low-concentration impurity region (second LDD region) 719 b that overlaps the lower layer 720 b of the upper electrode is formed between the drain region 717 and the channel formation region 715.

また、上部電極の下層720bと、上部電極の上層720aを覆う絶縁膜721が設けられ、絶縁膜721上には平坦性を高める絶縁膜722が設けられている。平坦性を高める絶縁膜722としては、有機材料や無機材料を用いることができる。有機材料としては、レジスト、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、シロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪素に結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料である。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy(ただし、x>y))、窒化酸化珪素(SiNxOy(ただし、x>y))等の、少なくとも酸素又は窒素を有する絶縁膜を用いることができる。また、平坦性を高める絶縁膜722として、これらの絶縁膜を積層したものを用いてもよい。特に、有機材料を用いて平坦性を高める絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に窒素を有する絶縁膜を用いると、Na等のアルカリイオンの侵入を防ぐことができる。   An insulating film 721 covering the lower layer 720b of the upper electrode and the upper layer 720a of the upper electrode is provided, and an insulating film 722 for improving flatness is provided on the insulating film 721. As the insulating film 722 that improves planarity, an organic material or an inorganic material can be used. As the organic material, resist, polyimide, acrylic, polyamide, polyimide amide, benzocyclobutene, siloxane, or polysilazane can be used. Siloxane is an inorganic siloxane containing Si-O-Si bonds among compounds composed of silicon, oxygen, and hydrogen formed from siloxane-based materials, and hydrogen bonded to silicon is formed by organic groups such as methyl and phenyl. It is a substituted organosiloxane insulating material. Polysilazane is formed using a polymer material having a bond of silicon (Si) and nitrogen (N), that is, a liquid material containing so-called polysilazane as a starting material. Examples of the inorganic material include at least oxygen or silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy (where x> y)), silicon nitride oxide (SiNxOy (where x> y)), or the like. An insulating film containing nitrogen can be used. Alternatively, a stacked film of these insulating films may be used as the insulating film 722 for improving flatness. In particular, when an insulating film that increases flatness is formed using an organic material, the flatness is increased, but moisture and oxygen are absorbed by the organic material. In order to prevent this, an insulating film containing an inorganic material is preferably formed over the organic material. When an insulating film containing nitrogen is used as the inorganic material, entry of alkali ions such as Na can be prevented.

また、平坦性を高める絶縁膜722上には、ソース領域716に達するコンタクトホールを介してソース配線723が設けられている。同様に平坦性を高める絶縁膜722上には、ドレイン領域717に達するコンタクトホールを介してドレイン配線724が設けられている。   Further, a source wiring 723 is provided over the insulating film 722 that improves planarity through a contact hole reaching the source region 716. Similarly, a drain wiring 724 is provided over the insulating film 722 for improving flatness through a contact hole reaching the drain region 717.

図7に示す構造を有するTFTは、一つの半導体層の上下にチャネルを形成するデュアルゲート構造のTFTである。デュアルゲート構造のTFTの下部電極712は、上部電極と別にTFTを制御できる特徴を有しており、閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。また、デュアルゲート構造のTFTは、絶縁膜を挟んだ下部電極と半導体層とで容量を形成することができる。   The TFT having the structure shown in FIG. 7 is a dual-gate TFT in which channels are formed above and below one semiconductor layer. The lower electrode 712 of the dual-gate TFT has a feature that the TFT can be controlled separately from the upper electrode, can suppress variation in threshold value, and can suppress off-state current. In the dual gate TFT, a capacitor can be formed by a lower electrode and a semiconductor layer with an insulating film interposed therebetween.

また、本実施の形態は、実施の形態1または実施の形態2と自由に組み合わせることができる。   Further, this embodiment can be freely combined with Embodiment 1 or Embodiment 2.

(実施の形態4)
本発明は、液晶表示装置または発光表示装置の作製方法に適用することができる。ここでは、画素部と駆動回路と端子部とを同一基板上に形成した表示装置の例を示す。本発明により、高速な駆動に追随できる半導体薄膜が得られ、より高性能なTFTを用いて駆動回路を構成することができる。図8では表示装置として有機発光素子を有する発光装置の一例を示す。
(Embodiment 4)
The present invention can be applied to a method for manufacturing a liquid crystal display device or a light-emitting display device. Here, an example of a display device in which a pixel portion, a driver circuit, and a terminal portion are formed over the same substrate is shown. According to the present invention, a semiconductor thin film that can follow high-speed driving can be obtained, and a driving circuit can be configured using higher-performance TFTs. FIG. 8 shows an example of a light-emitting device having an organic light-emitting element as a display device.

基板610上に下地絶縁膜を形成した後、各半導体層を形成する。半導体層の結晶化は実施の形態1または実施の形態2に従って行う。実施の形態1に従って結晶化を行えば、結晶性不良領域がほとんど発生しないレーザ照射が行うことができ、大粒径結晶を形成した半導体膜を用いて駆動回路の一部を構成するTFTの半導体層を形成することができる。従って、高速駆動可能な駆動回路が実現できる。 After a base insulating film is formed over the substrate 610, each semiconductor layer is formed. Crystallization of the semiconductor layer is performed in accordance with Embodiment Mode 1 or Embodiment Mode 2. If crystallization is performed in accordance with the first embodiment, laser irradiation with almost no crystallinity defect region can be performed, and a semiconductor of a TFT that forms part of a driver circuit using a semiconductor film in which a large grain crystal is formed A layer can be formed. Therefore, a driving circuit capable of high-speed driving can be realized.

次いで、半導体層を覆うゲート絶縁膜を形成した後、各ゲート電極、端子電極を形成する。次いで、nチャネル型TFT636を形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)をドープし、pチャネル型TFT637を形成するため、半導体にp型を付与する不純物元素(代表的にはボロン)をドープしてソース領域およびドレイン領域、必要であればLDD領域を適宜形成する。次いで、PCVD法により得られる水素を含む窒化酸化珪素膜(SiNO膜)を形成した後、半導体層に添加された不純物元素の活性化および水素化を行う。   Next, after forming a gate insulating film covering the semiconductor layer, each gate electrode and terminal electrode are formed. Next, an impurity element imparting n-type conductivity (typically phosphorus or As) is doped into the semiconductor in order to form an n-channel TFT 636, and p-type is imparted to the semiconductor in order to form a p-channel TFT 637. A source region and a drain region, and if necessary, an LDD region are appropriately formed by doping with an impurity element (typically boron). Next, after forming a silicon nitride oxide film (SiNO film) containing hydrogen obtained by a PCVD method, the impurity element added to the semiconductor layer is activated and hydrogenated.

次いで、層間絶縁膜となる平坦化絶縁膜616を形成する。平坦化絶縁膜616としては、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が形成されている絶縁膜を用いる。   Next, a planarization insulating film 616 to be an interlayer insulating film is formed. As the planarization insulating film 616, an insulating film in which a skeleton structure is formed by a bond of silicon (Si) and oxygen (O) obtained by a coating method is used.

次いで、マスクを用いて平坦化絶縁膜にコンタクトホールを形成すると同時に周縁部の平坦化絶縁膜を除去する。 Next, a contact hole is formed in the planarization insulating film using a mask, and at the same time, the planarization insulating film at the peripheral portion is removed.

次いで、平坦化絶縁膜616をマスクとしてエッチングを行い、露呈している水素を含むSiNO膜またはゲート絶縁膜を選択的に除去する。 Next, etching is performed using the planarization insulating film 616 as a mask to selectively remove the exposed SiNO film or gate insulating film containing hydrogen.

次いで、導電膜を形成した後、マスクを用いてエッチングを行い、ドレイン配線やソース配線を形成する。 Next, after forming a conductive film, etching is performed using a mask to form drain wirings and source wirings.

次いで、第1の電極623、即ち、有機発光素子の陽極(或いは陰極)を形成する。第1の電極623としては、仕事関数の高い導電膜を用いることが好ましく、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物(ITSO)や酸化インジウムに2〜20原子%の酸化亜鉛(ZnO)を混合したIZO(Indium Zinc Oxide)などの透明導電材料、もしくはこれらを組み合わせた化合物を含む膜を用いることができる。中でもITSOは、ベークを行ってもITOのように結晶化せず、アモルファス状態のままである。従って、ITSOは、ITOよりも平坦性が高く、有機化合物を含む層が薄くとも陰極とのショートが生じにくく、発光素子の陽極として適している。 Next, the first electrode 623, that is, the anode (or cathode) of the organic light emitting element is formed. As the first electrode 623, a conductive film having a high work function is preferably used, and in addition to indium tin oxide (ITO), for example, indium tin oxide containing Si element (ITSO) or indium oxide is 2 to 20%. A film containing a transparent conductive material such as IZO (Indium Zinc Oxide) mixed with atomic% zinc oxide (ZnO) or a combination of these can be used. In particular, ITSO does not crystallize like ITO even when baked and remains in an amorphous state. Therefore, ITSO has higher flatness than ITO, and even if the layer containing an organic compound is thin, short-circuiting with the cathode hardly occurs, so that ITSO is suitable as an anode of a light-emitting element.

次いで、塗布法により得られるSOG膜(例えば、アルキル基を含むSiOx膜)を選択的にエッチングして、第1の電極623の端部を覆う絶縁物629(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。絶縁物629は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。また、絶縁物629の材料として、黒色顔料やカーボンブラックを分散させてなる感光性または非感光性の有機材料を用いてもよく、ブラックマトリクス(BM)として機能させてもよい。 Next, an insulator 629 (a bank, a partition, a barrier, a bank, or the like) that covers an end portion of the first electrode 623 is selectively etched by an SOG film (for example, a SiOx film containing an alkyl group) obtained by a coating method. Called). The insulator 629 is formed using a material containing silicon, an organic material, and a compound material. A porous film may be used. However, it is preferable to use a photosensitive or non-photosensitive material such as acrylic or polyimide because the side surface has a shape in which the radius of curvature continuously changes and the upper thin film is formed without being cut off. Further, as a material of the insulator 629, a photosensitive or non-photosensitive organic material in which a black pigment or carbon black is dispersed may be used, and the insulator 629 may function as a black matrix (BM).

次いで、有機化合物を含む層624を、蒸着法、熱転写法、液滴吐出法、またはスクリーン印刷法を用いて形成する。有機化合物を含む層624は、積層構造であり、例えば、電子輸送層(電子注入層)、発光層、正孔輸送層、正孔注入層と順次積層する。   Next, a layer 624 containing an organic compound is formed by an evaporation method, a thermal transfer method, a droplet discharge method, or a screen printing method. The layer 624 containing an organic compound has a stacked structure, and is sequentially stacked with, for example, an electron transport layer (electron injection layer), a light emitting layer, a hole transport layer, and a hole injection layer.

ここでは、蒸着法を用いてモリブデン酸化物(MoOx)と、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(α−NPD)と、ルブレンとを共蒸着して第1の有機化合物を含む層(第1の層)を第1の電極623上に形成する。次いで、蒸着マスクを用いて選択的にα−NPDを蒸着し、第1の有機化合物を含む層の上に正孔輸送層(第2の層)を形成する。また、モリブデン酸化物(MoOx)に代えて、MoNx、VOx、RuOx、CoOx、CuOx、ZnNx、WNx、InOx、InNx、SnOx、SnNx、SbOx、SbNxから選ばれる1種または複数腫を用いることができる。   Here, molybdenum oxide (MoOx), 4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (α-NPD), and rubrene are used together by vapor deposition. A layer containing a first organic compound (first layer) is formed over the first electrode 623 by vapor deposition. Next, α-NPD is selectively deposited using a deposition mask to form a hole transport layer (second layer) on the layer containing the first organic compound. Further, in place of molybdenum oxide (MoOx), one or more tumors selected from MoNx, VOx, RuOx, CoOx, CuOx, ZnNx, WNx, InOx, InNx, SnOx, SnNx, SbOx, and SbNx can be used. .

次いで、選択的に発光層(第3の層)を形成する。発光層は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から分類された低分子系有機化合物、中分子系有機化合物(昇華性を有さず、且つ分子数が20以下、又は連鎖する分子の長さが10μm以下の有機化合物を指していう)、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。 Next, a light emitting layer (third layer) is selectively formed. The light-emitting layer is formed of a charge injecting and transporting substance containing an organic compound or an inorganic compound and a light-emitting material, and is classified into a low molecular weight organic compound or a medium molecular weight organic compound (not sublimable and molecular An organic compound having a number of 20 or less, or a chained molecule having a length of 10 μm or less), including one or more layers selected from high-molecular organic compounds, and has an electron injection transport property or a hole injection transport property May be combined with an inorganic compound. In addition to the singlet excited light emitting material, a triplet excited light emitting material containing a metal complex or the like may be used for the light emitting layer. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する化合物を用いることも可能である。   Examples of triplet excited luminescent materials include those using a metal complex as a dopant, and metal complexes having a third transition series element platinum as the central metal and metal complexes having iridium as the central metal are known. Yes. The triplet excited light-emitting material is not limited to these compounds, and a compound having the above structure and having an element belonging to group 8 to 10 in the periodic table as a central metal can also be used.

フルカラー表示装置とするためには発光色(R、G、B)ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を画素毎に形成する。   In order to obtain a full-color display device, the vapor deposition mask is aligned for each of the emission colors (R, G, B) to selectively deposit each. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed for each pixel.

次いで、蒸着マスクを用いて選択的にAlq(トリス(8−キノリノラト)アルミニウム)を蒸着し、発光層上に電子輸送層(第4の層)を形成する。次いで、4,4−ビス(5−メチルベンズオキサゾル−2−イル)スチルベン(略称:BzOs)とリチウム(Li)とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子注入層(第5の層)を形成する。なお、有機化合物を含む層624(第1の層〜第5の層)の各材料は適宜選択し、各膜厚も調整する。 Next, Alq 3 (tris (8-quinolinolato) aluminum) is selectively deposited using a deposition mask to form an electron transport layer (fourth layer) on the light emitting layer. Next, 4,4-bis (5-methylbenzoxazol-2-yl) stilbene (abbreviation: BzOs) and lithium (Li) are co-evaporated to cover the electron transport layer and the insulator, and an electron injection layer is formed over the entire surface. (Fifth layer) is formed. Note that each material of the layer 624 (the first layer to the fifth layer) containing an organic compound is appropriately selected, and each film thickness is also adjusted.

以上に掲げる有機化合物を含む層624を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。   The above-described substances forming the layer 624 containing an organic compound are examples, and include a hole injection transport layer, a hole transport layer, an electron injection transport layer, an electron transport layer, a light emitting layer, an electron block layer, a hole block layer, and the like. A light-emitting element can be formed by appropriately stacking these functional layers. Moreover, you may form the mixed layer or mixed junction which combined these each layer. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, it is possible to provide a modification with an electrode for this purpose or a dispersed light-emitting material. Can be permitted without departing from the spirit of the present invention.

次いで、有機化合物を含む層624上に透明導電膜からなる第2の電極625、即ち、有機発光素子の陰極(或いは陽極)を形成する。次いで、蒸着法またはスパッタ法により透明保護層626を形成する。透明保護層626は、第2の電極625を保護する。透明保護層626としては、PCVD法による緻密な無機絶縁膜(SiN、SiNO膜など)、スパッタ法による緻密な無機絶縁膜(SiN、SiNO膜など)、炭素を主成分とする薄膜(DLC膜、CN膜、アモルファスカーボン膜)、金属酸化物膜(WO、CaF、Al、AlNなど)などを用いることが好ましい。透明とは、可視光の透過率が80〜100%であることを指す。 Next, a second electrode 625 made of a transparent conductive film, that is, a cathode (or an anode) of the organic light-emitting element is formed over the layer 624 containing an organic compound. Next, a transparent protective layer 626 is formed by vapor deposition or sputtering. The transparent protective layer 626 protects the second electrode 625. As the transparent protective layer 626, a dense inorganic insulating film (SiN, SiNO film, etc.) by a PCVD method, a dense inorganic insulating film (SiN, SiNO film, etc.) by a sputtering method, a thin film (DLC film, CN film, amorphous carbon film), metal oxide film (WO 2 , CaF 2 , Al 2 O 3 , AlN X O Y, etc.) are preferably used. Transparent means that the transmittance of visible light is 80 to 100%.

次いで、透明な封止基板633をシール材628で貼り合わせて発光素子を封止する。即ち、発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。TFTの層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部から水分や不純物が浸入する恐れがある。従って、TFTの層間絶縁膜として用いる平坦化絶縁膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるようにして平坦化絶縁膜の端部をシール材が覆うようにする。なお、シール材628で囲まれた領域には透明な充填材627を充填する。透明な充填材627としては、紫外線硬化樹脂、熱硬化樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、PVC(ポリビニルクロライド)、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることが可能である。   Next, a transparent sealing substrate 633 is attached with a sealant 628 to seal the light emitting element. That is, the light emitting display device is sealed with a pair of substrates by surrounding the outer periphery of the display region with a sealant. Since the interlayer insulating film of the TFT is provided on the entire surface of the substrate, when the sealing material pattern is drawn on the inner side of the outer peripheral edge of the interlayer insulating film, one of the interlayer insulating films located outside the sealing material pattern. There is a risk of moisture and impurities entering from the part. Accordingly, the outer periphery of the planarization insulating film used as the interlayer insulating film of the TFT is overlapped with the inside of the sealing material pattern, preferably, the sealing material pattern so that the end of the planarizing insulating film covers the sealing material. . Note that a region surrounded by the sealant 628 is filled with a transparent filler 627. As the transparent filler 627, ultraviolet curable resin, thermosetting resin, silicone resin, epoxy resin, acrylic resin, polyimide resin, phenol resin, PVC (polyvinyl chloride), PVB (polyvinyl butyral) or EVA (ethylene vinyl acetate) Can be used.

また、シール材628で囲まれた領域に透明な充填材を充填する代わりに、乾燥した不活性ガスを充填してもよく、その場合には、表示を妨げない箇所に酸化カルシウムや酸化バリウムなどのような化学吸着によって水分を吸収する乾燥剤を配置する。   Further, instead of filling the region surrounded by the sealing material 628 with a transparent filler, it may be filled with a dry inert gas. In that case, calcium oxide, barium oxide, etc. A desiccant that absorbs moisture by chemical adsorption is disposed.

最後にFPC632を異方性導電膜631により公知の方法で端子電極と貼りつける。端子電極は、透明導電膜を用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。(図8)   Finally, the FPC 632 is attached to the terminal electrode by an anisotropic conductive film 631 by a known method. The terminal electrode is preferably made of a transparent conductive film, and is formed on the terminal electrode formed simultaneously with the gate wiring. (Fig. 8)

以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる。 Through the above steps, the pixel portion, the driver circuit, and the terminal portion can be formed over the same substrate.

また、発光素子の光は、基板610及び封止基板633を通過して両側に取り出される。図8に示す構造は、基板と封止基板の両方を通過させて光を取り出す構造の発光装置である。   In addition, light from the light-emitting element passes through the substrate 610 and the sealing substrate 633 and is extracted to both sides. The structure shown in FIG. 8 is a light-emitting device having a structure in which light is extracted through both a substrate and a sealing substrate.

基板と封止基板の両方を通過させて光を取り出す構造の発光装置の構成に応じて、偏光板、円偏光板、またはそれらを組み合わせて設けることができる。その結果、きれいな黒表示を行え、コントラストが向上する。さらに、円偏光板を設けることにより反射光を防止することができる。   A polarizing plate, a circularly polarizing plate, or a combination thereof can be provided depending on the structure of the light-emitting device in which light is extracted through both the substrate and the sealing substrate. As a result, a clear black display can be performed and the contrast is improved. Furthermore, reflection light can be prevented by providing a circularly polarizing plate.

また、透明導電膜のかわりに第2の電極625に反射性の金属材料を用いれば、下方発光型の発光装置とすることができる。また、第2の電極625として透明導電膜を用いれば上方発光型の発光装置とすることができる。   In addition, when a reflective metal material is used for the second electrode 625 instead of the transparent conductive film, a downward light-emitting light-emitting device can be obtained. Further, when a transparent conductive film is used for the second electrode 625, an upward light-emitting light-emitting device can be obtained.

また、必要であれば、偏光板や円偏光板だけでなく、他の光学フィルム(位相差板、カラーフィルタ、色変換フィルターなど)やマイクロレンズアレイを設けてもよい。例えば、表示領域と重なる封止基板の発光素子側の面あるいは、観察者側の面にカラーフィルタを設け、表示部に設けたRGBの発光素子からそれぞれの発光の色純度を向上させてもよい。また、表示部に白色の発光素子を設け、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を可能とさせてもよい。   Further, if necessary, not only a polarizing plate and a circularly polarizing plate, but also other optical films (a retardation plate, a color filter, a color conversion filter, etc.) and a microlens array may be provided. For example, a color filter may be provided on the light emitting element side surface or the viewer side surface of the sealing substrate that overlaps the display region, and the color purity of each light emission may be improved from the RGB light emitting elements provided in the display unit. . Alternatively, a white light emitting element may be provided in the display portion, and a color filter or a color filter and a color conversion layer may be separately provided to enable full color display.

また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。   In the light emitting device, a driving method for screen display is not particularly limited, and for example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the light-emitting device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.

さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。   Further, in a light emitting device in which a video signal is digital, there are a video signal input to a pixel having a constant voltage (CV) and a constant current (CC). A video signal having a constant voltage (CV) includes a constant voltage (CVCV) applied to the light emitting element and a constant current (CVCC) applied to the light emitting element. In addition, a video signal having a constant current (CC) includes a constant voltage (CCCV) applied to the light emitting element and a constant current (CCCC) applied to the light emitting element.

また、発光装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。   In the light emitting device, a protection circuit (such as a protection diode) for preventing electrostatic breakdown may be provided.

さらに、上記作製方法によって作製される発光表示パネルにFPCや、駆動用の駆動ICを実装する例について説明する。 Further, an example in which an FPC or a driving IC for driving is mounted on a light-emitting display panel manufactured by the above manufacturing method will be described.

図9(A)に示す図は、FPC1209を4カ所の端子部1208に貼り付けた発光装置の上面図の一例を示している。基板1210上には発光素子及びTFTを含む画素部1202と、TFTを含むゲート側駆動回路1203と、TFTを含むソース側駆動回路1201とが形成されている。TFTの活性層が結晶構造を有する半導体膜で構成されており、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現したEL表示パネルを作製することができる。   FIG. 9A illustrates an example of a top view of a light-emitting device in which an FPC 1209 is attached to four terminal portions 1208. Over a substrate 1210, a pixel portion 1202 including a light emitting element and a TFT, a gate side driver circuit 1203 including a TFT, and a source side driver circuit 1201 including a TFT are formed. The active layer of the TFT is composed of a semiconductor film having a crystal structure, and these circuits are formed on the same substrate. Therefore, an EL display panel that realizes system-on-panel can be manufactured.

なお、基板1210はコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。 Note that the substrate 1210 is covered with a protective film except for the contact portion, and a base layer containing a substance having a photocatalytic function is provided over the protective film.

また、画素部を挟むように2カ所に設けられた接続領域1207は、発光素子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の電極は画素部に設けられたTFTと電気的に接続している。   In addition, connection regions 1207 provided at two positions so as to sandwich the pixel portion are provided in order to contact the second electrode of the light emitting element with a lower wiring. Note that the first electrode of the light-emitting element is electrically connected to a TFT provided in the pixel portion.

また、封止基板1204は、画素部および駆動回路を囲むシール材1205、およびシール材に囲まれた充填材料によって基板1210と固定されている。また、透明な乾燥剤を含む充填材料を用いて空間を充填してもよい。また、画素部と重ならない領域に乾燥剤を配置してもよい。   Further, the sealing substrate 1204 is fixed to the substrate 1210 with a sealant 1205 that surrounds the pixel portion and the driver circuit and a filling material that is surrounded by the sealant. Moreover, you may fill a space using the filling material containing a transparent desiccant. Further, a desiccant may be disposed in a region that does not overlap with the pixel portion.

また、図9(A)に示した構造は、例えばXGAの比較的大きなサイズ(例えば対角4.3インチ)の発光装置で好適な例を示したが、図9(B)は、狭額縁化させた小型サイズ(例えば対角1.5インチ)で好適なCOG方式を採用した例である。   The structure shown in FIG. 9A shows a preferable example of a light emitting device having a relatively large size (for example, 4.3 inches diagonal) of XGA, for example, but FIG. 9B shows a narrow frame. This is an example in which a suitable COG method is adopted with a small size (for example, a diagonal of 1.5 inches).

図9(B)において、基板1310上に駆動IC1301が実装され、駆動ICの先に配置された端子部1308にFPC1309を実装している。実装される駆動IC1301は、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して駆動ICを個別に取り出せばよい。駆動ICに用いるTFTの半導体層は、図1に示すレーザ照射装置で結晶化させたものを用いると高性能な駆動ICが得られる。駆動ICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素部の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。 In FIG. 9B, a driver IC 1301 is mounted on a substrate 1310, and an FPC 1309 is mounted on a terminal portion 1308 arranged at the tip of the driver IC. A plurality of driver ICs 1301 to be mounted may be formed on a rectangular substrate having a side of 300 mm to 1000 mm or more from the viewpoint of improving productivity. That is, a plurality of circuit patterns having a drive circuit portion and an input / output terminal as one unit are formed on the substrate, and finally, the drive ICs may be taken out by dividing them. When the semiconductor layer of the TFT used for the driver IC is crystallized by the laser irradiation apparatus shown in FIG. 1, a high-performance driver IC can be obtained. The length of the long side of the driving IC may be formed in a rectangular shape having a long side of 15 to 80 mm and a short side of 1 to 6 mm in consideration of the length of one side of the pixel unit and the pixel pitch. Or a length obtained by adding one side of the pixel portion and one side of each driver circuit.

駆動ICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成された駆動ICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上に駆動ICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。   The advantage of the external dimensions of the driving IC over the IC chip is the length of the long side. When a driving IC having a long side of 15 to 80 mm is used, the number required for mounting corresponding to the pixel portion is obtained. This is less than when an IC chip is used, and the manufacturing yield can be improved. Further, when the driving IC is formed over the glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.

また、TAB方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープに駆動ICを実装すればよい。COG方式の場合と同様に、単数のテープに単数の駆動ICを実装してもよく、この場合には、強度の問題から、駆動ICを固定する金属片等を一緒に貼り付けるとよい。   Alternatively, a TAB method may be employed. In that case, a plurality of tapes may be attached and a driving IC may be mounted on the tapes. As in the case of the COG method, a single drive IC may be mounted on a single tape. In this case, a metal piece or the like for fixing the drive IC may be attached together due to strength problems.

また、基板1310もコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。 The substrate 1310 is also covered with a protective film other than the contact portion, and a base layer containing a substance having a photocatalytic function is provided on the protective film.

また、画素部1302と駆動IC1301の間に設けられた接続領域1307は、発光素子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の電極は画素部に設けられたTFTと電気的に接続している。   A connection region 1307 provided between the pixel portion 1302 and the driver IC 1301 is provided in order to contact the second electrode of the light-emitting element with a lower wiring. Note that the first electrode of the light-emitting element is electrically connected to a TFT provided in the pixel portion.

また、封止基板1304は、画素部1302を囲むシール材1305、およびシール材に囲まれた充填材料によって基板1310と固定されている。   In addition, the sealing substrate 1304 is fixed to the substrate 1310 with a sealing material 1305 surrounding the pixel portion 1302 and a filling material surrounded by the sealing material.

また、画素部のTFTの活性層として非晶質半導体膜を用いる場合には、駆動回路を同一基板上に形成することは困難であるため、大きなサイズであっても図9(B)の構成となる。   In the case where an amorphous semiconductor film is used as the active layer of the TFT in the pixel portion, it is difficult to form a driver circuit over the same substrate. It becomes.

また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、アクティブマトリクス型の液晶表示装置にも適用できることはいうまでもない。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極とに電圧が印加されることによって、素子基板に設けられた画素電極と対向基板に設けられた対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。対向基板と素子基板は、等間隔で配置され、液晶材料が充填されている。液晶材料は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい。   Although an example of an active matrix light-emitting device is shown here as a display device, it is needless to say that the present invention can also be applied to an active matrix liquid crystal display device. In an active matrix liquid crystal display device, a display pattern is formed on a screen by driving pixel electrodes arranged in a matrix. Specifically, the voltage is applied to the selected pixel electrode and the counter electrode corresponding to the pixel electrode, so that the pixel electrode is disposed between the pixel electrode provided on the element substrate and the counter electrode provided on the counter substrate. Optical modulation of the liquid crystal layer is performed, and this optical modulation is recognized by the observer as a display pattern. The counter substrate and the element substrate are arranged at equal intervals and filled with a liquid crystal material. The liquid crystal material may be a method of dropping the liquid crystal under reduced pressure so that bubbles do not enter with the sealing material as a closed pattern, and bonding both substrates together, or providing a sealing pattern having an opening, and a TFT substrate Alternatively, a dip type (pumping type) in which liquid crystal is injected by using a capillary phenomenon after bonding may be used.

また、カラーフィルタを用いずに、光シャッタを行い、RGBの3色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いた液晶表示装置にも本発明は、適用できる。   The present invention can also be applied to a liquid crystal display device using a field sequential driving method in which an optical shutter is used without using a color filter and the backlight light sources of three colors of RGB blink at high speed.

また、本実施の形態は実施の形態1、実施の形態2、または実施の形態3と自由に組み合わせることができる。   Further, this embodiment mode can be freely combined with Embodiment Mode 1, Embodiment Mode 2, or Embodiment Mode 3.

(実施の形態5)
本実施の形態では、本発明を用いてCPU(中央演算装置:Central Processing Unit)を作製した例を図10(A)〜図10(C)、図11(A)〜図11(C)、図12(A)〜図12(C)、図13(A)、図13(B)、及び、図14を用いて示す。
(Embodiment 5)
In this embodiment mode, an example in which a CPU (Central Processing Unit) is manufactured using the present invention is illustrated in FIGS. 10A to 10C, FIGS. 11A to 11C, 12 (A) to 12 (C), FIG. 13 (A), FIG. 13 (B), and FIG.

図10(A)に示すように、絶縁表面を有する基板1400上に下地絶縁膜1401を形成する。基板1400には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、本作製工程における処理温度に耐え得るのであれば用いることが可能である。   As shown in FIG. 10A, a base insulating film 1401 is formed over a substrate 1400 having an insulating surface. As the substrate 1400, for example, a glass substrate such as barium borosilicate glass or alumino borosilicate glass can be used. In addition, plastics typified by PET, PES, PEN, and substrates made of flexible synthetic resin such as acrylic generally tend to have lower heat-resistant temperatures than other substrates. Any material that can withstand the processing temperature in the process can be used.

下地絶縁膜1401は基板1400中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。   The base insulating film 1401 is provided to prevent alkali metal such as Na or alkaline earth metal contained in the substrate 1400 from diffusing into the semiconductor film and adversely affecting the characteristics of the semiconductor element. Therefore, an insulating film such as silicon oxide, silicon nitride, silicon oxide containing nitrogen, or the like that can suppress diffusion of alkali metal or alkaline earth metal into the semiconductor film is used.

下地絶縁膜1401上に非晶質半導体膜1402を形成する。非晶質半導体膜1402の膜厚は25〜100nm(好ましくは30〜60nm)とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。ここでは66nmの珪素を主成分とする半導体膜(非晶質珪素膜、アモルファスシリコンとも表記する)を用いる。   An amorphous semiconductor film 1402 is formed over the base insulating film 1401. The thickness of the amorphous semiconductor film 1402 is 25 to 100 nm (preferably 30 to 60 nm). As the amorphous semiconductor, not only silicon but also silicon germanium can be used. When silicon germanium is used, the concentration of germanium is preferably about 0.01 to 4.5 atomic%. Here, a semiconductor film containing 66 nm silicon as a main component (also referred to as an amorphous silicon film or amorphous silicon) is used.

その後、実施の形態1で説明したように、非晶質半導体膜1402に基本波であるレーザ光(レーザビーム)1405を照射して多光子吸収を生じさせる。(図10(B)参照)。なお、多光子吸収を生じさせるためには、レーザ光のパルス幅をピコ秒台、或いはフェムト秒台とする。このレーザ照射により、非晶質半導体膜1402は結晶化され、結晶構造を有する半導体膜(ここではポリシリコン膜)が形成される。   After that, as described in Embodiment Mode 1, the amorphous semiconductor film 1402 is irradiated with laser light (laser beam) 1405 that is a fundamental wave to cause multiphoton absorption. (See FIG. 10B). In order to cause multiphoton absorption, the pulse width of the laser beam is set to the picosecond range or the femtosecond range. By this laser irradiation, the amorphous semiconductor film 1402 is crystallized, and a semiconductor film having a crystal structure (here, a polysilicon film) is formed.

次いで、図10(C)に示すように、結晶構造を有する半導体膜を所定の形状に選択的にエッチングし、島状の半導体層1406a〜1406eを得る。   Next, as illustrated in FIG. 10C, the semiconductor film having a crystal structure is selectively etched into a predetermined shape, so that island-shaped semiconductor layers 1406a to 1406e are obtained.

次いで、必要があれば、薄膜トランジスタの電気特性であるしきい値をよりゼロに近づかせるために不純物元素(ボロンなど)を微量に添加する。   Next, if necessary, a small amount of an impurity element (such as boron) is added in order to bring the threshold value, which is an electrical characteristic of the thin film transistor, closer to zero.

次いで、島状の半導体層1406a〜1406eを覆う絶縁膜、いわゆるゲート絶縁膜1408を形成する。なお、ゲート絶縁膜1408の形成前に、島状の半導体膜の表面をフッ酸等により洗浄する。ゲート絶縁膜1408はプラズマCVD法またはスパッタ法を用い、厚さを10〜150nm、好ましくは20〜40nmとしてシリコンを含む絶縁膜で形成する。勿論、ゲート絶縁膜は酸化珪素膜に限定されるものでなく、他のシリコンを含む絶縁膜(窒化珪素膜や酸化窒化珪素膜など)を単層または積層構造として用いてもよい。   Next, an insulating film that covers the island-shaped semiconductor layers 1406a to 1406e, that is, a so-called gate insulating film 1408 is formed. Note that the surface of the island-shaped semiconductor film is washed with hydrofluoric acid or the like before the gate insulating film 1408 is formed. The gate insulating film 1408 is formed of an insulating film containing silicon with a thickness of 10 to 150 nm, preferably 20 to 40 nm, using a plasma CVD method or a sputtering method. Needless to say, the gate insulating film is not limited to the silicon oxide film, and another insulating film containing silicon (such as a silicon nitride film or a silicon oxynitride film) may be used as a single layer or a stacked structure.

その後、ゲート絶縁膜1408上にゲート電極となる導電膜1409a、1409bを形成する。ここではゲート電極を2層構造としたが、勿論、単層であっても3層以上の積層であってもよい。導電膜1409a、1409bは、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。   After that, conductive films 1409a and 1409b to be gate electrodes are formed over the gate insulating film 1408. Although the gate electrode has a two-layer structure here, it may of course be a single layer or a laminate of three or more layers. The conductive films 1409a and 1409b may be formed using an element selected from Ta, W, Ti, Mo, Al, and Cu, or an alloy material or a compound material containing the element as a main component.

次いで、図11(A)に示すように、第1の導電膜1409a、第2の導電膜1409bを、エッチングするためのレジストマスク1410を形成する。なお、レジストマスク1410の端部はテーパー形状を有すればよく、レジストマスクの形状は扇形、又は台形となってもよい。   Next, as illustrated in FIG. 11A, a resist mask 1410 for etching the first conductive film 1409a and the second conductive film 1409b is formed. Note that the end portion of the resist mask 1410 may have a tapered shape, and the shape of the resist mask may be a sector shape or a trapezoid shape.

次いで、図11(B)に示すように、レジストマスク1410を用いて、第2の導電膜1409bを選択的にエッチングする。なお、第1の導電膜1409aは、ゲート絶縁膜や半導体膜がエッチングされないよう、いわゆるエッチングストッパーとして機能する。エッチングされた第2の導電膜1409bは、0.2μm以上1.0μm以下のゲート長1413を有する。   Next, as illustrated in FIG. 11B, the second conductive film 1409 b is selectively etched using a resist mask 1410. Note that the first conductive film 1409a functions as a so-called etching stopper so that the gate insulating film and the semiconductor film are not etched. The etched second conductive film 1409b has a gate length 1413 of 0.2 μm to 1.0 μm.

次いで、図11(C)に示すように、レジストマスク1410を設けた状態で、第1の導電膜1409aをエッチングする。このとき、ゲート絶縁膜1408と、第1の導電膜1409aとの選択比の高い条件で第1の導電膜1409aをエッチングする。この工程により、レジストマスク1410、第2の導電膜1409bも多少エッチングされ、さらに細くなることがある。以上のようにゲート長が1.0μm以下と非常に小さいゲート電極が形成される。   Next, as illustrated in FIG. 11C, the first conductive film 1409a is etched with the resist mask 1410 provided. At this time, the first conductive film 1409a is etched under a condition with a high selection ratio between the gate insulating film 1408 and the first conductive film 1409a. Through this step, the resist mask 1410 and the second conductive film 1409b may be slightly etched and further thinned. As described above, a gate electrode having a very small gate length of 1.0 μm or less is formed.

次いで、レジストマスク1410をOアッシングやレジスト剥離液により除去し、不純物添加用のレジストマスク1415を適宜、形成する。ここでは、pチャネル型TFTとなる領域を覆うようにレジストマスク1415を形成する。 Next, the resist mask 1410 is removed by O 2 ashing or a resist stripping solution, and a resist mask 1415 for adding impurities is appropriately formed. Here, a resist mask 1415 is formed so as to cover a region to be a p-channel TFT.

次いで、図12(A)に示すように、nチャネル型TFTとなる領域に、ゲート電極をマスクとして自己整合的に不純物元素であるリン(P)を添加する。ここでは、ホスフィン(PH)を60〜80keVでドーピングする。この工程によって、nチャネル型のTFTとなる領域に、不純物領域1416a〜1416cが形成される。 Next, as shown in FIG. 12A, phosphorus (P), which is an impurity element, is added in a self-aligned manner to a region to be an n-channel TFT using the gate electrode as a mask. Here, phosphine (PH 3 ) is doped at 60 to 80 keV. Through this step, impurity regions 1416a to 1416c are formed in a region to be an n-channel TFT.

次いで、レジストマスク1415を除去して、nチャネル型TFTとなる領域を覆うようにレジストマスク1417を形成する。次いで、図12(B)に示すように、ゲート電極をマスクとして、自己整合的に不純物元素であるボロン(B)を添加する。この工程によって、pチャネル型TFTとなる領域に不純物領域1418a、1418bが形成される。   Next, the resist mask 1415 is removed, and a resist mask 1417 is formed so as to cover a region to be an n-channel TFT. Next, as shown in FIG. 12B, boron (B) which is an impurity element is added in a self-aligning manner using the gate electrode as a mask. By this step, impurity regions 1418a and 1418b are formed in a region to be a p-channel TFT.

次いで、レジストマスク1417を除去した後、図12(C)に示すように、ゲート電極の側面を覆う絶縁膜、いわゆるサイドウォール1419a〜1419cを形成する。サイドウォールは、プラズマCVD法や減圧CVD(LPCVD)法を用いて、珪素を有する絶縁膜を形成した後、適宜、エッチングを行うことにより形成することができる。   Next, after removing the resist mask 1417, as shown in FIG. 12C, insulating films covering the side surfaces of the gate electrode, so-called sidewalls 1419a to 1419c, are formed. The sidewall can be formed by performing etching as appropriate after an insulating film containing silicon is formed by a plasma CVD method or a low pressure CVD (LPCVD) method.

次いで、pチャネル型のTFT上にレジストマスク1421を形成し、フォスフィン(PH)を15〜25keVでドーピングし、高濃度不純物領域、いわゆるソース領域及びドレイン領域を形成する。この工程によって、図12(C)に示すように、サイドウォール1419a〜1419cをマスクとして、自己整合的に高濃度不純物領域1420a〜1420cが形成される。 Next, a resist mask 1421 is formed over the p-channel TFT, and phosphine (PH 3 ) is doped at 15 to 25 keV to form high-concentration impurity regions, so-called source regions and drain regions. By this step, as shown in FIG. 12C, high-concentration impurity regions 1420a to 1420c are formed in a self-aligning manner using the side walls 1419a to 1419c as masks.

次いで、レジストマスク1421をOアッシングやレジスト剥離液により除去する。 Next, the resist mask 1421 is removed by O 2 ashing or a resist stripping solution.

次いで、各不純物領域を活性化するための加熱処理を行う。ここでは、実施の形態1に示したレーザ照射方法を用いて不純物領域の活性化を行う。また、基板を窒素雰囲気中で550℃に加熱することにより不純物領域の活性化を行ってもよい。   Next, heat treatment for activating each impurity region is performed. Here, the impurity region is activated by using the laser irradiation method described in Embodiment Mode 1. Alternatively, the impurity region may be activated by heating the substrate to 550 ° C. in a nitrogen atmosphere.

次いで、ゲート絶縁膜1408およびゲート電極を覆う第1の層間絶縁膜1422を形成する。第1の層間絶縁膜1422は水素を有する無機絶縁膜、例えば窒化珪素膜を用いる。   Next, a first interlayer insulating film 1422 covering the gate insulating film 1408 and the gate electrode is formed. As the first interlayer insulating film 1422, an inorganic insulating film containing hydrogen, for example, a silicon nitride film is used.

その後、加熱処理を行い、水素化を施す。第1の層間絶縁膜1422である窒化珪素膜から放出される水素により、酸化珪素膜や珪素膜のダングリングボンドを終端する。   Thereafter, heat treatment is performed and hydrogenation is performed. A dangling bond of the silicon oxide film or the silicon film is terminated by hydrogen released from the silicon nitride film which is the first interlayer insulating film 1422.

次いで、図13(A)に示すように、第1の層間絶縁膜1422を覆うように第2の層間絶縁膜1423を形成する。第2の層間絶縁膜1423は、無機材料(酸化珪素、窒化珪素、酸素を含む窒化珪素など)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、珪素(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む、または置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料、いわゆるシロキサン、及びそれらの積層構造を用いることができる。   Next, as shown in FIG. 13A, a second interlayer insulating film 1423 is formed so as to cover the first interlayer insulating film 1422. The second interlayer insulating film 1423 is formed using an inorganic material (silicon oxide, silicon nitride, silicon nitride containing oxygen, etc.), a photosensitive or non-photosensitive organic material (polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene). ), A skeletal structure is formed by the bond of silicon (Si) and oxygen (O), and the substituent contains at least hydrogen, or the substituent has at least one of fluorine, an alkyl group, or an aromatic hydrocarbon Materials, so-called siloxanes, and their laminated structures can be used.

次いで、ゲート絶縁膜1408、第1の層間絶縁膜1422、第2の層間絶縁膜1423に開口部、いわゆるコンタクトホールを形成する。そして、図13(B)に示すように各不純物領域と接続する配線1425a〜1425eを形成する。また、必要であれば、同時にゲート電極と接続する配線も形成する。なお、これらの配線は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。加えて、これらの配線は、ニッケル、コバルト、鉄のうち少なくとも1種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。   Next, openings, so-called contact holes, are formed in the gate insulating film 1408, the first interlayer insulating film 1422, and the second interlayer insulating film 1423. Then, as illustrated in FIG. 13B, wirings 1425a to 1425e connected to the impurity regions are formed. Further, if necessary, a wiring connected to the gate electrode is formed at the same time. Note that these wirings may be formed using a film made of an element of aluminum (Al), titanium (Ti), molybdenum (Mo), tungsten (W), or silicon (Si), or an alloy film using these elements. In addition, these wirings may be formed of an aluminum alloy film containing at least one element selected from nickel, cobalt, and iron, and carbon.

以上のようにして、低濃度不純物領域を有するように形成するLDD構造からなり、ゲート長が1.0μm以下となるnチャネル型の薄膜トランジスタを形成することができる。また、低濃度不純物領域を有さないように形成するいわゆるシングル・ドレイン構造からなり、ゲート長が1.0μm以下となるpチャネル型の薄膜トランジスタが完成する。なおゲート長が1.0μm以下となるTFTをサブミクロンTFTとも表記できる。pチャネル型の薄膜トランジスタは、ホットキャリアによる劣化や短チャネル効果が生じにくいことから、シングル・ドレイン構造とすることができる。   As described above, an n-channel thin film transistor having an LDD structure formed so as to have a low-concentration impurity region and a gate length of 1.0 μm or less can be formed. Further, a p-channel thin film transistor having a so-called single drain structure formed so as not to have a low concentration impurity region and having a gate length of 1.0 μm or less is completed. A TFT having a gate length of 1.0 μm or less can be expressed as a submicron TFT. A p-channel thin film transistor can hardly have deterioration due to hot carriers and a short channel effect, and thus can have a single-drain structure.

なお本発明において、pチャネル型の薄膜トランジスタをLDD構造としてもよい。さらにnチャネル型の薄膜トランジスタ、及びpチャネル型の薄膜トランジスタにおいて、LDD構造に代えて、低濃度不純物領域がゲート電極と重なる、いわゆるGOLD構造を有してもよい。   Note that in the present invention, a p-channel thin film transistor may have an LDD structure. Further, an n-channel thin film transistor and a p-channel thin film transistor may have a so-called GOLD structure in which a low-concentration impurity region overlaps with a gate electrode instead of the LDD structure.

以上のように形成された薄膜トランジスタを有する半導体装置、本実施の形態においてはCPUを作製することができ、駆動電圧5Vで、動作周波数30MHzと高速動作が可能となる。   In the present embodiment, a semiconductor device having a thin film transistor formed as described above, a CPU can be manufactured, and a driving voltage of 5 V enables an operation frequency of 30 MHz.

次に、上述の薄膜トランジスタを適宜用いて各種回路を構成する例を図14を用いて説明する。図14はガラス基板1600上に形成したCPUのブロック図を示している。   Next, an example in which various circuits are formed using the above-described thin film transistors as appropriate will be described with reference to FIGS. FIG. 14 is a block diagram of the CPU formed on the glass substrate 1600.

図14に示すCPUは、ガラス基板1600上に、演算回路(ALU:Arithmetic logic unit)1601、演算回路用の制御部(ALU Controller)1602、命令解析部(Instruction Decoder)1603、割り込み制御部(Interrupt Controller)1604、タイミング制御部(Timing Controller)1605、レジスタ(Register)1606、レジスタ制御部(Register Controller)1607、バスインターフェース(Bus I/F)1608、書き換え可能なROM1609、ROMインターフェース(ROM I/F)1620とを主に有している。またROM1609及びROM I/F1620は、別チップに設けても良い。   14 includes an arithmetic circuit (ALU) 1601, an arithmetic circuit control unit (ALU Controller) 1602, an instruction analysis unit (Instruction Decoder) 1603, and an interrupt control unit (Interrupt). Controller 1604, timing controller 1605, register 1606, register controller 1607, bus interface (Bus I / F) 1608, rewritable ROM 1609, ROM interface (ROM I / F) ) 1620. The ROM 1609 and the ROM I / F 1620 may be provided in separate chips.

勿論、図14に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。   Needless to say, the CPU illustrated in FIG. 14 is just an example in which the configuration is simplified, and an actual CPU may have various configurations depending on the application.

バスインターフェース1608を介してCPUに入力された命令は、命令解析部1603に入力され、デコードされた後、演算回路用の制御部1602、割り込み制御部1604、レジスタ制御部1607、タイミング制御部1605に入力される。   The instruction input to the CPU via the bus interface 1608 is input to the instruction analysis unit 1603 and decoded, and then is input to the control unit 1602 for the arithmetic circuit, the interrupt control unit 1604, the register control unit 1607, and the timing control unit 1605. Entered.

演算回路用の制御部1602、割り込み制御部1604、レジスタ制御部1607、タイミング制御部1605は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用の制御部1602は、演算回路1601の動作を制御するための信号を生成する。また、割り込み制御部1604は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部1607は、レジスタ1606のアドレスを生成し、CPUの状態に応じてレジスタ1606の読み出しや書き込みを行う。   An arithmetic circuit control unit 1602, an interrupt control unit 1604, a register control unit 1607, and a timing control unit 1605 perform various controls based on the decoded instruction. Specifically, the arithmetic circuit control unit 1602 generates a signal for controlling the operation of the arithmetic circuit 1601. The interrupt control unit 1604 determines and processes an interrupt request from an external input / output device or a peripheral circuit from the priority or mask state during execution of the CPU program. The register control unit 1607 generates an address of the register 1606, and reads and writes the register 1606 according to the state of the CPU.

また、タイミング制御部1605は、演算回路1601、演算回路用の制御部1602、命令解析部1603、割り込み制御部1604、レジスタ制御部1607の動作のタイミングを制御する信号を生成する。例えばタイミング制御部1605は、基準クロック信号CLK1(1621)を元に、内部クロック信号CLK2(1622)を生成する内部クロック生成部を備えており、クロック信号CLK2を上記各種回路に供給する。   In addition, the timing control unit 1605 generates a signal for controlling the operation timing of the arithmetic circuit 1601, the arithmetic circuit control unit 1602, the instruction analysis unit 1603, the interrupt control unit 1604, and the register control unit 1607. For example, the timing control unit 1605 includes an internal clock generation unit that generates an internal clock signal CLK2 (1622) based on the reference clock signal CLK1 (1621), and supplies the clock signal CLK2 to the various circuits.

本発明により、一度のレーザ光走査で広い面積のレーザ光照射を行うことができるので、低コストなCPUを作製することができる。   According to the present invention, laser light irradiation with a large area can be performed by one-time laser light scanning, so that a low-cost CPU can be manufactured.

また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、または実施の形態4と自由に組み合わせることができる。   Further, this embodiment mode can be freely combined with Embodiment Mode 1, Embodiment Mode 2, Embodiment Mode 3, or Embodiment Mode 4.

(実施の形態6)
ここでは、本発明を用いてICタグを作製した例を図15(A)〜図15(E)、図16(A)〜図16(E)、図17(A)〜図17(C)、図18(A)、及び図18(B)を用いて示す。
(Embodiment 6)
Here, examples of manufacturing IC tags using the present invention are shown in FIGS. 15A to 15E, FIGS. 16A to 16E, and FIGS. 17A to 17C. 18 (A) and FIG. 18 (B).

なお、ICタグの集積回路に用いられる半導体素子として絶縁分離されたTFTを用いた例を以下に示すが、ICタグの集積回路に用いられる半導体素子はTFTに限定されず、あらゆる素子を用いることができる。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。   An example of using an insulated TFT as a semiconductor element used in an IC tag integrated circuit is shown below, but the semiconductor element used in an IC tag integrated circuit is not limited to a TFT, and any element can be used. Can do. For example, in addition to the TFT, a memory element, a diode, a photoelectric conversion element, a resistance element, a coil, a capacitor element, an inductor, and the like can be typically given.

まず、図15(A)に示すように、スパッタ法を用いてガラス基板(第1の基板)1500上に剥離層1501を形成する。剥離層1501は、スパッタ法、減圧CVD法、プラズマCVD法等を用いて形成することができる。本実施の形態では、膜厚50nm程度の非晶質シリコンを減圧CVD法で形成し、剥離層1501として用いる。なお剥離層1501はシリコンに限定されず、エッチングにより選択的に除去できる材料(例えば、W、Moなど)で形成すれば良い。剥離層1501の膜厚は、50〜60nmとするのが望ましい。   First, as illustrated in FIG. 15A, a separation layer 1501 is formed over a glass substrate (first substrate) 1500 by a sputtering method. The peeling layer 1501 can be formed by a sputtering method, a low pressure CVD method, a plasma CVD method, or the like. In this embodiment mode, amorphous silicon with a thickness of about 50 nm is formed by a low pressure CVD method and used as the separation layer 1501. Note that the peeling layer 1501 is not limited to silicon, and may be formed using a material that can be selectively removed by etching (for example, W, Mo, or the like). The thickness of the release layer 1501 is desirably 50 to 60 nm.

次いで、剥離層1501上に、下地絶縁膜1502を形成する。下地絶縁膜1502は第1の基板中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、TFTなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また、下地絶縁膜1502は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地絶縁膜1502は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素(SiON)、酸素を含む窒化珪素(SiNO)などの絶縁膜を用いて形成する。   Next, a base insulating film 1502 is formed over the peeling layer 1501. The base insulating film 1502 is provided to prevent an alkali metal such as Na or an alkaline earth metal contained in the first substrate from diffusing into the semiconductor film and adversely affecting the characteristics of a semiconductor element such as a TFT. The base insulating film 1502 also has a role of protecting the semiconductor element in a process of peeling the semiconductor element later. The base insulating film 1502 may be a single layer or a stack of a plurality of insulating films. Therefore, an insulating film such as silicon oxide, silicon nitride, silicon oxide containing nitrogen (SiON), or silicon nitride containing oxygen (SiNO) that can suppress diffusion of alkali metal or alkaline earth metal into the semiconductor film is used. Form.

次に、下地絶縁膜1502上に半導体膜を形成する。半導体膜1503は、下地絶縁膜1502を形成した後、大気に曝さずに形成することが望ましい。半導体膜の膜厚は20〜200nm(望ましくは40〜170nm、好ましくは50〜150nm)とする。   Next, a semiconductor film is formed over the base insulating film 1502. The semiconductor film 1503 is preferably formed without being exposed to the air after the base insulating film 1502 is formed. The thickness of the semiconductor film is 20 to 200 nm (desirably 40 to 170 nm, preferably 50 to 150 nm).

そして、実施の形態1に従って、半導体膜1503に対して、基本波であるレーザ光を照射し、多光子吸収を生じさせることによって結晶化する。半導体膜1503へのレーザ光の照射により、結晶構造を有する半導体膜1504が形成される。なお、図15(A)は、レーザ光の走査途中を示す断面図である。   Then, according to Embodiment Mode 1, the semiconductor film 1503 is crystallized by irradiating a laser beam which is a fundamental wave to cause multiphoton absorption. By irradiating the semiconductor film 1503 with laser light, a semiconductor film 1504 having a crystal structure is formed. Note that FIG. 15A is a cross-sectional view illustrating the middle of scanning with laser light.

次いで、図15(B)に示すように、結晶構造を有する半導体膜1504を選択的にエッチングして、島状の半導体膜1506〜1508を形成した後、ゲート絶縁膜1509を形成する。ゲート絶縁膜1509は、プラズマCVD法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒素を含む酸化珪素又は酸素を含む窒化珪素を含む膜を、単層で、又は積層させて形成することができる。   Next, as illustrated in FIG. 15B, the semiconductor film 1504 having a crystal structure is selectively etched to form island-shaped semiconductor films 1506 to 1508, and then a gate insulating film 1509 is formed. The gate insulating film 1509 can be formed using a single layer or a stack of films containing silicon nitride, silicon oxide, silicon oxide containing nitrogen, or silicon nitride containing oxygen using a plasma CVD method, a sputtering method, or the like. it can.

なお、ゲート絶縁膜1509を形成した後、水素を3%以上含む雰囲気中で、300〜450℃で1〜12時間の熱処理(この処理を水素化とも呼ぶ)を行ない、島状の半導体膜1506〜1508を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。   Note that after the gate insulating film 1509 is formed, heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3% or more of hydrogen (this process is also referred to as hydrogenation), and the island-shaped semiconductor film 1506 is formed. ˜1508 may be hydrogenated. Further, plasma hydrogenation (using hydrogen excited by plasma) may be performed as another means of hydrogenation.

次に図15(C)に示すように、ゲート電極1510〜1512を形成する。ここでは、SiとWをスパッタ法で積層するように形成した後、レジスト1513をマスクとしてエッチングを行なうことにより、ゲート電極1510〜1512を形成した。勿論、ゲート電極1510〜1512の導電材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ゲート電極は、n型を付与する不純物がドーピングされたSiとNiSi(ニッケルシリサイド)との積層構造や、TaN(窒化タンタル)とW(タングステン)の積層構造としてもよい。また、種々の導電材料を用いて単層でゲート電極を形成しても良い。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。   Next, as shown in FIG. 15C, gate electrodes 1510 to 1512 are formed. Here, after forming Si and W to be laminated by sputtering, the gate electrodes 1510 to 1512 are formed by etching using the resist 1513 as a mask. Needless to say, the conductive material, structure, and manufacturing method of the gate electrodes 1510 to 1512 are not limited to these, and can be selected as appropriate. For example, the gate electrode may have a stacked structure of Si and NiSi (nickel silicide) doped with an impurity imparting n-type, or a stacked structure of TaN (tantalum nitride) and W (tungsten). Alternatively, the gate electrode may be formed with a single layer using various conductive materials. In the case where the gate electrode and the antenna are formed at the same time, materials may be selected in consideration of their functions.

また、レジストマスクの代わりに、SiOx等のマスクを用いてもよい。この場合、選択的にエッチングしてSiOx、SiON等のマスク(ハードマスクと呼ばれる。)を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極1510〜1512を形成することができる。また、レジスト1513を用いずに、液滴吐出法を用いて選択的にゲート電極1510〜1512を形成しても良い。   In place of the resist mask, a mask such as SiOx may be used. In this case, a step of selectively etching to form a mask (referred to as a hard mask) of SiOx, SiON or the like is added, but since the film thickness of the mask during etching is less than that of the resist, a gate electrode having a desired width is formed. 1510-1512 can be formed. Alternatively, the gate electrodes 1510 to 1512 may be selectively formed using a droplet discharge method without using the resist 1513.

次いで、図15(D)に示すように、pチャネル型TFTとなる島状の半導体膜1507をレジスト1515で覆い、ゲート電極1510、1512をマスクとして、島状の半導体膜1506、1508に、n型を付与する不純物元素(代表的にはP(リン)又はAs(砒素))を低濃度にドープする。このドーピング工程によって、ゲート絶縁膜1509を介してドーピングがなされ、島状の半導体膜1506、1508に、一対の低濃度不純物領域1516、1517が形成される。なお、このドーピング工程は、pチャネル型TFTとなる島状の半導体膜1507をレジストで覆わずに行っても良い。   Next, as illustrated in FIG. 15D, the island-shaped semiconductor film 1507 to be a p-channel TFT is covered with a resist 1515, and the island-shaped semiconductor films 1506 and 1508 are formed on the island-shaped semiconductor films 1506 and 1508 using the gate electrodes 1510 and 1512 as masks. An impurity element imparting a mold (typically, P (phosphorus) or As (arsenic)) is doped at a low concentration. By this doping step, doping is performed through the gate insulating film 1509, and a pair of low-concentration impurity regions 1516 and 1517 are formed in the island-shaped semiconductor films 1506 and 1508. Note that this doping step may be performed without covering the island-shaped semiconductor film 1507 to be a p-channel TFT with a resist.

次いで、図15(E)に示すように、レジスト1515をアッシング等により除去した後、nチャネル型TFTとなる島状の半導体膜1506、1508を覆うように、レジスト1518を新たに形成し、ゲート電極1511をマスクとして、島状の半導体膜1507に、p型を付与する不純物元素(代表的にはB(ホウ素))を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜1509を介してドーピングがなされ、島状の半導体膜1507に、一対のp型の高濃度不純物領域1520が形成される。   Next, as shown in FIG. 15E, after the resist 1515 is removed by ashing or the like, a resist 1518 is newly formed so as to cover the island-shaped semiconductor films 1506 and 1508 to be n-channel TFTs. Using the electrode 1511 as a mask, the island-shaped semiconductor film 1507 is doped with an impurity element imparting p-type conductivity (typically B (boron)) at a high concentration. By this doping step, doping is performed through the gate insulating film 1509, and a pair of p-type high concentration impurity regions 1520 are formed in the island-shaped semiconductor film 1507.

次いで、図16(A)に示すように、レジスト1518をアッシング等により除去した後、ゲート絶縁膜1509及びゲート電極1510〜1512を覆うように、絶縁膜1521を形成する。   Next, as illustrated in FIG. 16A, after removing the resist 1518 by ashing or the like, an insulating film 1521 is formed so as to cover the gate insulating film 1509 and the gate electrodes 1510 to 1512.

その後、エッチバック法により、絶縁膜1521、ゲート絶縁膜1509を部分的にエッチングし、図16(B)に示すように、ゲート電極1510〜1512の側壁に接するサイドウォール1522〜1524を自己整合的(セルフアライン)に形成する。エッチングガスとしては、CHFとHeの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。 After that, the insulating film 1521 and the gate insulating film 1509 are partially etched by an etch back method, and the side walls 1522 to 1524 in contact with the side walls of the gate electrodes 1510 to 1512 are self-aligned as shown in FIG. (Self-aligned). As an etching gas, a mixed gas of CHF 3 and He was used. Note that the step of forming the sidewall is not limited to these.

次いで、図16(C)に示すように、pチャネル型TFTとなる島状の半導体膜1507を覆うように、レジスト1526を新たに形成し、ゲート電極1510、1512及びサイドウォール1522、1524をマスクとして、n型を付与する不純物元素(代表的にはP又はAs)を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜1509を介して島状の半導体膜1506、1508にドーピングがなされ、一対のn型の高濃度不純物領域1527、1528が形成される。   Next, as shown in FIG. 16C, a resist 1526 is newly formed so as to cover the island-shaped semiconductor film 1507 to be a p-channel TFT, and the gate electrodes 1510 and 1512 and the sidewalls 1522 and 1524 are masked. As described above, an impurity element imparting n-type (typically P or As) is doped at a high concentration. By this doping step, the island-shaped semiconductor films 1506 and 1508 are doped through the gate insulating film 1509, and a pair of n-type high concentration impurity regions 1527 and 1528 are formed.

次に、レジスト1526をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、50nmのSiON膜を成膜した後、550℃、4時間、窒素雰囲気下において、加熱処理を行なえばよい。また、水素を含むSiNx膜を、100nmの膜厚に形成した後、410℃、1時間、窒素雰囲気下において、加熱処理を行なうことにより、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中に存在するダングリングボンドを終端させるものであり、水素化工程などと呼ばれる。   Next, after removing the resist 1526 by ashing or the like, the impurity regions may be thermally activated. For example, after a 50 nm SiON film is formed, heat treatment may be performed in a nitrogen atmosphere at 550 ° C. for 4 hours. In addition, after the SiNx film containing hydrogen is formed to a thickness of 100 nm, defects in the polycrystalline semiconductor film can be improved by performing heat treatment at 410 ° C. for 1 hour in a nitrogen atmosphere. This terminates dangling bonds existing in the polycrystalline semiconductor film, for example, and is called a hydrogenation process.

上述した一連の工程により、nチャネル型TFT1530、pチャネル型TFT1531、nチャネル型TFT1532が形成される。上記作製工程において、エッチバック法の条件を適宜変更し、サイドウォールのサイズを調整することで、チャネル長0.2μm〜2μmのTFTを形成することができる。   Through the series of steps described above, an n-channel TFT 1530, a p-channel TFT 1531, and an n-channel TFT 1532 are formed. In the manufacturing process, a TFT having a channel length of 0.2 μm to 2 μm can be formed by appropriately changing the conditions of the etch back method and adjusting the size of the sidewall.

さらに、この後、TFT1530〜1532を保護するためのパッシベーション膜を形成しても良い。   Further, after that, a passivation film for protecting the TFTs 1530 to 1532 may be formed.

次いで、図16(D)に示すように、TFT1530〜1532を覆うように、第1の層間絶縁膜1533を形成する。   Next, as illustrated in FIG. 16D, a first interlayer insulating film 1533 is formed so as to cover the TFTs 1530 to 1532.

さらに、第1の層間絶縁膜1533上に、第2の層間絶縁膜1534を形成する。なお、第1の層間絶縁膜1533又は第2の層間絶縁膜1534と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第1の層間絶縁膜1533又は第2の層間絶縁膜1534の膜剥がれや割れが生じるのを防ぐために、第1の層間絶縁膜1533又は第2の層間絶縁膜1534中にフィラーを混入させておいても良い。   Further, a second interlayer insulating film 1534 is formed over the first interlayer insulating film 1533. Note that the first interlayer insulating film 1533 or the second interlayer insulating film 1534 and the first interlayer insulating film 1533 or the first interlayer insulating film 1533 or the second interlayer insulating film 1534 due to a stress generated from a difference in thermal expansion coefficient between a conductive material or the like that forms a wiring to be formed later. In order to prevent peeling or cracking of the second interlayer insulating film 1534, a filler may be mixed in the first interlayer insulating film 1533 or the second interlayer insulating film 1534.

次いで、図16(D)に示すように、第1の層間絶縁膜1533、第2の層間絶縁膜1534及びゲート絶縁膜1509にコンタクトホールを形成し、TFT1530〜1532に接続する配線1535〜1539を形成する。なお、配線1535、1536はnチャネル型TFT1530の高濃度不純物領域1527に、配線1536、1537はpチャネル型TFT1531の高濃度不純物領域1520に、配線1538、1539はnチャネル型TFT1532の高濃度不純物領域1528に、それぞれ接続されている。さらに配線1539は、nチャネル型TFT1532のゲート電極1512にも接続されている。nチャネル型TFT1532は、乱数ROMのメモリ素子として用いることができる。   Next, as shown in FIG. 16D, contact holes are formed in the first interlayer insulating film 1533, the second interlayer insulating film 1534, and the gate insulating film 1509, and wirings 1535 to 1539 connected to the TFTs 1530 to 1532 are formed. Form. Note that the wirings 1535 and 1536 are in the high concentration impurity region 1527 of the n-channel TFT 1530, the wirings 1536 and 1537 are in the high concentration impurity region 1520 of the p-channel TFT 1531, and the wirings 1538 and 1539 are in the high concentration impurity region of the n-channel TFT 1532. 1528, respectively. Further, the wiring 1539 is connected to the gate electrode 1512 of the n-channel TFT 1532. The n-channel TFT 1532 can be used as a memory element of a random number ROM.

次いで、図16(E)に示すように、配線1535〜1539を覆うように、第2の層間絶縁膜1534上に第3の層間絶縁膜1541を形成する。第3の層間絶縁膜1541は、配線1535が一部露出する様な位置に開口部を有するように形成する。なお、第3の層間絶縁膜1541は、第1の層間絶縁膜1533と同様の材料を用いて形成することが可能である。   Next, as illustrated in FIG. 16E, a third interlayer insulating film 1541 is formed over the second interlayer insulating film 1534 so as to cover the wirings 1535 to 1539. The third interlayer insulating film 1541 is formed to have an opening at a position where the wiring 1535 is partially exposed. Note that the third interlayer insulating film 1541 can be formed using a material similar to that of the first interlayer insulating film 1533.

次に、第3の層間絶縁膜1541上にアンテナ1542を形成する。アンテナ1542は、Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn、Niなどの金属、金属化合物を1つまたは複数有する導電材料を用いることができる。そしてアンテナ1542は、配線1535と接続されている。なお、図16(E)では、アンテナ1542が配線1535と直接接続されているが、本発明のICタグはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ1542と配線1535とを電気的に接続するようにしても良い。   Next, an antenna 1542 is formed over the third interlayer insulating film 1541. The antenna 1542 is formed using a conductive material including one or more metals such as Ag, Au, Cu, Pd, Cr, Mo, Ti, Ta, W, Al, Fe, Co, Zn, Sn, and Ni, and a metal compound. Can do. The antenna 1542 is connected to the wiring 1535. In FIG. 16E, the antenna 1542 is directly connected to the wiring 1535; however, the IC tag of the present invention is not limited to this structure. For example, the antenna 1542 and the wiring 1535 may be electrically connected using a separately formed wiring.

アンテナ1542は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。図16(E)では、アンテナ1542が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ1542を形成することも可能である。例えば、Niなどで形成した配線に、Cuを無電解めっきでコーティングして、アンテナ1542を形成しても良い。   The antenna 1542 can be formed by a printing method, a photolithography method, an evaporation method, a droplet discharge method, or the like. In FIG. 16E, the antenna 1542 is formed using a single-layer conductive film; however, an antenna 1542 in which a plurality of conductive films are stacked can be formed. For example, the antenna 1542 may be formed by coating a wiring formed of Ni or the like with electroless plating.

なお液滴吐出法とは、所定の組成物を含む液滴をノズルの細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ1542を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ICタグの作製に費やされるコストを抑えることができる。   The droplet discharge method means a method of forming a predetermined pattern by discharging droplets containing a predetermined composition from the pores of the nozzle, and includes an ink jet method and the like in its category. The printing method includes a screen printing method and an offset printing method. By using a printing method or a droplet discharge method, the antenna 1542 can be formed without using an exposure mask. In addition, unlike the photolithography method, there is no waste of material that is removed by etching in the droplet discharge method and the printing method. Further, since it is not necessary to use an expensive exposure mask, the cost for manufacturing the IC tag can be suppressed.

液滴吐出法または各種印刷法を用いる場合、例えば、CuをAgでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ1542を形成する場合、該アンテナ1542の密着性が高まるような処理を、第3の層間絶縁膜1541の表面に施すことが望ましい。 In the case of using a droplet discharge method or various printing methods, for example, conductive particles in which Cu is coated with Ag can be used. Note that in the case where the antenna 1542 is formed by a droplet discharge method, it is preferable to perform treatment on the surface of the third interlayer insulating film 1541 so that the adhesion of the antenna 1542 is increased.

密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第3の層間絶縁膜1541の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第3の層間絶縁膜1541の表面に付着させる方法、第3の層間絶縁膜1541の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。   As a method for improving the adhesion, specifically, for example, a method of attaching a metal or a metal compound capable of enhancing the adhesion of the conductive film or the insulating film to the surface of the third interlayer insulating film 1541 by catalytic action. An organic insulating film having high adhesion to the conductive film or insulating film to be formed, a method of attaching a metal or a metal compound to the surface of the third interlayer insulating film 1541, and a surface of the third interlayer insulating film 1541 Examples include a method of performing surface modification by performing plasma treatment under atmospheric pressure or reduced pressure.

第3の層間絶縁膜1541に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば1〜10nmとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第3の層間絶縁膜1541の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。   When the metal or metal compound attached to the third interlayer insulating film 1541 has conductivity, the sheet resistance is controlled so that the normal operation of the antenna is not hindered. Specifically, the average thickness of the conductive metal or metal compound is controlled to be, for example, 1 to 10 nm, or the metal or metal compound is partially or entirely insulated by oxidation. You can do it. Alternatively, the deposited metal or metal compound may be selectively removed by etching except for the region where the adhesion is desired to be improved. Alternatively, the metal or the metal compound may be selectively attached only to a specific region by using a droplet discharge method, a printing method, a sol-gel method, or the like, instead of attaching the metal or the metal compound to the entire surface of the substrate in advance. Note that the metal or metal compound does not need to be a completely continuous film on the surface of the third interlayer insulating film 1541, and may be dispersed to some extent.

そして、図17(A)に示すように、アンテナ1542を形成した後、アンテナ1542を覆うように、第3の層間絶縁膜1541上に保護層1545を形成する。保護層1545は、後に剥離層1501をエッチングにより除去する際に、アンテナ1542を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層1545を形成することができる。   Then, as shown in FIG. 17A, after the antenna 1542 is formed, a protective layer 1545 is formed over the third interlayer insulating film 1541 so as to cover the antenna 1542. The protective layer 1545 is formed using a material that can protect the antenna 1542 when the peeling layer 1501 is removed later by etching. For example, the protective layer 1545 can be formed by applying an epoxy resin, an acrylate resin, or a silicon resin soluble in water or alcohols to the entire surface.

次いで、図17(B)に示すように、ICタグを個別に分離するために溝1546を形成する。溝1546は、剥離層1501が露出する程度であれば良い。溝1546の形成は、ダイシング、スクライビングなどを用いることができる。なお、第1の基板1500上に形成されているICタグを分離する必要がない場合、必ずしも溝1546を形成する必要はない。   Next, as shown in FIG. 17B, grooves 1546 are formed in order to separate the IC tags individually. The groove 1546 may be formed so long as the peeling layer 1501 is exposed. The groove 1546 can be formed by dicing, scribing, or the like. Note that the groove 1546 is not necessarily formed when the IC tag formed over the first substrate 1500 does not need to be separated.

次いで、図17(C)に示すように、剥離層1501をエッチングにより除去する。ここでは、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝1546から導入する。例えばClF(三フッ化塩素)を用い、温度を350℃とし、流量を300sccmとし、気圧を798パスカル(798Pa)とし、処理時間を3時間とした条件で行なう。また、ClFガスに窒素を混ぜたガスを用いても良い。ClF等のフッ化ハロゲンを用いることで、剥離層1501が選択的にエッチングされ、第1の基板1500をTFT1530〜1532から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。 Next, as illustrated in FIG. 17C, the peeling layer 1501 is removed by etching. Here, halogen fluoride is used as an etching gas, and the gas is introduced from the groove 1546. For example, ClF 3 (chlorine trifluoride) is used, the temperature is 350 ° C., the flow rate is 300 sccm, the atmospheric pressure is 798 Pascal (798 Pa), and the treatment time is 3 hours. Further, a gas in which nitrogen is mixed with ClF 3 gas may be used. By using halogen fluoride such as ClF 3 , the peeling layer 1501 is selectively etched, and the first substrate 1500 can be peeled from the TFTs 1530 to 1532. The halogen fluoride may be either a gas or a liquid.

TFTを含む集積回路を絶縁基板から剥離する方法は、本実施の形態で示したようにアモルファスシリコン膜のエッチングを用いる方法に限定されず、他の様々な方法を用いることができる。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を脆弱化した後、剥離を行えば金属酸化膜上に設けられたTFTを含む集積回路を剥離することができる。また例えば、剥離層をレーザ光の照射により少なくとも1部破壊し、TFTを含む集積回路を基板から剥離することもできる。また例えば、TFTを含む集積回路が形成された基板を機械的に削除、または基板を溶液やガスによるエッチングで除去することで、TFTを含む集積回路を基板から剥離することもできる。   The method for peeling the integrated circuit including the TFT from the insulating substrate is not limited to the method using etching of the amorphous silicon film as shown in this embodiment mode, and various other methods can be used. For example, if a metal oxide film is provided between a substrate having high heat resistance and an integrated circuit, the metal oxide film is weakened, and then peeled off, the integrated circuit including the TFT provided on the metal oxide film is peeled off. Can do. Further, for example, at least part of the peeling layer can be broken by laser light irradiation, and the integrated circuit including the TFT can be peeled from the substrate. Further, for example, the integrated circuit including the TFT can be separated from the substrate by mechanically deleting the substrate on which the integrated circuit including the TFT is formed or removing the substrate by etching with a solution or a gas.

次に図18(A)に示すように、剥離されたTFT1530〜1532及びアンテナ1542を、接着剤1550を用いて第2の基板1551に貼り合わせる。接着剤1550は、第2の基板1551と下地絶縁膜1502とを貼り合わせることができる材料を用いる。接着剤1550は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。   Next, as illustrated in FIG. 18A, the peeled TFTs 1530 to 1532 and the antenna 1542 are attached to the second substrate 1551 with an adhesive 1550. As the adhesive 1550, a material capable of bonding the second substrate 1551 and the base insulating film 1502 is used. As the adhesive 1550, for example, various curable adhesives such as a reactive curable adhesive, a thermosetting adhesive, a photocurable adhesive such as an ultraviolet curable adhesive, and an anaerobic adhesive can be used.

なお、第2の基板1551として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。   Note that the second substrate 1551 can be formed using an organic material such as flexible paper or plastic.

次いで、図18(B)に示すように、保護層1545を除去した後、アンテナ1542を覆うように接着剤1552を第3の層間絶縁膜1541上に塗布し、カバー材1553を貼り合わせる。カバー材1553は第2の基板1551と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤1552の厚さは、例えば10〜200μmとすれば良い。   Next, as illustrated in FIG. 18B, after the protective layer 1545 is removed, an adhesive 1552 is applied over the third interlayer insulating film 1541 so as to cover the antenna 1542, and a cover material 1553 is attached. The cover material 1553 can be formed using a flexible organic material such as paper or plastic similarly to the second substrate 1551. The thickness of the adhesive 1552 may be, for example, 10 to 200 μm.

また接着剤1552は、カバー材1553と第3の層間絶縁膜1541及びアンテナ1542とを貼り合わせることができる材料を用いる。接着剤1552は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。   For the adhesive 1552, a material capable of bonding the cover material 1553 to the third interlayer insulating film 1541 and the antenna 1542 is used. As the adhesive 1552, for example, various curable adhesives such as a reaction curable adhesive, a thermosetting adhesive, a photocurable adhesive such as an ultraviolet curable adhesive, and an anaerobic adhesive can be used.

上述した各工程を経て、ICタグが完成する。上記作製方法によって、トータルの膜厚0.3μm以上3μm以下、代表的には2μm程度の飛躍的に薄い集積回路を第2の基板1551とカバー材1553との間に形成することができる。   The IC tag is completed through the above-described steps. By the above manufacturing method, an extremely thin integrated circuit with a total film thickness of 0.3 μm to 3 μm, typically about 2 μm, can be formed between the second substrate 1551 and the cover material 1553.

なお、集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤1550と接着剤1552との間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。また、ICタグが有する集積回路の占める面積を、5mm四方(25mm)以下、より望ましくは0.3mm四方(0.09mm)〜4mm四方(16mm)程度とすることができる。 Note that the thickness of the integrated circuit includes not only the thickness of the semiconductor element itself but also the thicknesses of various insulating films and interlayer insulating films formed between the adhesive 1550 and the adhesive 1552. Further, the area occupied by the integrated circuit included in the IC tag, 5 mm square (25 mm 2) or less, and more preferably may be 0.3mm square (0.09 mm 2) to 4 mm square (16 mm 2) degree.

なお、本実施の形態では、耐熱性の高い第1の基板1500と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のICタグの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。   Note that this embodiment mode describes a method for separating a substrate and an integrated circuit by providing a separation layer between the first substrate 1500 having high heat resistance and the integrated circuit and removing the separation layer by etching. However, the manufacturing method of the IC tag of the present invention is not limited to this configuration. For example, a metal oxide film may be provided between a substrate having high heat resistance and the integrated circuit, and the integrated circuit may be peeled by weakening the metal oxide film by crystallization. Alternatively, a separation layer using an amorphous semiconductor film containing hydrogen is provided between a substrate with high heat resistance and an integrated circuit, and the separation layer is removed by laser light irradiation to separate the substrate and the integrated circuit. You may do it. Alternatively, the integrated circuit may be separated from the substrate by mechanically removing the highly heat-resistant substrate on which the integrated circuit is formed or removing the substrate by etching with a solution or gas.

なお、本実施の形態では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。   Note that although an example in which the antenna is formed over the same substrate as the integrated circuit has been described in this embodiment, the present invention is not limited to this structure. An antenna formed over another substrate and the integrated circuit may be bonded later to be electrically connected.

なお一般的にRFICで用いられている電波の周波数は、13.56MHz、2.45GHzが多く、該周波数の電波を検波できるようにICタグを形成することが、汎用性を高める上で非常に重要である。   In general, the frequency of radio waves used in RFIC is 13.56 MHz and 2.45 GHz, and it is very important to improve the versatility by forming an IC tag so that radio waves of this frequency can be detected. is important.

また本実施の形態のICタグでは、半導体基板を用いて形成されたRFICよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ICタグのコストを大幅に低くすることができる。   In addition, the IC tag of this embodiment has an advantage that radio waves are less likely to be shielded than an RFIC formed using a semiconductor substrate, and the signal can be prevented from being attenuated by shielding the radio waves. Therefore, it is not necessary to use a semiconductor substrate, so that the cost of the IC tag can be significantly reduced.

なお、本実施の形態では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。   Note that although an example in which the integrated circuit is separated and attached to a flexible substrate is described in this embodiment, the present invention is not limited to this structure. For example, in the case where a substrate having a heat resistant temperature that can withstand heat treatment in a manufacturing process of an integrated circuit, such as a glass substrate, is used, the integrated circuit is not necessarily peeled off.

また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、実施の形態4、または実施の形態5と自由に組み合わせることができる。   Further, this embodiment mode can be freely combined with Embodiment Mode 1, Embodiment Mode 2, Embodiment Mode 3, Embodiment Mode 4, or Embodiment Mode 5.

(実施の形態7)
本発明のレーザ照射装置を用いて作製したTFTを用いて様々な電子機器を完成させることができる。そのような電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD))等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。
(Embodiment 7)
Various electronic devices can be completed using TFTs manufactured using the laser irradiation apparatus of the present invention. Such electronic devices include video cameras, digital cameras, goggles-type displays, navigation systems, sound playback devices (car audio, audio components, etc.), personal computers, game devices, portable information terminals (mobile computers, mobile phones, mobile phones) Type game machine or electronic book), an image playback device (specifically, a device equipped with a display capable of playing back a recording medium such as Digital Versatile Disc (DVD) and displaying the image), etc. Is mentioned.

本発明を用いることにより、半導体膜に対して良好にレーザ照射処理を行うことができるため、基板上において半導体素子のレイアウトや大きさの自由度を高くすることや、集積度を向上することが可能となる。また、製作した半導体素子の製品品質は良好な状態であり、かつばらつきをなくすことが可能になる。その具体例を図19を用いて説明する。   By using the present invention, laser irradiation treatment can be favorably performed on a semiconductor film, so that the degree of freedom in layout and size of semiconductor elements on the substrate can be increased and the degree of integration can be improved. It becomes possible. In addition, the product quality of the manufactured semiconductor element is in a good state, and variations can be eliminated. A specific example will be described with reference to FIG.

図19(A)は表示装置であり、筐体1901、支持台1902、表示部1903、スピーカー部1904、ビデオ入力端子1905などを含む。この表示装置は、他の実施の形態で示した作製方法により形成した薄膜トランジスタをその表示部1903および駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。   FIG. 19A illustrates a display device, which includes a housing 1901, a support base 1902, a display portion 1903, a speaker portion 1904, a video input terminal 1905, and the like. This display device is manufactured by using a thin film transistor formed by a manufacturing method shown in another embodiment mode for the display portion 1903 and a driver circuit. The display device includes a liquid crystal display device, a light emitting device, and the like, and specifically includes all information display devices such as a computer, a television receiver, and an advertisement display.

図19(B)はコンピュータであり、筐体1911、表示部1912、キーボード1913、外部接続ポート1914、ポインティングマウス1915などを含む。上述した実施の形態で示した作製方法を用いることにより、表示部1912やその他の回路への適用が可能である。さらに、本発明は本体内部のCPU、メモリなどの半導体装置にも適用が可能である。   FIG. 19B illustrates a computer, which includes a housing 1911, a display portion 1912, a keyboard 1913, an external connection port 1914, a pointing mouse 1915, and the like. By using the manufacturing methods described in the above embodiments, application to the display portion 1912 and other circuits is possible. Furthermore, the present invention can also be applied to semiconductor devices such as a CPU and a memory inside the main body.

また、図19(C)は携帯電話であり、携帯情報端末の1つの代表例である。この携帯電話は筐体1921、表示部1922、センサ部1924、操作キー1923などを含む。センサ部1924は、光センサ素子を有しており、センサ部1924で得られる照度に合わせて表示部1922の輝度コントロールを行ったり、センサ部1924で得られる照度に合わせて操作キー1923の照明制御を行うことで携帯電話の消費電流を抑えることができる。また、CCDなどの撮像機能を有する携帯電話であれば、光学ファインダーの近くに設けられたセンサ部1924のセンサ受光量が変化することで撮影者が光学ファインダーを覗いたか否かを検出する。撮影者が光学ファインダーを覗いている場合には、表示部1922をオフとすることで消費電力を抑えることができる。 FIG. 19C illustrates a mobile phone, which is a typical example of a portable information terminal. This mobile phone includes a housing 1921, a display portion 1922, a sensor portion 1924, operation keys 1923, and the like. The sensor unit 1924 includes an optical sensor element, and controls the luminance of the display unit 1922 according to the illuminance obtained by the sensor unit 1924 or controls illumination of the operation key 1923 according to the illuminance obtained by the sensor unit 1924. By doing so, the current consumption of the mobile phone can be suppressed. In the case of a mobile phone having an imaging function such as a CCD, it is detected whether or not the photographer has looked into the optical viewfinder by changing the amount of light received by the sensor unit 1924 provided near the optical viewfinder. When the photographer is looking into the optical viewfinder, power consumption can be suppressed by turning off the display portion 1922.

上記の携帯電話を初めとして、PDA(Personal Digital Assistants、情報携帯端末)、デジタルカメラ、小型ゲーム機などの電子機器は携帯情報端末であるため、表示画面が小さい。従って、上述した実施の形態で示した微細なトランジスタを用いてCPU、メモリ、センサなどの機能回路を形成することによって、小型・軽量化を図ることができる。   Since electronic devices such as PDAs (Personal Digital Assistants, information portable terminals), digital cameras, and small game machines are portable information terminals, the display screen is small. Therefore, by forming a functional circuit such as a CPU, a memory, or a sensor using the fine transistor described in the above embodiment, the size and weight can be reduced.

また、本発明のレーザ照射装置を用いて作成したTFTを薄膜集積回路、または非接触型薄膜集積回路装置(無線ICタグ、RFID(無線認証、Radio Frequency Identification)とも呼ばれる)として用いることもできる。また、ICタグを様々な電子機器に貼り付けることにより、電子機器の流通経路などを明確にすることができる。 In addition, a TFT formed using the laser irradiation apparatus of the present invention can also be used as a thin film integrated circuit or a non-contact thin film integrated circuit device (a wireless IC tag, also referred to as RFID (radio frequency identification)). In addition, by attaching the IC tag to various electronic devices, the distribution route of the electronic devices can be clarified.

図19(D)は、パスポート1941に無線ICタグ1942を付けている状態を示している。また、パスポート1941に無線ICタグを埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック(T/C)、健康保険証、住民票、戸籍謄本などに無線ICタグを付けたり埋め込むことができる。この場合、本物であることを示す情報のみを無線ICタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。これは、他の実施の形態で示したメモリを用いることにより実現できる。このようにタグとして利用することによって、偽造されたものと区別することが可能になる。 FIG. 19D illustrates a state where the wireless IC tag 1942 is attached to the passport 1941. A wireless IC tag may be embedded in the passport 1941. Similarly, you can attach or embed a wireless IC tag to a driver's license, credit card, banknote, coin, securities, gift certificate, ticket, traveler's check (T / C), health insurance card, resident card, family register copy, etc. it can. In this case, only information indicating authenticity is input to the wireless IC tag, and an access right is set so that information cannot be read or written illegally. This can be realized by using the memory shown in another embodiment. By using it as a tag in this way, it becomes possible to distinguish it from a forged one.

このほかに、無線ICタグをメモリとして用いることも可能である。図19(E)は無線ICタグ1951を野菜の包装に貼り付けるラベルに用いた場合の例を示している。また、包装そのものに無線ICタグを貼り付けたり埋め込んだりしても構わない。無線ICタグ1951には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録することが可能になる。無線ICタグ1951からの情報は、無線式のリーダ1952のアンテナ部1953で受信して読み取り、リーダ1952の表示部1954に表示することによって、卸売業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない場合は読み込み、書き込み、書き換え、消去ができない仕組みになっている。 In addition, a wireless IC tag can be used as a memory. FIG. 19E illustrates an example in which the wireless IC tag 1951 is used as a label attached to a vegetable package. Further, a wireless IC tag may be attached or embedded in the package itself. The wireless IC tag 1951 includes a production stage process such as production place, producer, date of manufacture, processing method, product distribution process, price, quantity, usage, shape, weight, expiration date, various authentication information, etc. Can be recorded. Information from the wireless IC tag 1951 is received and read by the antenna unit 1953 of the wireless reader 1952 and displayed on the display unit 1954 of the reader 1952 so that the wholesaler, retailer, and consumer can easily grasp the information. become. In addition, by setting access rights for each of producers, traders, and consumers, a system is incapable of reading, writing, rewriting, and erasing without access rights.

また、無線ICタグは以下のように用いることができる。会計の際に無線ICタグに会計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ICタグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。 The wireless IC tag can be used as follows. At the time of accounting, the fact that accounting has been completed is entered in the wireless IC tag, and a check means is provided at the exit to check whether accounting has been written on the wireless IC tag. If you try to leave the store without checking out, an alarm will sound. This method can prevent forgetting to pay and shoplifting.

さらに、顧客のプライバシー保護を考慮すると、次のような方法にすることも可能である。レジで会計をする段階で、(1)無線ICタグに入力されているデータを暗証番号などでロックする、(2)無線ICタグに入力されているデータそのものを暗号化する、(3)無線ICタグに入力されているデータを消去する、(4)無線ICタグに入力されているデータを破壊する、のいずれかを行う。これらは上記実施の形態にて挙げたメモリを用いることによって実現することができる。そして、出口にチェック手段を設け、(1)〜(4)のいずれかの処理が行われたか、または無線ICタグのデータに何も処理が行われていない状態であるかをチェックすることによって、会計の有無をチェックする。このようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反して無線ICタグの情報を読み取られることを防止することができる。 Further, in consideration of customer privacy protection, the following method can be used. At the stage of accounting at the cash register, (1) lock the data input to the wireless IC tag with a password, (2) encrypt the data itself input to the wireless IC tag, (3) wireless Either the data input to the IC tag is deleted, or (4) the data input to the wireless IC tag is destroyed. These can be realized by using the memory described in the above embodiment. Then, by providing a check means at the exit, it is checked whether any of the processes (1) to (4) has been performed, or whether the wireless IC tag data has not been processed. Check for accounting. In this way, it is possible to check whether or not there is a transaction in the store, and it is possible to prevent information on the wireless IC tag from being read outside the store against the will of the owner.

以上に挙げた無線ICタグは、従来用いているバーコードより製造コストが高いため、コスト低減を図る必要がある。本発明を用いることによって、一度の走査で形成される大粒径結晶の領域の幅を拡大することができ、隣り合う結晶化領域の境界部(すなわち微結晶領域)の割合が従来と比較して大幅に減少し、無駄なく半導体素子を形成することができるため、コストの低減に有効である。また、どの無線ICタグも品質が高く、かつ性能のばらつきがないように製作することができる。 Since the wireless IC tag mentioned above has a higher manufacturing cost than a conventionally used barcode, it is necessary to reduce the cost. By using the present invention, the width of the large grain crystal region formed in one scan can be expanded, and the ratio of the boundary portion (that is, the microcrystalline region) between adjacent crystallized regions is compared with the conventional case. Therefore, the semiconductor element can be formed without waste, which is effective in reducing the cost. In addition, any wireless IC tag can be manufactured with high quality and no variation in performance.

以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明により作製された半導体装置を様々な分野の電子機器に用いることができる。   As described above, the applicable range of the semiconductor device manufactured according to the present invention is so wide that the semiconductor device manufactured according to the present invention can be used for electronic devices in various fields.

また、本実施の形態は、実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、または実施の形態6と自由に組み合わせることができる。   This embodiment mode can be freely combined with Embodiment Mode 1, Embodiment Mode 2, Embodiment Mode 3, Embodiment Mode 4, Embodiment Mode 5, or Embodiment Mode 6.

本発明により、波長変換のための非線形光学素子を必要とせず、非常に大出力なレーザビームを得ることができる。従って、一度の走査で形成される大粒径結晶の領域の幅を拡大することができるため、格段に生産性を向上させることができる。   According to the present invention, a non-linear optical element for wavelength conversion is not required, and a very high output laser beam can be obtained. Accordingly, the width of the large grain crystal region formed by one scan can be increased, and the productivity can be significantly improved.

本発明のレーザ照射装置の一例を示す斜視図。The perspective view which shows an example of the laser irradiation apparatus of this invention. 本発明の光学系を示す図である。It is a figure which shows the optical system of this invention. 光学顕微鏡で得られた写真図である。It is the photograph figure obtained with the optical microscope. SEMで得られた写真図である。It is the photograph figure obtained by SEM. トップゲート型TFTの作製工程の断面図である。It is sectional drawing of the manufacturing process of top gate type TFT. GOLD構造のTFTの一例を示す断面図である。It is sectional drawing which shows an example of TFT of a GOLD structure. デュアルゲート構造のTFTの一例を示す断面図である。It is sectional drawing which shows an example of TFT of a dual gate structure. 表示装置の断面図の一例を示す図である。It is a figure which shows an example of sectional drawing of a display apparatus. 表示装置の上面図を示す図である。It is a figure which shows the top view of a display apparatus. CPUの作製工程を示す断面図。Sectional drawing which shows the preparation processes of CPU. CPUの作製工程を示す断面図。Sectional drawing which shows the preparation processes of CPU. CPUの作製工程を示す断面図。Sectional drawing which shows the preparation processes of CPU. CPUの作製工程を示す断面図。Sectional drawing which shows the preparation processes of CPU. CPUのブロック図。The block diagram of CPU. ICタグの作製工程を示す断面図。Sectional drawing which shows the manufacturing process of IC tag. ICタグの作製工程を示す断面図。Sectional drawing which shows the manufacturing process of IC tag. ICタグの作製工程を示す断面図。Sectional drawing which shows the manufacturing process of IC tag. ICタグの作製工程を示す断面図。Sectional drawing which shows the manufacturing process of IC tag. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device.

符号の説明Explanation of symbols

10 基板
11 下地絶縁膜
12 非晶質構造を有する半導体膜
13 照射領域
14 結晶構造を有する半導体膜
15 矢印
16 レーザ光
17 半導体層
18 ゲート絶縁膜
19 ゲート電極
20 ソース領域
21 ドレイン領域
22 チャネル形成領域
23 層間絶縁膜
24 ソース電極
25 ドレイン電極
26 第1のLDD領域
27 第2のLDD領域
28 保護膜
29a 上層
29b 下層
30a 光学系
30b 光学系
31a ソース領域
31b ドレイン領域
32 チャネル形成領域
33a 第1の層間絶縁膜
33b 第2の層間絶縁膜
36 第1のLDD領域
37 第2のLDD領域
38a 第1のゲート絶縁膜
38b 第2のゲート絶縁膜
39 ゲート電極
101 レーザ発振器
102 スリット
103 ミラー
104 第1のシリンドリカルレンズ
105 第2のシリンドリカルレンズ
106 半導体膜
107 基板固定ステージ
108 Xステージ
109 Yステージ
110 レーザビーム
111 ビーム照射領域
610 基板
616 平坦化絶縁膜
623 第1の電極
624 有機化合物を含む層
625 第2の電極
626 透明保護層
627 透明な充填材
628 シール材
629 絶縁物
631 異方性導電膜
632 FPC
633 封止基板
636 nチャネル型TFT
637 pチャネル型TFT
710 絶縁表面を有する基板
711 下地絶縁膜
712 下部電極
713 第1絶縁膜
714 第2絶縁膜
715 チャネル形成領域
716 ソース領域
717 ドレイン領域
718 第2のゲート絶縁膜
719a 第1低濃度不純物領域
719b 第2低濃度不純物領域
720a 上部電極の上層
720b 上部電極の下層
721 絶縁膜
722 絶縁膜
723 ソース配線
724 ドレイン配線
1201 ソ−ス側駆動回路
1202 画素部
1203 ゲート側駆動回路
1204 封止基板
1205 シール材
1207 接続領域
1208 端子部
1209 FPC
1210 基板
1301 駆動IC
1302 画素部
1304 封止基板
1305 シール材
1307 接続領域
1308 端子部
1309 FPC
1310 基板
1400 基板
1401 下地絶縁膜
1402 非晶質半導体膜
1405 レーザ光
1406a 島状の半導体層
1406b 島状の半導体層
1406c 島状の半導体層
1406d 島状の半導体層
1406e 島状の半導体層
1408 ゲート絶縁膜
1409a 導電膜
1409b 導電膜
1410 レジストマスク
1413 ゲート長
1415 レジストマスク
1416a 不純物領域
1416b 不純物領域
1416c 不純物領域
1417 レジストマスク
1418a 不純物領域
1418b 不純物領域
1419a サイドウォール
1419b サイドウォール
1419c サイドウォール
1420a 高濃度不純物領域
1420b 高濃度不純物領域
1420c 高濃度不純物領域
1421 レジストマスク
1422 第1の層間絶縁膜
1423 第2の層間絶縁膜
1425a 配線
1425b 配線
1425c 配線
1425d 配線
1425e 配線
1500 第1の基板
1501 剥離層
1502 下地絶縁膜
1503 半導体膜
1504 結晶構造を有する半導体膜
1506 島状の半導体膜
1507 島状の半導体膜
1508 島状の半導体膜
1509 ゲート絶縁膜
1510 ゲート電極
1511 ゲート電極
1512 ゲート電極
1513 レジスト
1515 レジスト
1516 低濃度不純物領域
1517 低濃度不純物領域
1518 レジスト
1520 高濃度不純物領域
1521 絶縁膜
1522 サイドウォール
1523 サイドウォール
1524 サイドウォール
1526 レジスト
1527 高濃度不純物領域
1528 高濃度不純物領域
1530 nチャネル型TFT
1531 pチャネル型TFT
1532 nチャネル型TFT
1533 第1の層間絶縁膜
1534 第2の層間絶縁膜
1535 配線
1536 配線
1537 配線
1538 配線
1539 配線
1541 第3の層間絶縁膜
1542 アンテナ
1545 保護層
1546 溝
1550 接着剤
1551 第2の基板
1552 接着剤
1553 カバー材
1600 ガラス基板
1601 演算回路
1602 演算回路用の制御部
1603 命令解析部
1604 割り込み制御部
1605 タイミング制御部
1606 レジスタ
1607 レジスタ制御部
1608 バスインターフェイス
1609 ROM
1620 ROMインターフェイス
1621 CLK1
1622 CLK2
1901 筐体
1902 支持台
1903 表示部
1904 スピーカー部
1905 ビデオ入力端子
1911 筐体
1912 表示部
1913 キーボード
1914 外部接続ポート
1915 ポインティングマウス
1921 筐体
1922 表示部
1923 操作キー
1924 センサ部
1941 パスポート
1942 無線ICタグ
1951 無線ICタグ
1952 リーダ
1953 アンテナ部
1954 表示部
DESCRIPTION OF SYMBOLS 10 Substrate 11 Base insulating film 12 Semiconductor film 13 having an amorphous structure Irradiation region 14 Semiconductor film 15 having a crystal structure Arrow 16 Laser beam 17 Semiconductor layer 18 Gate insulating film 19 Gate electrode 20 Source region 21 Drain region 22 Channel formation region 23 Interlayer insulating film 24 Source electrode 25 Drain electrode 26 First LDD region 27 Second LDD region 28 Protective film 29a Upper layer 29b Lower layer 30a Optical system 30b Optical system 31a Source region 31b Drain region 32 Channel formation region 33a First interlayer Insulating film 33b Second interlayer insulating film 36 First LDD region 37 Second LDD region 38a First gate insulating film 38b Second gate insulating film 39 Gate electrode 101 Laser oscillator 102 Slit 103 Mirror 104 First cylindrical Lens 105 Second cylindrical Lens 106 Semiconductor film 107 Substrate fixing stage 108 X stage 109 Y stage 110 Laser beam 111 Beam irradiation area 610 Substrate 616 Planarization insulating film 623 First electrode 624 Layer 625 containing organic compound Second electrode 626 Transparent protective layer 627 Transparent Filler 628 Sealing Material 629 Insulator 631 Anisotropic Conductive Film 632 FPC
633 Sealing substrate 636 n-channel TFT
637 p-channel TFT
710 Substrate having an insulating surface 711 Underlying insulating film 712 Lower electrode 713 First insulating film 714 Second insulating film 715 Channel forming region 716 Source region 717 Drain region 718 Second gate insulating film 719a First low-concentration impurity region 719b Second Low-concentration impurity region 720a Upper electrode upper layer 720b Upper electrode lower layer 721 Insulating film 722 Insulating film 723 Source wiring 724 Drain wiring 1201 Source side driving circuit 1202 Pixel portion 1203 Gate side driving circuit 1204 Sealing substrate 1205 Sealing material 1207 Connection Region 1208 Terminal 1209 FPC
1210 Substrate 1301 Drive IC
1302 Pixel portion 1304 Sealing substrate 1305 Sealing material 1307 Connection region 1308 Terminal portion 1309 FPC
1310 Substrate 1400 Substrate 1401 Underlying insulating film 1402 Amorphous semiconductor film 1405 Laser light 1406a Insular semiconductor layer 1406b Insular semiconductor layer 1406c Insular semiconductor layer 1406d Insular semiconductor layer 1406e Insular semiconductor layer 1408 Gate insulation Film 1409a conductive film 1409b conductive film 1410 resist mask 1413 gate length 1415 resist mask 1416a impurity region 1416b impurity region 1416c impurity region 1417 resist mask 1418a impurity region 1418b impurity region 1419a sidewall 1419b sidewall 1419c sidewall 1420a high concentration impurity region 1420b high Concentration impurity region 1420c High concentration impurity region 1421 Resist mask 1422 First interlayer insulating film 1423 Second layer Interlayer insulating film 1425a Wiring 1425b Wiring 1425c Wiring 1425d Wiring 1425e Wiring 1500 First substrate 1501 Peeling layer 1502 Underlying insulating film 1503 Semiconductor film 1504 Semiconductor film 1506 having a crystal structure Island-like semiconductor film 1507 Island-like semiconductor film 1508 Island-like Semiconductor film 1509 Gate insulating film 1510 Gate electrode 1511 Gate electrode 1512 Gate electrode 1513 Resist 1515 Resist 1516 Low concentration impurity region 1517 Low concentration impurity region 1518 Resist 1520 High concentration impurity region 1521 Insulating film 1522 Side wall 1523 Side wall 1524 Side wall 1526 Resist 1527 High-concentration impurity region 1528 High-concentration impurity region 1530 n-channel TFT
1531 p-channel TFT
1532 n-channel TFT
1533 First interlayer insulating film 1534 Second interlayer insulating film 1535 Wiring 1536 Wiring 1537 Wiring 1538 Wiring 1539 Wiring 1541 Third interlayer insulating film 1542 Antenna 1545 Protective layer 1546 Groove 1550 Adhesive 1551 Adhesive 1553 Adhesive 1553 Cover material 1600 Glass substrate 1601 Arithmetic circuit 1602 Arithmetic circuit control unit 1603 Instruction analysis unit 1604 Interrupt control unit 1605 Timing control unit 1606 Register 1607 Register control unit 1608 Bus interface 1609 ROM
1620 ROM interface 1621 CLK1
1622 CLK2
1901 Housing 1902 Support 1903 Display 1904 Speaker 1905 Video input terminal 1911 Housing 1912 Display 1913 Keyboard 1914 External connection port 1915 Pointing mouse 1921 Housing 1922 Display 1923 Operation key 1924 Sensor 1941 Passport 1942 Wireless IC tag 1951 Wireless IC tag 1952 Reader 1953 Antenna unit 1954 Display unit

Claims (17)

レーザの繰り返し周波数が10MHz以上のレーザ発振器から射出した基本波である第1のレーザビームを集光レンズを用いて整形して第2のレーザビームとし、
前記第2のレーザビームを照射面に照射し、
前記第2のレーザビームを前記照射面に対して相対的に移動させることを特徴とするレーザ照射方法。
A first laser beam, which is a fundamental wave emitted from a laser oscillator having a laser repetition frequency of 10 MHz or more, is shaped using a condenser lens to form a second laser beam,
Irradiating the irradiation surface with the second laser beam;
A laser irradiation method, wherein the second laser beam is moved relative to the irradiation surface.
レーザの繰り返し周波数が10MHz以上のレーザ発振器から射出した基本波である第1のレーザビームを集光レンズを用いて整形して第2のレーザビームとし、
前記第2のレーザビームを被照射体に照射して多光子吸収を生じさせて溶融させ、
前記第2のレーザビームを前記被照射体に対して相対的に移動させることを特徴とするレーザ照射方法。
A first laser beam, which is a fundamental wave emitted from a laser oscillator having a laser repetition frequency of 10 MHz or more, is shaped using a condenser lens to form a second laser beam,
Irradiating the irradiated body with the second laser beam to cause multiphoton absorption and melting,
A laser irradiation method, wherein the second laser beam is moved relative to the irradiated object.
請求項1または請求項2において、前記第1のレーザビームは、パルス幅が1フェムト秒以上10ピコ秒以下で発振することを特徴とするレーザ照射方法。   3. The laser irradiation method according to claim 1, wherein the first laser beam oscillates with a pulse width of 1 femtosecond or more and 10 picoseconds or less. 請求項1乃至3のいずれか一において、前記第1のレーザビームは、Nd、Yb、Cr、Ti、Ho、Erのドーパントをいずれか1つまたは複数添加したSapphire、YAG、セラミックスYAG、セラミックスY、KGW、KYW、MgSiO、YLF、YVO、またはGdVOから選ばれる一種の結晶を有するレーザ発振器から射出されるレーザビームであることを特徴とするレーザ照射方法。 4. The first laser beam according to claim 1, wherein the first laser beam includes Sapphire, YAG, ceramics YAG, ceramics Y to which one or more of Nd, Yb, Cr, Ti, Ho, and Er dopants are added. A laser irradiation method characterized by being a laser beam emitted from a laser oscillator having a kind of crystal selected from 2 O 3 , KGW, KYW, Mg 2 SiO 4 , YLF, YVO 4 , or GdVO 4 . 請求項1乃至4のいずれか一において、前記レーザビームの尖頭出力の範囲は、1GW/cm以上1TW/cm以下であることを特徴とするレーザ照射方法。 5. The laser irradiation method according to claim 1, wherein a range of a peak output of the laser beam is 1 GW / cm 2 or more and 1 TW / cm 2 or less. 基本波であるレーザビームを半導体の表面にて長いビームに加工し、前記長いビームに対して前記半導体の表面を相対的に移動しながら照射して、前記半導体の結晶化を行う工程を含むことを特徴とする半導体装置の作製方法。   Processing a laser beam, which is a fundamental wave, into a long beam on the surface of the semiconductor, and irradiating the semiconductor surface while moving the surface of the semiconductor relative to the long beam to crystallize the semiconductor. A method for manufacturing a semiconductor device. 半導体に不純物領域を形成する工程と、
基本波であるレーザビームを半導体の表面にて長いレーザビームに加工し、前記長いレーザビームに対して前記半導体の表面を相対的に移動しながら照射して、前記半導体に形成された不純物領域の活性化を行う工程と、を含むことを特徴とする半導体装置の作製方法。
Forming an impurity region in the semiconductor;
A laser beam, which is a fundamental wave, is processed into a long laser beam on the surface of the semiconductor, and irradiated while moving the surface of the semiconductor relative to the long laser beam. And a step of activating the semiconductor device.
ガラス基板上に導電層を形成する工程と、
前記導電層を覆う絶縁層を形成する工程と、
前記絶縁層上に半導体層を形成する工程と、
基本波であるレーザビームを半導体層の表面にて長いレーザビームに加工し、前記長いレーザビームに対して前記半導体層の表面を相対的に移動しながら照射する工程と、を含むことを特徴とする半導体装置の作製方法。
Forming a conductive layer on a glass substrate;
Forming an insulating layer covering the conductive layer;
Forming a semiconductor layer on the insulating layer;
Processing a laser beam that is a fundamental wave into a long laser beam on the surface of the semiconductor layer, and irradiating while moving the surface of the semiconductor layer relative to the long laser beam. A method for manufacturing a semiconductor device.
請求項6乃至8のいずれか一において、前記基本波であるレーザビームは、パルス幅が1フェムト秒〜10ピコ秒で発振することを特徴とする半導体装置の作製方法。 9. The method for manufacturing a semiconductor device according to claim 6, wherein the laser beam which is the fundamental wave oscillates with a pulse width of 1 femtosecond to 10 picoseconds. 請求項6乃至9のいずれか一において、前記基本波であるレーザビームは、Sapphire、YAG、セラミックスYAG、セラミックスY、KGW、KYW、MgSiO、YLF、YVO、またはGdVOの結晶に、Nd、Yb、Cr、Ti、Ho、Erのドーパントをいずれか1つまたは複数添加したレーザから選ばれる1種のレーザ発振器から射出されるレーザビームであることを特徴とする半導体装置の作製方法。 In any one of claims 6 to 9, a laser beam wherein a fundamental wave, Sapphire, YAG, ceramics YAG, ceramics Y 2 O 3, KGW, KYW , Mg 2 SiO 4, YLF, YVO 4 or GdVO 4, A laser beam emitted from one type of laser oscillator selected from lasers obtained by adding any one or more of Nd, Yb, Cr, Ti, Ho, Er dopants to the crystal of Manufacturing method. 請求項6乃至10のいずれか一において、前記レーザビームの尖頭出力の範囲は、1GW/cm以上1TW/cm以下であることを特徴とする半導体装置の作製方法。 11. The method for manufacturing a semiconductor device according to claim 6, wherein a range of a peak output of the laser beam is 1 GW / cm 2 or more and 1 TW / cm 2 or less. 基本波を射出するレーザ発振器と、前記レーザ発振器から射出されるレーザビームを照射面にて長いレーザビームに加工する光学部材と、前記レーザビームに対して前記照射面を相対的に移動させる手段と、を有することを特徴とするレーザ照射装置。   A laser oscillator that emits a fundamental wave, an optical member that processes a laser beam emitted from the laser oscillator into a long laser beam on an irradiation surface, and a means for moving the irradiation surface relative to the laser beam; The laser irradiation apparatus characterized by having. 基本波を射出するレーザ発振器と、前記レーザ発振器から射出されるレーザビームを整形する集光レンズとを有し、
前記レーザビームを前記集光レンズによって照射面に投影し、照射する機構を有し、
前記レーザビームに対して前記照射面を相対的に移動させる手段とを有することを特徴とするレーザ照射装置。
A laser oscillator that emits a fundamental wave, and a condenser lens that shapes a laser beam emitted from the laser oscillator,
A mechanism for projecting and irradiating the laser beam onto an irradiation surface with the condenser lens;
Means for moving the irradiation surface relative to the laser beam.
請求項13において、前記集光レンズは、2枚の凸型シリンドリカルレンズであることを特徴とするレーザ照射装置。   14. The laser irradiation apparatus according to claim 13, wherein the condenser lens is two convex cylindrical lenses. 請求項12乃至14のいずれか一において、前記レーザ発振器から射出されるレーザビームは、パルス幅が1フェムト秒以上10ピコ秒以下で発振することを特徴とするレーザ照射装置。   15. The laser irradiation apparatus according to claim 12, wherein the laser beam emitted from the laser oscillator oscillates with a pulse width of 1 femtosecond or more and 10 picoseconds or less. 請求項12乃至15のいずれか一において、レーザ発振器から射出されるレーザビームは、Sapphire、YAG、セラミックスYAG、セラミックスY、KGW、KYW、MgSiO、YLF、YVO、またはGdVOの結晶に、Nd、Yb、Cr、Ti、Ho、Erのドーパントをいずれか1つまたは複数添加したレーザから選ばれる1種のレーザ発振器から射出されるレーザビームであることを特徴とするレーザ照射装置。 In any one of claims 12 to 15, the laser beam emitted from the laser oscillator, Sapphire, YAG, ceramics YAG, ceramics Y 2 O 3, KGW, KYW , Mg 2 SiO 4, YLF, YVO 4 or GdVO, A laser beam emitted from one type of laser oscillator selected from lasers in which any one or a plurality of dopants of Nd, Yb, Cr, Ti, Ho, and Er are added to the crystal 4 Irradiation device. 請求項12乃至16のいずれか一において、前記レーザビームの尖頭出力の範囲は、1GW/cm以上1TW/cm以下であることを特徴とするレーザ照射装置。 17. The laser irradiation apparatus according to claim 12, wherein a range of a peak output of the laser beam is 1 GW / cm 2 or more and 1 TW / cm 2 or less.
JP2005305339A 2004-10-20 2005-10-20 Laser irradiation method, laser irradiation apparatus, and manufacturing method of semiconductor device Withdrawn JP2006148086A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005305339A JP2006148086A (en) 2004-10-20 2005-10-20 Laser irradiation method, laser irradiation apparatus, and manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004306140 2004-10-20
JP2005305339A JP2006148086A (en) 2004-10-20 2005-10-20 Laser irradiation method, laser irradiation apparatus, and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2006148086A true JP2006148086A (en) 2006-06-08
JP2006148086A5 JP2006148086A5 (en) 2008-09-18

Family

ID=36627361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005305339A Withdrawn JP2006148086A (en) 2004-10-20 2005-10-20 Laser irradiation method, laser irradiation apparatus, and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2006148086A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008128080A2 (en) * 2007-04-13 2008-10-23 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic dissipative stage for use in forming lcd products
JP2008270780A (en) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd Method of manufacturing crystalline semiconductor film, and method of manufacturing thin-film transistor
JP2009088497A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic appliance
JP2011528504A (en) * 2008-07-16 2011-11-17 サイオニクス、インク. Thin sacrificial masking film protecting semiconductors from pulsed laser processing
US8853062B2 (en) 2011-10-18 2014-10-07 Samsung Display Co., Ltd. Laser crystallization apparatus and laser crystallization method using the apparatus
DE102014213421A1 (en) 2013-07-12 2015-01-15 Aisin Seiki Kabushiki Kaisha Laser processing device and laser processing method

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150203A (en) * 1996-11-20 1998-06-02 Sony Corp Manufacture of thin film semiconductor device
JPH1126389A (en) * 1997-06-30 1999-01-29 Sumitomo Electric Ind Ltd Method for modifying diamond
JP2001338894A (en) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd Method for annealing solid state sample and method for forming semiconductor doped layer
JP2002141302A (en) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp Optical system for laser annealing and laser annealing apparatus using the same
JP2002176008A (en) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp Method and apparatus for measuring illuminating laser beam
JP2002299629A (en) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd Polysilicon thin film semiconductor and manufacturing method therefor
JP2002329911A (en) * 2001-04-27 2002-11-15 Komatsu Ltd Laser device, amplifier and ultraviolet laser device
JP2004054168A (en) * 2002-07-24 2004-02-19 Hitachi Ltd Image display device
JP2004064064A (en) * 2002-06-07 2004-02-26 Fuji Photo Film Co Ltd Laser annealing device
JP2004158627A (en) * 2002-11-06 2004-06-03 Renesas Technology Corp Method for manufacturing semiconductor device
JP2004165530A (en) * 2002-11-15 2004-06-10 Sangaku Renkei Kiko Kyushu:Kk Laser apparatus and tuning method using electro-optic dispersion
JP2004221560A (en) * 2002-12-25 2004-08-05 Semiconductor Energy Lab Co Ltd Laser irradiation method, laser irradiation equipment and semiconductor device manufacturing method
WO2006013846A1 (en) * 2004-08-06 2006-02-09 Sumitomo Electric Industries, Ltd. Method for forming p-type semiconductor region, and semiconductor element

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150203A (en) * 1996-11-20 1998-06-02 Sony Corp Manufacture of thin film semiconductor device
JPH1126389A (en) * 1997-06-30 1999-01-29 Sumitomo Electric Ind Ltd Method for modifying diamond
JP2001338894A (en) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd Method for annealing solid state sample and method for forming semiconductor doped layer
JP2002141302A (en) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp Optical system for laser annealing and laser annealing apparatus using the same
JP2002176008A (en) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp Method and apparatus for measuring illuminating laser beam
JP2002299629A (en) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd Polysilicon thin film semiconductor and manufacturing method therefor
JP2002329911A (en) * 2001-04-27 2002-11-15 Komatsu Ltd Laser device, amplifier and ultraviolet laser device
JP2004064064A (en) * 2002-06-07 2004-02-26 Fuji Photo Film Co Ltd Laser annealing device
JP2004054168A (en) * 2002-07-24 2004-02-19 Hitachi Ltd Image display device
JP2004158627A (en) * 2002-11-06 2004-06-03 Renesas Technology Corp Method for manufacturing semiconductor device
JP2004165530A (en) * 2002-11-15 2004-06-10 Sangaku Renkei Kiko Kyushu:Kk Laser apparatus and tuning method using electro-optic dispersion
JP2004221560A (en) * 2002-12-25 2004-08-05 Semiconductor Energy Lab Co Ltd Laser irradiation method, laser irradiation equipment and semiconductor device manufacturing method
WO2006013846A1 (en) * 2004-08-06 2006-02-09 Sumitomo Electric Industries, Ltd. Method for forming p-type semiconductor region, and semiconductor element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6011044726; McMorrow, D, et al.: '"Subbandgap laser-induced single event effects: Carrier generation via two-photon absorption"' IEEE TRANSACTIONS ON NUCLEAR SCIENCE Vol. 49, No. 6, 200212, pp. 3002-3008 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270780A (en) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd Method of manufacturing crystalline semiconductor film, and method of manufacturing thin-film transistor
KR101438379B1 (en) 2007-03-23 2014-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
WO2008128080A2 (en) * 2007-04-13 2008-10-23 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic dissipative stage for use in forming lcd products
WO2008128080A3 (en) * 2007-04-13 2009-02-12 Saint Gobain Ceramics Electrostatic dissipative stage for use in forming lcd products
JP2009088497A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic appliance
JP2011528504A (en) * 2008-07-16 2011-11-17 サイオニクス、インク. Thin sacrificial masking film protecting semiconductors from pulsed laser processing
US8853062B2 (en) 2011-10-18 2014-10-07 Samsung Display Co., Ltd. Laser crystallization apparatus and laser crystallization method using the apparatus
DE102014213421A1 (en) 2013-07-12 2015-01-15 Aisin Seiki Kabushiki Kaisha Laser processing device and laser processing method

Similar Documents

Publication Publication Date Title
KR101354162B1 (en) Laser irradiation, laser irradiation apparatus and method for manufacturing semiconductor device
JP4954495B2 (en) Method for manufacturing semiconductor device
US7977253B2 (en) Manufacturing method of semiconductor device
JP5448278B2 (en) Method for manufacturing semiconductor device
CN1912739B (en) Light exposure mask and method for manufacturing semiconductor device using the same
US7622338B2 (en) Method for manufacturing semiconductor device
US8212254B2 (en) Thin film transistor, manufacturing method thereof, and semiconductor device
JP5110821B2 (en) Method for manufacturing semiconductor device
KR20070003588A (en) Semiconductor device and manufacturing method of the same
JP4850616B2 (en) Method for manufacturing semiconductor device
JP2006148086A (en) Laser irradiation method, laser irradiation apparatus, and manufacturing method of semiconductor device
JP4584075B2 (en) Method for manufacturing semiconductor device
JP5116232B2 (en) Laser irradiation apparatus and laser irradiation method
JP5264017B2 (en) Method for manufacturing semiconductor device
JP5227552B2 (en) Thin film transistor, manufacturing method thereof, and semiconductor device
JP5137342B2 (en) Method for manufacturing semiconductor device
JP5046565B2 (en) Method for manufacturing semiconductor device
JP5094099B2 (en) Method for manufacturing semiconductor device
CN101807588A (en) Semiconductor device
JP2006066908A (en) Semiconductor device and its manufacturing method
JP2005191564A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130513