JP5089586B2 - シリコン系薄膜及びシリコン系薄膜の形成方法 - Google Patents

シリコン系薄膜及びシリコン系薄膜の形成方法 Download PDF

Info

Publication number
JP5089586B2
JP5089586B2 JP2008521141A JP2008521141A JP5089586B2 JP 5089586 B2 JP5089586 B2 JP 5089586B2 JP 2008521141 A JP2008521141 A JP 2008521141A JP 2008521141 A JP2008521141 A JP 2008521141A JP 5089586 B2 JP5089586 B2 JP 5089586B2
Authority
JP
Japan
Prior art keywords
thin film
film
silicon
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008521141A
Other languages
English (en)
Other versions
JPWO2007145075A1 (ja
Inventor
雅充 山下
卓 岩出
貢士 田口
光生 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2008521141A priority Critical patent/JP5089586B2/ja
Publication of JPWO2007145075A1 publication Critical patent/JPWO2007145075A1/ja
Application granted granted Critical
Publication of JP5089586B2 publication Critical patent/JP5089586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • H10K50/8445Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、シリコン系薄膜及びシリコン系薄膜の形成方法に関する。より詳しくは、絶縁機能またはバリア機能を有するシリコン系薄膜、及びこのシリコン系薄膜を基板上にCVD(化学気相成長)法により形成する方法に関する。
シリコン窒化膜は、半導体デバイスの保護膜や絶縁膜として重要であり、その形成には熱CVD法やプラズマCVD法が用いられる。熱CVD法では、例えば、シラン(SiH4)ガスとアンモニア(NH3)ガスとを用い750〜800°Cの温度での熱分解反応により基板表面にシリコン窒化膜を化学的に気相成長させる。プラズマCVD法では、やはりSiH4ガスとNH3ガスとを用いこの反応ガスに高周波電界を印加し、その電気的エネルギーを利用してガスを活性化し、プラズマ反応により300°C前後の低温で基板表面にシリコン窒化膜を化学的に気相成長させる。従来、このようにして形成したシリコン窒化膜は、水分や不純物の侵入等によりクラックや剥離が生じやすいという問題があった。
クラックや剥離を生じ難くできるシリコン窒化膜の形成方法として、例えば特許文献1には、プラズマにより励起されたハロゲン系ガスを用い、真空条件下において基板表面をエッチング処理することで、基板に残留する不純物を完全に除去し且つ表面に均質で微細な凹凸を形成して、シリコン窒化膜と基板との密着性及び膜質の向上を図るという技術が開示されている。また、特許文献2には、製膜室の前段に前処理室を設け、この前処理室でECR(Electron Cyclotron Resonance:電子サイクロトロン共鳴)プラズマを基板の表面に照射し、基板の表面に吸着している水分や基板上に製膜されている薄膜中に含まれる水分の脱離を行なうという技術が開示されている。
特開平5−315251号公報 特開平5−331618号公報
しかしながら、上記した特許文献1の手法を、有機EL(Electro Luminescence:エレクトロルミネッセンス)等の電子デバイスの形成された基板に適用した場合には、電子デバイス自体がエッチングされてしまう虞がある。また、上記した特許文献2の手法を上記基板に適用した場合には、電子デバイスは、水分の脱離を行なう際に絶えずECRプラズマに曝されるので、プラズマダメージを受けやすい。また、製膜室の前段に前処理室を設けるため、装置構成が大掛かりなものとなる。
本発明は、このような事情に鑑みてなされたものであり、基板上に形成された電子デバイスにダメージを与えることなく且つ装置構成を大掛かりなものとすることなく、基板上へのシリコン系薄膜の密着性を向上させることができ、クラックや剥離が生じ難いシリコン系薄膜を形成できるシリコン系薄膜及びこのシリコン系薄膜の形成方法を提供することを目的とする。
上記目的を達成するために、本発明のシリコン系薄膜の形成方法は、絶縁機能またはバリア機能を有するシリコン系薄膜を、基板K上にCVD法により形成するシリコン系薄膜の形成方法において、水素元素を含むガスとシリコン元素を含むガスとを用い前記基板K上にプラズマCVD法により第1薄膜11を形成するステップと、窒素元素を含むガスとシリコン元素を含むガスとを用いプラズマCVD法により第2薄膜12を形成するステップと、酸素元素を含むガスとシリコン元素を含むガスとを用いプラズマCVD法により第3薄膜13を形成するステップとを有することを特徴とする。
好ましくは、第1薄膜11を最下層に形成し、第1薄膜11上に第2薄膜12と第3薄膜13とを交互に複数層積層させる。
より好ましくは、第2薄膜がSiとHとCとNとOとをSi:H:C:N:O=1:3〜4:1.5〜2.5:0.3〜1.5:0.5以下の組成比で含み、第3薄膜13がSiとOとをSi:O=1:1.9〜2.1の組成比で含むように、第2薄膜12及び第3薄膜13を形成する。
更に好ましくは、第1薄膜11、第2薄膜12及び第3薄膜13を形成するにあたり用いる、シリコン元素を含むガスとして、HMDS(Hexa Methyl DiSilazane:ヘキサメチルジシラザン)ガスを用いる。
また、本発明のシリコン系薄膜は、絶縁機能またはバリア機能を有するシリコン系薄膜であって、基板K上に第1薄膜11と第2薄膜12と第3薄膜13とがこの順に積層されてなり、第1薄膜11はHとSiとを構成元素に含み、第2薄膜12はSiとHとCとNとOとをSi:H:C:N:O=1:3〜4:1.5〜2.5:0.3〜1.5:0.5以下の組成比で含み、第3薄膜13はSiとOとをSi:O=1:1.9〜2.1の組成比で含むことを特徴とする。
好ましくは、第1薄膜11を最下層に形成し、第1薄膜11上に第2薄膜12と第3薄膜13とを交互に複数層積層する。
本発明において、基板とは、絶縁機能やバリア機能が付与される対象となるものであり、PET(ポリエチレンテレフタレート)フィルム等の樹脂フィルムそのもの、あるいは、この樹脂フィルム上に有機EL等の電子デバイスが形成されたものをいう。
本発明によると、基板上に形成された電子デバイスにダメージを与えることなく且つ装置構成を大掛かりなものとすることなく、基板へのシリコン系薄膜の密着性を向上させることができ、クラックや剥離が生じ難いシリコン系薄膜及びシリコン系薄膜の形成方法が提供される。
以下、添付図面を用いて、本発明を実施するための最良の形態について説明する。図1は本発明の実施に用いる封止膜形成装置の正面概略図、図2は図1の封止膜形成装置の平面概略図である。なお、この封止膜形成装置は、膜形成の実験用に製作されたものであり、有機EL基板等の半導体装置の製造工場における生産ラインで用いられる装置とは異なる。
図1に示すように封止膜形成装置1は、ロードロック室2、ロードロック室2に連設するロボット室3、及びロボット室3に連設する製膜室4を備える。この封止膜形成装置1が形成目的とする封止膜は、シリコン窒化系膜とシリコン酸化膜との積層膜である。
ロードロック室2は、ゲートバルブ21によりロボット室3と隔絶可能とされる。また、真空ポンプ22に接続されると共に、その内部に基板ストッカー23を備える。基板ストッカー23は、基板Kの周縁部を支持するための支持ピン24を備える。ここで、基板Kは、そのサイズが370mm×470mmであり、表面には有機EL素子9が形成されている。
ロボット室3は、内部に基板搬送ロボット31を備える。基板搬送ロボット31は、モータ32、アーム33及び可動支持台34を備える。可動支持台34は、モータ32の駆動によりアーム33を介してX,Y,Z各方向に移動自在に構成される。可動支持台34は、上記基板ストッカー23の支持ピン24と同様な支持ピン35を備える。
製膜室4は、ロボット室3と連通しており、真空ポンプ42、HMDS供給タンク44、NH3供給タンク46、H2供給タンク52、Ar供給タンク53、O2供給タンク55に接続される。真空ポンプ42には流量制御バルブ41を介して接続され、HMDS供給タンク44には流量制御バルブ43を介して接続され、NH3供給タンク46には流量制御バルブ45を介して接続され、H2供給タンク52及びAr供給タンク53には流量制御バルブ51を介して接続され、O2供給タンク55には流量制御バルブ54を介して接続される。製膜室4の内部には、ループアンテナ47を備える。
ループアンテナ47は、プラズマを生成する手段であり、絶縁チューブ48と導電性電極49とにより構成される。絶縁チューブ48は、製膜室4内に2本互いに対向して平行配設される。電性電極49は、2本の絶縁チューブ48に挿設され、図2のように平面視が略U字形を呈するように製膜室4の互いに対向する側壁を貫通し、高周波電流を供給する電源50に接続される。高周波電流50の周波数は13.56MHzであることが好ましい。なお、使用するプラズマはCCP(Capacitive Coupled Plasma:容量結合プラズマ)、ICP(Inductive Coupled Plasma:誘導結合プラズマ)、バリア放電、ホロー放電などでもよい。
次に、図3から図8も参照して、本発明に係る封止膜の形成方法について説明する。図3,図4は本発明による封止膜の形成段階を説明するための図、図5は本発明による封止膜を形成する手順を示すフローチャート、図6は第1薄膜を形成する手順を示すフローチャート、図7は第2薄膜を形成する手順を示すフローチャート、図8は第3薄膜を形成する手順を示すフローチャートである。
封止膜形成装置1は、次に示す初期状態にあるものとして説明する。すなわちロードロック室2は、ゲートバルブ21が閉じた状態であり、ロードロック室2の内圧は大気圧である。基板ストッカー23には、表面に有機EL素子9が形成された未封止の基板K(図3(A)参照)が、その素子形成面K1を鉛直下方に向けた状態で保持されている。また、製膜室4及びロボット室3は、真空ポンプ42により内圧が9.9×10−5Pa以下に減圧されている。
まず、ステップS1において、真空ポンプ22が作動を開始し、ロードロック室2を減圧する。ロードロック室2の内圧が製膜室4及びロボット室3の内圧とほぼ同じになった時点でゲートバルブ21を開く。続いて、ステップS2において、基板搬送ロボット31は、アーム33をロードロック室2に伸延させ、基板ストッカー23に保持された未封止の基板Kを、同じ姿勢、すなわちその素子形成面K1を鉛直下方に向けた状態で可動支持台34上に受け取る。基板Kを受け取った後、基板搬送ロボット31はアーム33を収縮させる。アーム33が収縮した後、ゲートバルブ21は閉じ、基板搬送ロボット31は、図1の2点鎖線に示すように、アーム33を製膜室4に伸延させ、ループアンテナ47の上方に基板Kをセットする。
製膜室4に基板Kがセットされると、ステップS3において、第1薄膜の形成処理を開始する。まず、流量バルブ51を開くことによりH2ガスとArガスの混合ガスを製膜室4に導入する。それと同時に流量バルブ43を開くことにより、HMDSガスを製膜室4に導入する。Arガスが導入されることで、比較的小エネルギーのプラズマで解離反応を行うことができる。このときの各ガスの導入流量は、H2ガスとArガスの混合ガスを20sccm〜40sccm、HMDSガスを3sccm〜5sccmとすることが好ましい(ステップS31)。この範囲を外れると意図する膜ができないので、膜剥がれ、クラックなどの不具合を生じる。
続いて、電源50からループアンテナ47に高周波電流を流す。これにより、ループアンテナ47の周辺にプラズマが発生する。このときのプラズマ電力は5kW〜10kWとすることが好ましい(ステップS32)。その理由は、プラズマ電力がこの範囲より小さいと、プラズマによるガスの電離が少なくなり、製膜される膜厚が薄くなり、ひいては製膜時間が長くなり、逆にこの範囲より大きいと、プラズマによるエッチング、スパッタリングが生じ、製膜した膜が削られたり意図しない膜ができたりするからである。基板Kの表面では表面反応が行われ、図3(B)に示すように、有機EL素子9を被覆するように第1薄膜11が形成される。所定時間T1が経過した後、流量バルブ51を閉じることによりH2ガスとArガスの混合ガスの導入を停める(ステップS33)。所定時間T1は、例えば、15nmの膜厚のものを製膜する時間であり、図1の装置では45秒である。
第1薄膜11が形成されると、ステップS4において、第2薄膜12の形成処理を開始する。まず、流量バルブ45を開くことによりNH3ガスを製膜室4に導入する。なお、NH3ガスに代えてN2ガスを導入してもよい。それと同時に流量バルブ43によりHMDSガスの導入流量を調節する。このときの各ガスの導入流量は、NH3ガスを5sccm〜500sccm、HMDSガスを3sccm〜20sccmとすることが好ましい(ステップS41)。この範囲を外れると意図する膜ができないので、膜剥がれ、クラックなどの不具合を生じる。
続いて、電源50からループアンテナ47に、プラズマ電力が0.1kW〜8kWとなるように高周波電流を流す。その理由は、プラズマ電力がこの範囲より小さいと、プラズマによるガスの電離が少なくなり、製膜される膜厚が薄くなり、ひいては製膜時間が長くなり、逆にこの範囲より大きいと、プラズマによるエッチング、スパッタリングが生じ、製膜した膜が削られたり意図しない膜ができたりするからである。これにより、ループアンテナ47の周辺にプラズマが発生する(ステップS42)。基板Kの表面では表面反応が行われ、図3(C)に示すように、第1薄膜11を被覆するように第2薄膜12、すなわちシリコン窒化系膜が形成される。所定時間T2が経過した後、流量バルブ45を閉じることによりNH3ガスの導入を停める(ステップS41)。所定時間T2は、例えば、50nmの膜厚のシリコン窒化系の膜を製膜する時間であり、図1の装置では2分である。このシリコン窒化系膜は、SiとHとCとNとOとをSi:H:C:N:O=1:3〜4:1.5〜2.5:0.3〜1.5:0.5以下の組成比で含むことが好ましい。HMDSの化学式は(CHSiNHSi(CHであるから、HMDS供給タンク44がCの供給源として機能する。
第2薄膜12が形成されると、ステップS5において、第3薄膜13の形成処理を開始する。まず、流量バルブ54を開くことによりO2ガスを製膜室4に導入する。それと同時に流量バルブ43によりHMDSガスの導入流量を調節する。このときの各ガスの導入流量は、O2ガスを20sccm〜1000sccm、HMDSガスを3sccm〜20sccmとすることが好ましい(ステップS51)。この範囲を外れると意図する膜ができないので、膜剥がれ、クラックなどの不具合を生じる。
続いて、電源50からループアンテナ47に、プラズマ電力が0.1kW〜8kWとなるように高周波電流を流す。その理由は、プラズマ電力がこの範囲より小さいと、プラズマによるガスの電離が少なくなり、製膜される膜厚が薄くなり、ひいては製膜時間が長くなり、逆にこの範囲より大きいと、プラズマによるエッチング、スパッタリングが生じ、製膜した膜が削られたり意図しない膜ができたりするからである。これにより、ループアンテナ47の周辺にプラズマが発生する(ステップS52)。基板Kの表面では表面反応が行われ、図4(D)に示すように、第2薄膜12を被覆するように第3薄膜13、すなわちシリコン酸化膜が形成される。所定時間T3が経過した後、流量バルブ54を閉じることによりO2ガスの導入を停める(ステップS53)。所定時間T3は、100nmの膜厚のシリコン酸化膜を製膜する時間であり、図1の装置では2分である。このシリコン酸化膜は、SiとOとをSi:O=1:1.9〜2.1の組成比で含むことが好ましい。
上記ステップS4及びステップS5の処理をN回(本例の場合はN=2)繰り返す。その結果、図4(F)に示すように、シリコン窒化系膜(第2薄膜12)の上にシリコン酸化膜(第3薄膜13)を積層した積層体が2段形成される。以上のように、先ず、原料ガスとして、H2ガスとArガスとHMDSガスとを用い、基板K上にプラズマCVD法により第1薄膜11を形成し、次いで、NH3ガスとHMDSガスとを用い、シリコン窒化系膜である第2薄膜12を第1薄膜11の上に形成し、次いで、O2ガスとHMDSガスとを用い、シリコン酸化膜である第3薄膜13を第2薄膜12の上に形成する。
ステップS3で形成した第1薄膜11は、密着性が良いことが判明している。具体的には、碁盤の目のように2mm間隔で10×10のマス目を切って、粘着テープをその上から貼ってそれを剥がし、何個のマスが剥がれたか、を評価するテープ剥離試験により評価を行ない、密着性がよいことを確認した。この第1薄膜11を基板Kと第2薄膜12との間に介在させることで、基板Kと第2薄膜12及びそれ以降の膜との密着性が向上し、その結果、第2薄膜12は、クラックや剥離が生じ難くなり、性能ばらつきの少ない信頼性のあるものとすることができる。また、第2薄膜12と第3薄膜13とを交互に複数層積層することにより、水分や酸素に対するバリア性が著しく向上することが判明している。その詳細については、実施例の欄に記述する。
本発明の方法は、従来とは異なりエッチング処理等を用いないため、有機EL素子9等の電子デバイスにダメージを与えることがない。また、第2薄膜12と第3薄膜13との積層体は、基板Kの上に化学的に気相成長するに従い、有機EL素子9等の電子デバイスをプラズマエネルギーから保護する機能も有するため、プラズマエネルギーによる電子デバイスへのダメージが少なくて済む。また、第2薄膜12の形成と第3薄膜13との形成は、同室(製膜室4)内で行われるため、装置構造が大掛かりなものにならない。また、HMDSガスを原料ガスとして用いるため、爆発の虞がなく安全性に優れる。
有機ELデバイスが形成された基板上において、有機EL自身が熱によりダメージを受けるのを避けるため、各膜形成時の温度は100°C以下が好ましい。なお、以上に述べた封形成中に、可動支持台34をX方向に所定周期で揺動運動させてもよい。これによりムラのない均一な膜とすることができる。
第2薄膜12と第3薄膜13との積層体がN段形成し終わると(ステップS6でイエス)、ロードロック室2においてゲートバルブ21が開き、基板搬送ロボット31はアーム32を収縮させ、その後ロードロック室2に伸延させる。そして、封止済みの基板Kを基板ストッカー23に移載し、基板搬送ロボット31はアーム33を収縮させる。アーム33が収縮した後、ゲートバルブ21は閉じ、ステップS6においてロードロック室2を大気圧に戻して開放した後、ステップS9において封止膜形成済みの基板Kを外部へ取り出すことができる。
以下、本発明の実施例について説明する。図9は本発明による封止膜の水分及び酸素の捕獲効果を説明するための図である。
上述の実施形態の要領でPETフィルム基板上に第1薄膜11を形成し、その上にシリコン窒化系膜とシリコン酸化膜をそれぞれ10層ずつ交互に形成し、合計21層の積層膜として、低湿度測定法であるモコン法で測定し、測定の下限界である水蒸気透過度0.02g/m・dayが得られた。この低い水蒸気透過度であれれば水分に対する保護特性(バリア性)が高いことを示している。比較例として、PETフィルム基板上にシリコン窒化系膜の単膜及びシリコン酸化膜の単膜をそれぞれ形成したものについても、同様に低湿度測定法であるモコン法で測定し、結果は水蒸気透過度約0.15g/m・dayで、多層化の効果を十分確認できるものであった。
また、上述の実施形態の要領でガラス基板上に第1薄膜11を形成し、その上にシリコン窒化系膜とシリコン酸化膜を交互に順次形成し、合計5層の積層膜(図4(F)の状態)として、RBS(Rutherford Back−Scattering Spectroscopy:ラザフォード後方散乱分析)測定を行ったところ、大気に近い上層である第4層では、若干の酸素(膜組成内の酸素割合が1.5%)が検出されたが、大気から遠い下層である第2層では全く酸素が検出されず、酸素に対する保護特性に優れることがわかった。ちなみに、PETフィルムに製膜して調べた酸素透過量は0.1cm/m・dayであった。
上述したように、本発明による方法で形成した封止膜が水分や酸素に対する保護特性に優れる理由について図9を参照して説明する。図9において、シリコン酸化膜(第3薄膜)13に例えばクラックや非製膜部分等の空隙131があった場合でも、外気中の水分や酸素は、実線矢印A1で示すように途中で阻止され、最下層にまで到達する(破線矢印A2参照)ことはない。これは、シリコン窒化系膜(第2薄膜)12が水分及び酸素のゲッター(捕獲手段)として機能しているためと考えられる。すなわち、シリコン窒化系膜12が水分及び酸素を吸着する形態をとっていると考えられる。積層段数を多くすることで、この効果をより一層高めることができると期待できる。また、シリコン酸化膜13にクラックや非製膜部分等の空隙131がなくても、膜自身を透過する水分や酸素は存在するが、この場合でも、同様な理由により実線矢印A3で示すように途中で阻止され、最下層にまで到達する(破線矢印A4参照)ことはない。
以上、本発明の実施の形態について説明を行ったが、上に開示した実施の形態は、あくまで例示であって、本発明の範囲はこの実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、更に特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むことが意図される。
本発明の実施に用いる封止膜形成装置の正面概略図である。 図1の封止膜形成装置の平面概略図である。 本発明による封止膜の形成段階を説明するための図である。 本発明による封止膜の形成段階を説明するための図である。 本発明による封止膜を形成する手順を示すフローチャートである。 第1薄膜を形成する手順を示すフローチャートである。 第2薄膜を形成する手順を示すフローチャートである。 第3薄膜を形成する手順を示すフローチャートである。 本発明による封止膜の水分及び酸素の捕獲効果を説明するための図である。
符号の説明
9 有機EL素子(電子デバイス)
11 第1薄膜
12 第2薄膜
13 第3薄膜
K 基板

Claims (7)

  1. 絶縁機能またはバリア機能を有するシリコン系薄膜を、基板上にCVD法により形成するシリコン系薄膜の形成方法において、
    水素元素を含むガスとシリコン元素を含むガスとを用い前記基板上にプラズマCVD法により第1薄膜を形成するステップと、
    窒素元素を含むガスとシリコン元素を含むガスとを用いプラズマCVD法により第2薄膜を形成するステップと、
    酸素元素を含むガスとシリコン元素を含むガスとを用いプラズマCVD法により第3薄膜を形成するステップとを有することを特徴とするシリコン系薄膜の形成方法。
  2. 第1薄膜を最下層に形成し、第1薄膜上に第2薄膜と第3薄膜とを交互に複数層積層させる請求項1に記載のシリコン系薄膜の形成方法。
  3. 第2薄膜がSiとHとCとNとOとをSi:H:C:N:O=1:3〜4:1.5〜2.5:0.3〜1.5:0.5以下の組成比で含み、第3薄膜がSiとOとをSi:O=1:1.9〜2.1の組成比で含むように、第2薄膜及び第3薄膜を形成する請求項1または請求項2に記載のシリコン系薄膜の形成方法。
  4. 第1薄膜、第2薄膜及び第3薄膜を形成するにあたり用いる、シリコン元素を含むガスとして、HMDSガスを用いる請求項1から請求項3のいずれかに記載のシリコン系薄膜の形成方法。
  5. 請求項1から請求項4のいずれかに記載のシリコン系薄膜の形成方法により形成したシリコン系薄膜。
  6. 絶縁機能またはバリア機能を有するシリコン系薄膜であって、基板上に第1薄膜と第2薄膜と第3薄膜とが積層されてなり、
    第1薄膜はHとSiとを構成元素に含み、
    第2薄膜はSiとHとCとNとOとをSi:H:C:N:O=1:3〜4:1.5〜2.5:0.3〜1.5:0.5以下の組成比で含み、
    第3薄膜はSiとOとをSi:O=1:1.9〜2.1の組成比で含むことを特徴とするシリコン系薄膜。
  7. 第1薄膜を最下層に形成し、第1薄膜上に第2薄膜と第3薄膜とを交互に複数層積層した請求項6に記載のシリコン系薄膜。
JP2008521141A 2006-06-16 2007-05-30 シリコン系薄膜及びシリコン系薄膜の形成方法 Active JP5089586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008521141A JP5089586B2 (ja) 2006-06-16 2007-05-30 シリコン系薄膜及びシリコン系薄膜の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006167090 2006-06-16
JP2006167090 2006-06-16
PCT/JP2007/060954 WO2007145075A1 (ja) 2006-06-16 2007-05-30 シリコン系薄膜及びシリコン系薄膜の形成方法
JP2008521141A JP5089586B2 (ja) 2006-06-16 2007-05-30 シリコン系薄膜及びシリコン系薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPWO2007145075A1 JPWO2007145075A1 (ja) 2009-10-29
JP5089586B2 true JP5089586B2 (ja) 2012-12-05

Family

ID=38831593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008521141A Active JP5089586B2 (ja) 2006-06-16 2007-05-30 シリコン系薄膜及びシリコン系薄膜の形成方法

Country Status (6)

Country Link
US (1) US7776670B2 (ja)
JP (1) JP5089586B2 (ja)
KR (1) KR101336366B1 (ja)
CN (1) CN101473064B (ja)
TW (1) TWI400353B (ja)
WO (1) WO2007145075A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200930135A (en) * 2007-08-31 2009-07-01 Tokyo Electron Ltd Organic electronic device, organic electronic device manufacturing method, organic electronic device manufacturing apparatus, substrate processing system, protection film structure and storage medium with control program stored therein
JP5714481B2 (ja) * 2008-04-29 2015-05-07 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ 無機傾斜バリア膜及びそれらの製造方法
JP5611615B2 (ja) * 2010-02-18 2014-10-22 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
JP2012084305A (ja) * 2010-10-08 2012-04-26 Sumitomo Chemical Co Ltd 有機el装置
US9109879B2 (en) 2012-02-29 2015-08-18 Corning Incorporated Systems for and methods of characterizing the thickness profile of laminated glass structures
JP5967982B2 (ja) * 2012-03-07 2016-08-10 東レエンジニアリング株式会社 プラズマcvd法により形成された化学蒸着膜
KR102022299B1 (ko) * 2012-12-20 2019-09-18 엘지디스플레이 주식회사 유기발광장치 및 그 제조방법
KR101616929B1 (ko) * 2013-11-25 2016-04-29 엘지디스플레이 주식회사 유기발광 표시장치 제조방법
TWI700473B (zh) 2014-06-04 2020-08-01 美商康寧公司 用於量測玻璃物品厚度的方法及系統
JP6565608B2 (ja) * 2014-12-02 2019-08-28 株式会社デンソー コーティング構造、熱交換器、および熱交換器の製造方法
KR102316288B1 (ko) * 2015-02-04 2021-10-25 주성엔지니어링(주) 투습 방지막과 그 제조 방법
KR102293494B1 (ko) * 2015-04-27 2021-08-26 주성엔지니어링(주) 투습 방지막과 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161474A (ja) * 1993-12-08 1995-06-23 Idemitsu Kosan Co Ltd 有機el素子
JP2002373778A (ja) * 2001-06-07 2002-12-26 Eliatech Co Ltd 有機elパネル及びその製造方法
JP2005166400A (ja) * 2003-12-02 2005-06-23 Samco Inc 表面保護膜
JP2006274390A (ja) * 2005-03-30 2006-10-12 Yamaguchi Prefecture SiNxOyCz膜及び薄膜の成膜方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315251A (ja) 1991-04-26 1993-11-26 Tonen Corp シリコン薄膜の成膜方法
JPH05331618A (ja) 1992-05-29 1993-12-14 Matsushita Electric Ind Co Ltd 薄膜作製方法および薄膜作製装置
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
US6211096B1 (en) * 1997-03-21 2001-04-03 Lsi Logic Corporation Tunable dielectric constant oxide and method of manufacture
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
JP4403824B2 (ja) * 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
US7129187B2 (en) * 2004-07-14 2006-10-31 Tokyo Electron Limited Low-temperature plasma-enhanced chemical vapor deposition of silicon-nitrogen-containing films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161474A (ja) * 1993-12-08 1995-06-23 Idemitsu Kosan Co Ltd 有機el素子
JP2002373778A (ja) * 2001-06-07 2002-12-26 Eliatech Co Ltd 有機elパネル及びその製造方法
JP2005166400A (ja) * 2003-12-02 2005-06-23 Samco Inc 表面保護膜
JP2006274390A (ja) * 2005-03-30 2006-10-12 Yamaguchi Prefecture SiNxOyCz膜及び薄膜の成膜方法

Also Published As

Publication number Publication date
KR20090026180A (ko) 2009-03-11
KR101336366B1 (ko) 2013-12-04
US20090321895A1 (en) 2009-12-31
CN101473064B (zh) 2012-08-29
TW200815618A (en) 2008-04-01
TWI400353B (zh) 2013-07-01
CN101473064A (zh) 2009-07-01
WO2007145075A1 (ja) 2007-12-21
US7776670B2 (en) 2010-08-17
JPWO2007145075A1 (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
JP5089586B2 (ja) シリコン系薄膜及びシリコン系薄膜の形成方法
JP4556282B2 (ja) 有機el素子およびその製造方法
KR102570795B1 (ko) 원자 스케일 프로세스들: ald (atomic layer deposition) 및 ale (atomic layer etch) 의 통합
US7779785B2 (en) Production method for semiconductor device and substrate processing apparatus
WO2004050948A1 (ja) プラズマcvdを利用する成膜方法及び装置
KR20050084075A (ko) 패시베이션 어플리케이션을 위한 저온 프로세스
KR20120093139A (ko) 붕소 막 인터페이스 엔지니어링
KR101972148B1 (ko) 유기 디바이스의 제조 방법 및 유기 디바이스의 제조 장치
KR20160083049A (ko) 산화물-실리콘 스택을 위한 접착 개선들
KR20070011463A (ko) 전자 장치용 기판 및 그 처리 방법
CN105190932A (zh) 用于薄膜封装的n2o稀释工艺对阻挡膜性能的改进
US8530928B2 (en) Encapsulated optoelectronic component and method for the production thereof
JP2005166400A (ja) 表面保護膜
JP5079967B2 (ja) Oledのような電子構造素子およびマイクロエレクトロニクス構造素子のためのプラズマ封入
JP5537308B2 (ja) 封止構造、その製造装置及びその製造方法
JP4947766B2 (ja) シリコン系薄膜の形成方法
TWI761418B (zh) 用於防止水氣滲透的薄膜及其製造方法
KR20140113386A (ko) 유기 디바이스의 제조 방법, 유기 디바이스의 제조 장치 및 유기 디바이스
KR100971503B1 (ko) Ecr 플라즈마를 이용한 유기 소자의 보호막 제조방법
US10790472B2 (en) Method of manufacturing a thin film encapsulation layer and organic light emitting diode display device
KR20080004178A (ko) 플라즈마 강화 화학기상증착설비를 이용한화학기상증착방법
KR20170113977A (ko) 유기 전자 소자용 기판 제조 방법
TW201401610A (zh) 有機電子元件、有機電子元件之製造方法、電漿處理裝置
KR20060132269A (ko) 반도체 소자의 금속콘택 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5089586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250