JP5074577B2 - セラミック多層回路アッセンブリを製造するための方法および相応の多層回路アッセンブリ - Google Patents
セラミック多層回路アッセンブリを製造するための方法および相応の多層回路アッセンブリ Download PDFInfo
- Publication number
- JP5074577B2 JP5074577B2 JP2010501453A JP2010501453A JP5074577B2 JP 5074577 B2 JP5074577 B2 JP 5074577B2 JP 2010501453 A JP2010501453 A JP 2010501453A JP 2010501453 A JP2010501453 A JP 2010501453A JP 5074577 B2 JP5074577 B2 JP 5074577B2
- Authority
- JP
- Japan
- Prior art keywords
- powder
- ceramic
- circuit assembly
- circuit layers
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 42
- 239000000919 ceramic Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000843 powder Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 11
- 239000007921 spray Substances 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000005245 sintering Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229940098458 powder spray Drugs 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 claims 1
- 238000010304 firing Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000009969 flowable effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/4807—Ceramic parts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B33—ADDITIVE MANUFACTURING TECHNOLOGY
- B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
- B33Y80/00—Products made by additive manufacturing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
- H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0169—Using a temporary frame during processing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/1344—Spraying small metal particles or droplets of molten metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/1366—Spraying coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、セラミック多層回路アッセンブリを製造するための方法および相応の多層回路アッセンブリに関する。
いわゆる「ＬＴＣＣ（低温同時焼成セラミックス）法」によって、セラミック配線支持体が多層構造で製造可能である。出発ベースとしては、ガラスと、セラミックスと、有機溶剤との混合物から成るフレキシブルなテープもしくはフレキシブルなシートが使用される。
ＬＴＣＣ配線支持体を製造するための第１のステップでは、相応の層数に対するシートの切断が開始される。第２のステップでは、個々の層が機械的に加工される。つまりテープ層に位置調整孔と貫通接続孔（ビア）とが打ち抜かれる。第３のステップでは、適切な伝導性のペーストの使用下での、スクリーン印刷プロセスによるビア充填印刷およびメタライゼーションの被着が行われる。第４のステップでは、個々の層の加圧成形が行われ、次いで、第５のステップでは、約８５０℃〜９００℃で焼結が行われる。焼結の際、ＬＴＣＣ材料がＺ方向に約１５％だけ収縮する。１９９５年以来は、Ｘ／Ｙ方向へのほぼ０の収縮を得ることが可能である。さらなるステップでは、背面に抵抗が被着され、前面の導体路にプラチナ層が設けられる。
シート層を焼結の前に個々にかつ種々異なる形式で加工する可能性によって、多様な形状と構造とを備えたＬＴＣＣ配線支持体を実現することができる。ＬＴＣＣ配線支持体は、特に高いかもしくは低い周囲温度と強い温度変化負荷とを伴う回路に対して適している。なぜならば、ＬＴＣＣは、構成エレメントとしてパッケージングにも使用することができるからである。特に自動車分野において、ＬＴＣＣ配線支持体は、大きな個数に対する廉価なかつ確実な解決手段を提供する。ある種の欠点は、まず材料調整のための手間のかかる中間段階を介してフレキシブルなシートもしくは導体路ペーストに供給された有機物質が焼成され、ひいては部材における付加価値を成さない点にある。
セラミック多層回路を製造するためのこのような方法は、ドイツ連邦共和国特許出願公開第１９６１５７８７号明細書およびドイツ連邦共和国特許出願公開第１９８１７３５９号明細書に基づき公知である。ドイツ連邦共和国特許出願公開第１９６３８１９５号明細書は、セラミック多層回路の製作時に使用するための誘電性のペーストを開示している。
発明の利点
請求項１記載のセラミック多層回路アッセンブリもしくは請求項１１記載の相応の多層回路アッセンブリを製造するための本発明による方法は、公知のＬＴＣＣ法と比べて材料処理時の手間のかかる中間段階なしで十分であるという利点を有している。なぜならば、粉末（金属、半金属、金属酸化物、誘電体）が、適切なプロセスによって直接的に処理可能となるからである。
請求項１記載のセラミック多層回路アッセンブリもしくは請求項１１記載の相応の多層回路アッセンブリを製造するための本発明による方法は、公知のＬＴＣＣ法と比べて材料処理時の手間のかかる中間段階なしで十分であるという利点を有している。なぜならば、粉末（金属、半金属、金属酸化物、誘電体）が、適切なプロセスによって直接的に処理可能となるからである。
本発明による多層回路アッセンブリは、ノズルを介したスプレー塗布による粉末材料の析出によって層状に被着される。この場合、（場合によっては、それぞれ異なる伝導性の）伝導性の材料と、絶縁性の材料とが、粉末形状で交互に塗布される。有利には、例えば粉末コーティングの慣用の方法によって、粉末が流動性の状態にもたらされる。種々異なる層の積層の後、多層アッセンブリは工具内で加圧成形され、次いで、焼成炉内で焼成され、これにより、完成した多層回路アッセンブリが得られる。
部材製造は短いスループット時間でシングルフローにおいて行われるので、適切なデータ転送と、相応の機械構想とによる、ハードウェア内のＣＡＤデータの即座の変換が可能になる。層の数は構造によってインサイチュで実際に限定されておらず、基板の形状は自由に選択可能である。３次元の構造体の形成は積層によって可能になる。ＬＴＣＣ技術におけるような有機成分の手間のかかる除去は焼成プロセスの間不要である。そのため、短い焼成プロフィル（典型的には０．５〜３時間）を使用することができる。有利には、粉末のコーティングは、最終的な焼成温度への上昇時に、２００℃〜５００℃の温度範囲内における短いプラトー段階を挟み込むことで行うことができる。特に材料製造における、付加価値を生まないプロセスの削減は、劇的なコスト利点と、簡略化されたプロセスガイドとにつながる。例えば、セラミック粉末としてＡ１２Ｏ３ガラス粉末を使用することができ、伝導性の粉末として銀粉末を使用することができる。
さらに、レーザを用いたステレオリソグラフィの使用も可能であり、これにより、極めて細微な構造体の形成時に、粉末の局所的な固着が可能になる。
従属請求項に記載された特徴は、本発明の各対象物の有利な構成と改良態様とに関する。
実施例の説明
本発明の実施例を図面に示し、以下に詳しく説明する。
本発明の実施例を図面に示し、以下に詳しく説明する。
図１Ａ〜図Ｆは、本発明の実施形態によるセラミック多層回路アッセンブリを製造するための方法を説明するための概略的な断面図を示している。
図１Ａでは、符号１０が、側壁１０ａと底部１０ｂとを有する積層用フレームを示している。底部１０ｂは、個々の回路層の以下の積層プロセス時に基板として働き、この場合、側壁１０ａは回路層の側方の仕切りのために働く。
さらに、図１Ｂに相俟って、第１の回路層Ｌ１を形成するために、第１の基礎回路層Ｌ１ａが粉末スプレー法で底部１０ｂに被着される。粉末スプレー法では、コーティングを備えた、銀粉末から成る流動性の金属粉末ＭＰをスプレー塗布するための第１のスプレーヘッドＳ１と、コーティングを備えた、Ａ１２Ｏ３ガラスから成る流動性のセラミック粉末Ｄｐをスプレーするための第２のスプレーヘッドＳ２とが設けられる。スプレーヘッドＳ１、Ｓ２は可動であり、これにより、構造体に沿ったシーケンシャルな移動が可能になる。金属粉末およびセラミック粉末のスプレー塗布は、粉末の粘度と性質とに応じて、同時にまたは前相互して行われてよい。
両粉末の典型的な粒子サイズは１〜５μｍの範囲内にある。基礎回路層Ｌ１ａの典型的な層厚は１０〜５０μｍの範囲内にある。
次いで、図１Ｃに示されているように、同一の基礎回路層Ｌ１ｂ、Ｌ１ｃ、Ｌ１ｄが、前述したスプレー法によって被着され、これにより、第１の回路層Ｌ１が完成される。第１の回路層ならびに各基礎回路層Ｌ１ａ、Ｌ１ｂ、Ｌ１ｃ、Ｌ１ｄは、伝導性の金属粉末から成る貫通接続部Ｖ１、Ｖ２、Ｖ３と、セラミック粉末から成る絶縁性の領域Ｄ１とを有している。
さらに、図１Ｄに相俟って、第２の回路層Ｌ２の基礎回路層Ｌ２ａが、前述した粉末スプレー法によって被着される。基礎回路層Ｌ２ａは、金属粉末から成る導体路領域ＬＢ１、ＬＢ２と、セラミック粉末から成る絶縁性の領域Ｄ２とを有している。
さらに、図１Ｅに相俟って、前述した実施形態による完全に積層された多層回路アッセンブリが、合計４つの回路層Ｌ１、Ｌ２、Ｌ３、Ｌ４を有しており、この場合、第２の回路層には、導体路領域ＬＢ１、ＬＢ２の他に、導体路領域ＬＢ２に載着されたスルーホール接続部Ｖ４が設けられていることが示されている。第３の回路層Ｌ３には、導体路領域ＬＢ３と、この導体路領域ＬＢ３に載着されたスルーホール接続部Ｖ５とが設けられており、このスルーホール接続部Ｖ５は、絶縁性の領域Ｄ３に取り囲まれている。第４のかつ一番上側の回路層Ｌ４には、導体路領域ＬＢ４、ＬＢ５が設けられており、この導体路領域ＬＢ４、ＬＢ５にはスルーホール接続部Ｖ６、Ｖ７が被着されている。この場合、第４の回路層Ｌ４の絶縁性の領域は、符号Ｄ４で示されている。前述した粉末スプレー法による回路層Ｌ１〜Ｌ４の積層の完成後、積層用フレーム１０のカバー１０ｃと、相応のプレス装置とを利用して、積層された回路層Ｌ１、Ｌ２、Ｌ３、Ｌ４の加圧成形が行われる。典型的には、加圧成形時に１００〜数百Ｎ／ｍｍ２のオーダの圧力Ｐが用いられる。
これに続く、図１Ｆに示されているプロセスステップでは、炉内での焼結プロセスが行われる。この焼結プロセスでは、まず２００℃〜５００℃の範囲内で短いプラトー段階が経過される、これにより、粉末のコーティングが完全焼成される。その後、８００℃〜１０００℃の範囲内、有利には９００℃の最終温度に到達され、これにより、多層回路アッセンブリ５０が完成される。
本発明を有利な実施例につき前述したにもかかわらず、本発明は、この実施例に限定されておらず、他の形式でも実施可能である。
上記実施形態では、個々の回路層もしくは基礎回路層が全て同一の厚さを有しているにもかかわらず、当然ながら、それぞれ異なる厚さの回路層もしくは基礎回路層を積み重ねることも可能である。
また、念のために付言しておくと、伝導性の材料と絶縁性の材料とを、回路層を形成するために粉末形状で吹付け塗布するだけでなく、例えば、抵抗または他の受動部品を回路アッセンブリ内に組み込むために、それぞれ異なる伝導性の多種の粉末材料を吹付け塗布することも可能である。
また、本発明は、積層用フレームの使用に限定されておらず、他の基板と加圧成形法とにも適合されている。
さらに、セラミック粉末および金属粉末もしくは導電性の粉末として、記載された材料だけではなく、吹付け処理のために適したあらゆる粉末を使用することもできる。
１０ 積層用フレーム、 １０ａ 側壁、 １０ｂ 底部、 １０ｃ カバー、 ５０ 多層回路アッセンブリ Ｌ１〜Ｌ４ 回路層、 Ｌ１ａ〜Ｌ１ｄ 基礎回路層、 ＬＢ１〜ＬＢ５ 導体路、 Ｄ１〜４ 絶縁性の領域、 Ｄｐ セラミック粉末、 ＭＰ 金属粉末、 Ｐ 圧力、 Ｓ１ 第１のスプレーヘッド、 Ｓ２ 第２のスプレーヘッド、 Ｖ１〜Ｖ７ スルーホール接続部、
Claims (11)
- セラミック多層回路アッセンブリを製造するための方法において、該方法が以下のステップ：すなわち
多層回路アッセンブリの複数の回路層（Ｌ１〜Ｌ４）を基板（１０ｂ）に粉末スプレー法で順次析出し、この場合、個々の回路層（Ｌ１〜Ｌ４）が、少なくとも１つの伝導性の粉末材料（ＭＰ）から成る導電性の領域（Ｖ１〜Ｖ７；ＬＢ１〜ＬＢ５）と、少なくとも１つのセラミック粉末材料（ＤＰ）から成る電気的に絶縁性の領域（Ｄ１〜Ｄ４）とを有しており；
析出された複数の回路層（Ｌ１〜Ｌ４）を加圧成形し；
加圧成形された複数の回路層（Ｌ１〜Ｌ４）を熱的に焼結する：
を備えていることを特徴とする、セラミック多層回路アッセンブリを製造するための方法。 - 加圧成形のために積層用フレーム（１０；１０ａ〜１０ｃ）を使用し、析出のための基板（１０ｂ）が、積層用フレーム（１０；１０ａ〜１０ｃ）の底部である、請求項１記載の方法。
- 粉末スプレー法において、伝導性の粉末材料（ＭＰ）から成る導電性の領域（Ｖ１〜Ｖ７、ＬＢ１〜ＬＢ５）と、セラミック粉末材料（ＤＰ）から成る電気的に絶縁性の領域（Ｄ１〜Ｄ４）とをスプレー被着するために、可動な２つのスプレーヘッド（Ｓ１、Ｓ２）を使用する、請求項１または２記載の方法。
- 伝導性の材料（ＭＰ）が、流動性を保証するためのコーティングを備えた金属粉末であり、コーティングを、焼結時に２００℃〜５００℃の間の温度範囲内で完全焼成する、請求項１から３までのいずれか１項記載の方法。
- セラミック材料（ＤＰ）が、流動性を保証するためのコーティングを備えたセラミック粉末であり、コーティングを、熱的な焼結時に２００℃〜５００℃の間の温度範囲内で完全焼成する、請求項１から４までのいずれか１項記載の方法。
- 回路層（Ｌ１〜Ｌ４）が、複数の基礎回路層（Ｌ１ａ〜Ｌ１ｄ）の析出によって形成される少なくとも１つの回路層（Ｌ１〜Ｌ４）を有している、請求項１から５までのいずれか１項記載の方法。
- 伝導性の粉末材料（ＭＰ）とセラミック粉末材料（ＤＰ）とが、０．１〜５μｍの範囲内の粒子サイズを有している、請求項１から６までのいずれか１項記載の方法。
- 加圧成形を１００〜数百Ｎ／ｍｍ２の圧力（Ｐ）で実施する、請求項１から７までのいずれか１項記載の方法。
- 熱的な焼結を８００℃〜１０００℃、有利には９００℃の温度で実施する、請求項１から８までのいずれか１項記載の方法。
- 個々の回路層（Ｌ１〜Ｌ４）を１０〜２００μｍの間の厚さに形成する、請求項１から９までのいずれか１項記載の方法。
- 複数の回路層（Ｌ１〜Ｌ４）を備えたセラミック多層回路アッセンブリにおいて、
少なくとも１つの回路層（Ｌ１〜Ｌ４）が、粉末スプレー法による複数の基礎回路層（Ｌ１ａ〜Ｌ１ｄ）の析出によって形成されており、
個々の回路層（Ｌ１〜Ｌ４）が、
加圧成形されかつ焼結された、粉末スプレー法によりスプレー被着された伝導性の粉末材料（ＭＰ）から成る導電性の領域（Ｖ１〜Ｖ７；ＬＢ１〜ＬＢ５）と、
加圧成形されかつ焼結された、粉末スプレー法によりスプレー被着されたセラミック粉末材料（ＤＰ）から成る電気的に絶縁性の領域と、
を有していることを特徴とする、セラミック多層回路アッセンブリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200710015399 DE102007015399A1 (de) | 2007-03-30 | 2007-03-30 | Verfahren zur Herstellung einer keramischen Mehrlagen-Schaltungsanordnung und entsprechende Mehrlagen-Schaltungsanordnung |
| DE102007015399.8 | 2007-03-30 | ||
| PCT/EP2008/051485 WO2008119582A1 (de) | 2007-03-30 | 2008-02-07 | Verfahren zur herstellung einer keramischen mehrlagen-schaltungsanordnung und entsprechende mehrlagen-schaltungsanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010524212A JP2010524212A (ja) | 2010-07-15 |
| JP5074577B2 true JP5074577B2 (ja) | 2012-11-14 |
Family
ID=39327266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010501453A Active JP5074577B2 (ja) | 2007-03-30 | 2008-02-07 | セラミック多層回路アッセンブリを製造するための方法および相応の多層回路アッセンブリ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9003653B2 (ja) |
| EP (1) | EP2132771B1 (ja) |
| JP (1) | JP5074577B2 (ja) |
| DE (1) | DE102007015399A1 (ja) |
| WO (1) | WO2008119582A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015215759B4 (de) | 2015-08-19 | 2018-10-25 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Kontaktierungsvorrichtung auf einem keramischen Substrat sowie eine nach dem Verfahren erzeugte Kontaktierungsvorrichtung |
| DE102017123307A1 (de) * | 2017-10-06 | 2019-04-11 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Komponententräger mit zumindest einem Teil ausgebildet als dreidimensional gedruckte Struktur |
| EP3468312B1 (en) | 2017-10-06 | 2023-11-29 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Method of manufacturing a component carrier having a three dimensionally printed wiring structure |
| EP3468311B1 (en) | 2017-10-06 | 2023-08-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Metal body formed on a component carrier by additive manufacturing |
| DE102019208093A1 (de) * | 2019-06-04 | 2020-12-10 | Robert Bosch Gmbh | Verfahren zum Herstellen einer dreidimensionalen Schaltung sowie dreidimensionale Schaltung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920640A (en) | 1988-01-27 | 1990-05-01 | W. R. Grace & Co.-Conn. | Hot pressing dense ceramic sheets for electronic substrates and for multilayer electronic substrates |
| JP3084286B2 (ja) * | 1990-11-22 | 2000-09-04 | 真空冶金株式会社 | セラミツクス誘電体厚膜コンデンサ、その製造方法および製造装置 |
| JPH09232174A (ja) * | 1996-02-23 | 1997-09-05 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
| DE19615787A1 (de) | 1996-04-20 | 1997-10-23 | Bosch Gmbh Robert | Verfahren zur Herstellung eines keramischen Multilayer-Substrats |
| DE19638195A1 (de) | 1996-09-19 | 1998-04-02 | Bosch Gmbh Robert | Dielektrische Paste |
| DE19646369B4 (de) | 1996-11-09 | 2008-07-31 | Robert Bosch Gmbh | Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung |
| US6085413A (en) | 1998-02-02 | 2000-07-11 | Ford Motor Company | Multilayer electrical interconnection device and method of making same |
| JP2001079819A (ja) | 1999-09-20 | 2001-03-27 | Fujitsu General Ltd | キャビティ付き多層基板 |
| SE520565C2 (sv) * | 2000-06-16 | 2003-07-29 | Ivf Industriforskning Och Utve | Sätt och apparat vid framställning av föremål genom FFF |
| JP3805266B2 (ja) * | 2002-02-27 | 2006-08-02 | Ｕｈｔ株式会社 | セラミック積層体の製造装置 |
| JP4478401B2 (ja) | 2003-05-15 | 2010-06-09 | 富士通株式会社 | 回路基板、電子装置、及び回路基板の製造方法 |
| JP4190358B2 (ja) | 2003-06-16 | 2008-12-03 | 富士通株式会社 | 回路基板、受動部品、電子装置、及び回路基板の製造方法 |
-
2007
- 2007-03-30 DE DE200710015399 patent/DE102007015399A1/de not_active Withdrawn
-
2008
- 2008-02-07 JP JP2010501453A patent/JP5074577B2/ja active Active
- 2008-02-07 US US12/594,183 patent/US9003653B2/en active Active
- 2008-02-07 WO PCT/EP2008/051485 patent/WO2008119582A1/de active Application Filing
- 2008-02-07 EP EP08716766.4A patent/EP2132771B1/de active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2132771B1 (de) | 2017-04-12 |
| US9003653B2 (en) | 2015-04-14 |
| JP2010524212A (ja) | 2010-07-15 |
| US20100187000A1 (en) | 2010-07-29 |
| WO2008119582A1 (de) | 2008-10-09 |
| DE102007015399A1 (de) | 2008-10-02 |
| EP2132771A1 (de) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5028473A (en) | Three dimensional microcircuit structure and process for fabricating the same from ceramic tape | |
| JP5074577B2 (ja) | セラミック多層回路アッセンブリを製造するための方法および相応の多層回路アッセンブリ | |
| JPH01282890A (ja) | 多層回路の製造方法 | |
| KR20040031680A (ko) | 전자 장치 및 그 제조 방법 | |
| JP2785544B2 (ja) | 多層セラミック基板の製造方法 | |
| CN103891425B (zh) | 多层布线基板、探针卡以及多层布线基板的制造方法 | |
| JP2002520878A (ja) | 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用 | |
| JP2004214573A (ja) | セラミック多層基板の製造方法 | |
| JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3003413B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4606115B2 (ja) | 多層基板及びその製造方法 | |
| US7879169B2 (en) | Method for producing ceramic compact | |
| EP1189495B1 (en) | Method of manufacturing multilayer ceramic substrate | |
| JP3327214B2 (ja) | 多層セラミック基板の製造方法 | |
| KR100289959B1 (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
| JP2803421B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH11163530A (ja) | 多層セラミック基板の製造方法 | |
| KR100890922B1 (ko) | 고집적 3차원 세라믹 모듈 제조 방법 | |
| JP4423025B2 (ja) | 多層基板及びその製造方法 | |
| JP2812605B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2008135523A (ja) | 多層基板およびその製造方法 | |
| JP2006196674A (ja) | 配線基板の製造方法 | |
| JPH10189391A (ja) | 固体複合部品の製造方法 | |
| JP4610113B2 (ja) | セラミック多層基板の製法 | |
| KR100348470B1 (ko) | 저온동시소성세라믹인쇄회로기판제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111013 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120113 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120725 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5074577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |