JP5072209B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5072209B2
JP5072209B2 JP2005281537A JP2005281537A JP5072209B2 JP 5072209 B2 JP5072209 B2 JP 5072209B2 JP 2005281537 A JP2005281537 A JP 2005281537A JP 2005281537 A JP2005281537 A JP 2005281537A JP 5072209 B2 JP5072209 B2 JP 5072209B2
Authority
JP
Japan
Prior art keywords
insulating film
film
gate electrode
gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005281537A
Other languages
English (en)
Other versions
JP2007095887A (ja
Inventor
藤 基 之 佐
辺 健 渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005281537A priority Critical patent/JP5072209B2/ja
Priority to US11/377,686 priority patent/US8076193B2/en
Publication of JP2007095887A publication Critical patent/JP2007095887A/ja
Priority to US13/289,111 priority patent/US20120074504A1/en
Application granted granted Critical
Publication of JP5072209B2 publication Critical patent/JP5072209B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年、ＭＯＳＦＥＴの微細化に伴って、ゲート絶縁膜の膜厚が薄くなっているため、ゲートリーク電流が増大するという問題が生じている。そこで、かかるゲートリーク電流を抑制するため、ゲート絶縁膜として、シリコン酸化（ＳｉＯ２）膜より比誘電率が高い高誘電率膜を適用することが提案されている。この高誘電率膜としては、例えば窒化ハフニウムシリケート（ＨｆＳｉＯＮ）膜などがある。
ところで、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴとからなる相補型ＭＯＳトランジスタ（以下、これをＣＭＯＳＦＥＴと呼ぶ）を形成する際、ゲート絶縁膜として窒化ハフニウムシリケート（ＨｆＳｉＯＮ）膜を使用すると、ＰＭＯＳＦＥＴのゲート閾値電圧は、ＮＭＯＳＦＥＴのゲート閾値電圧と比較して、より大きく変動する。
この場合、ＰＭＯＳＦＥＴでは、ＮＭＯＳＦＥＴと比較して、チャネル領域を流れる駆動電流がより大きく減少することにより、その駆動能力が低下し、その結果、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴとの間で駆動能力に大きな差が生じるという問題があった。
以下、高誘電率のゲート絶縁膜を使用したＣＭＯＳＦＥＴに関する文献名を記載する。
特開２００４−２８９０６１号公報
本発明は、高誘電率のゲート絶縁膜を使用したＣＭＯＳＦＥＴにおけるＰＭＯＳＦＥＴの駆動能力を向上させることができる半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体装置の製造方法は、
半導体基板の表面部分に形成されたＰ型半導体領域上に、第１のゲート絶縁膜を介して第１のゲート電極を形成すると共に、前記半導体基板の表面部分に形成されたＮ型半導体領域上に、第２のゲート絶縁膜を介して第２のゲート電極を形成するステップと、
前記第１のゲート電極及び前記第１のゲート絶縁膜の側面に、第１の絶縁膜を形成すると共に、前記第２のゲート電極及び前記第２のゲート絶縁膜の側面に、第２の絶縁膜を形成するステップと、
前記Ｐ型半導体領域に対応するパターンを有するマスクを形成するステップと、
前記マスクを用いて、前記第２の絶縁膜にエッチングを行うことにより、これを除去するステップと、
前記マスクを除去するステップと、
前記第１の絶縁膜の側面に、第１のゲート電極側壁絶縁膜を形成すると共に、前記第２のゲート電極及び前記第２のゲート絶縁膜の側面に、第２のゲート電極側壁絶縁膜を形成することにより、前記第２のゲート電極と前記第２のゲート絶縁膜との界面に、界面絶縁膜を形成するステップと
を備え、
前記第１及び第２のゲート絶縁膜は、ハフニウム酸化膜又はジルコニウム酸化膜、若しくは前記ハフニウム酸化膜又は前記ジルコニウム酸化膜のシリケート膜又はアルミネート膜、若しくは前記ハフニウム酸化膜又は前記ジルコニウム酸化膜の窒化シリケート膜又は窒化アルミネート膜からなり、
前記界面絶縁膜は、シリコン酸化膜からなることを特徴とする。
本発明の一態様による半導体装置は、
半導体基板の表面部分におけるＰ型半導体領域上に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
前記第１のゲート電極及び前記第１のゲート絶縁膜の側面に、絶縁膜を介して形成された第１のゲート電極側壁絶縁膜と、
前記Ｐ型半導体領域の表面部分において、前記第１のゲート電極の下方に位置する第１のチャネル領域の両側にそれぞれ形成された第１のソース領域及び第１のドレイン領域とを有するＮチャネル型トランジスタと、
前記半導体基板の表面部分におけるＮ型半導体領域上に形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に、界面絶縁膜を介して形成された第２のゲート電極と、
前記第２のゲート電極、前記界面絶縁膜及び前記第２のゲート絶縁膜の側面に形成された第２のゲート電極側壁絶縁膜と、
前記Ｎ型半導体領域の表面部分において、前記第２のゲート電極の下方に位置する第２のチャネル領域の両側にそれぞれ形成された第２のソース領域及び第２のドレイン領域とを有するＰチャネル型トランジスタと
を備え、
前記第１及び第２のゲート絶縁膜は、ハフニウム酸化膜又はジルコニウム酸化膜、若しくは前記ハフニウム酸化膜又は前記ジルコニウム酸化膜のシリケート膜又はアルミネート膜、若しくは前記ハフニウム酸化膜又は前記ジルコニウム酸化膜の窒化シリケート膜又は窒化アルミネート膜からなり、
前記界面絶縁膜は、シリコン酸化膜からなることを特徴とする。
本発明の半導体装置及びその製造方法によれば、高誘電率のゲート絶縁膜を使用したＣＭＯＳＦＥＴにおけるＰＭＯＳＦＥＴの駆動能力を向上させることができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１〜図１０に、本発明の実施の形態によるＣＭＯＳＦＥＴの製造方法を示す。まずフォトリソグラフィ技術を用いて、半導体基板１０上に所望のパターンを有するレジストマスクを形成し、これをマスクとしてボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などをイオン注入する。
同様にして、半導体基板１０上に所望のパターンを有するレジストマスクを形成し、これをマスクとしてリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などをイオン注入する。そして、熱処理を行うことにより、図１に示すように、Ｐ型半導体領域２０とＮ型半導体領域３０を形成する。続いて、図２に示すように、半導体基板１０上の所望の領域に素子分離絶縁膜４０を形成する。
その後、半導体基板１０の基板表面上に、例えば窒化ハフニウムシリケート（ＨｆＳｉＯＮ）膜からなる絶縁膜を形成する。なお、この絶縁膜としては、例えばハフニウム酸化（ＨｆＯｘ）膜やジルコニウム酸化（ＺｒＯｘ）膜、又はこれらのシリケート膜やアルミネート膜、又はこれらの窒化シリケート膜や窒化アルミネート膜など、シリコン酸化（ＳｉＯ２）膜より比誘電率が高い種々の高誘電率膜を適用することができる。
ＣＶＤ法などによって、この絶縁膜上にポリシリコンを堆積することにより、ポリシリコン膜を形成する。なお、この場合、絶縁膜上にポリシリコンゲルマニウムを堆積することにより、ポリシリコンゲルマニウム膜を形成しても良い。
図３に示すように、リソグラフィ及びＲＩＥによって、ポリシリコン膜及び窒化ハフニウムシリケート（ＨｆＳｉＯＮ）膜に順次パターニングを行うことにより、Ｐ型半導体領域２０上にゲート電極７０及びゲート絶縁膜５０を形成し、Ｎ型半導体領域３０上にゲート電極８０及びゲート絶縁膜６０を形成する。
図４に示すように、シリコン窒化（ＳｉＮ）膜９０を２ｎｍ程度全面に形成する。図５に示すように、ＲＩＥによって、ゲート電極７０及びゲート絶縁膜５０と、ゲート電極８０及びゲート絶縁膜６０との側面に形成されたシリコン窒化（ＳｉＮ）膜９０のみを残置し、他のシリコン窒化（ＳｉＮ）膜９０を除去する。これにより、ゲート電極７０及びゲート絶縁膜５０の側面にオフセットスペーサ１００Ａ及び１００Ｂを形成し、ゲート電極８０及びゲート絶縁膜６０の側面にオフセットスペーサ１１０Ａ及び１１０Ｂを形成する。
図６に示すように、Ｐ型半導体領域２０上に、例えばリン（Ｐ）などのＮ型ドーパントをイオン注入した後、リン（Ｐ）を拡散させるような熱処理を行うことにより、接合深さが浅く、低濃度のソースエクステンション領域１２０Ａ及びドレインエクステンション領域１２０Ｂを形成する。
また、Ｎ型半導体領域３０上に、例えばボロン（Ｂ）などのＰ型ドーパントをイオン注入した後、ボロン（Ｂ）を拡散させるような熱処理を行うことにより、接合深さが浅く、低濃度のソースエクステンション領域１３０Ａ及びドレインエクステンション領域１３０Ｂを形成する。
図７に示すように、半導体基板１０、ゲート電極７０及び８０並びにオフセットスペーサ１００及び１１０上に、フォトレジストを塗布し、露光及び現像を行うことにより、半導体基板１０のうち、Ｎ型半導体領域３０が開口するパターンを有するレジストマスク１４０を形成し、Ｐ型半導体領域２０をレジストマスク１４０で覆う。
レジストマスク１４０をマスクとして、ＲＩＥによって、Ｎ型半導体領域３０に形成されたオフセットスペーサ１１０Ａ及び１１０Ｂにエッチングを行うことにより、当該オフセットスペーサ１１０Ａ及び１１０Ｂを除去する。
なお、ＲＩＥではなく、フッ酸（ＨＦ）を用いたウエットエッチングを行っても良い。また、この場合、ラジカル酸化処理又は熱酸化処理によって、オフセットスペーサ１１０Ａ及び１１０Ｂを酸窒化膜又は酸化膜に改質した後に除去しても良い。また、このオフセットスペーサ１１０Ａ及び１１０Ｂを除去した後に、ソースエクステンション領域１３０Ａ及びドレインエクステンション領域１３０Ｂを形成しても良い。
図８に示すように、レジストマスク９０を除去した後、例えばＴＥＯＳ（Tetraethoxysilane）膜を原料としたシリコン酸化（ＳｉＯ２）膜を半導体基板１０の全面に成膜する。図９に示すように、ＲＩＥによって、このシリコン酸化（ＳｉＯ２）膜にエッチングを行うことにより、オフセットスペーサ１００Ａ及び１００Ｂの側面にゲート電極側壁１５０Ａ及び１５０Ｂを形成し、ゲート電極８０及びゲート絶縁膜６０の側面にゲート電極側壁１６０Ａ及び１６０Ｂを形成する。
その際、Ｎ型半導体領域３０上に形成されたゲート電極８０とゲート絶縁膜６０との界面に、ゲート電極側壁１６０Ａ及び１６０Ｂが作用することにより、これらゲート電極８０とゲート絶縁膜６０との界面には、膜厚が２〜３ｎｍ程度のシリコン酸化（ＳｉＯ２）膜からなる低誘電率の界面絶縁膜（界面層）１７０が形成される。
一方、Ｐ型半導体領域２０上に形成されたゲート電極７０及びゲート絶縁膜５０の側面には、オフセットスペーサ１００Ａ及び１００Ｂが形成されていることから、ゲート電極側壁１５０Ａ及び１５０Ｂを形成しても、ゲート電極７０とゲート絶縁膜５０との界面に、ゲート電極側壁１５０Ａ及び１５０Ｂが作用することはなく、これにより界面絶縁膜はほとんど形成されない。
なお、この場合、ゲート電極側壁１５０及び１６０として、ＴＥＯＳ膜を原料としたシリコン酸化膜を使用したが、例えばＨＴＯ（High Temperature Oxide）、ＢＰＳＧ（Borophosphosilicate Glass）、ＰＳＧ（Phosphosilicate Glass）、ＢＳＧ（Boron-Silicate Glass）など、他の種々のシリコン酸化膜を使用しても良い。
図１０に示すように、Ｐ型半導体領域２０上に、例えばリン（Ｐ）などのＮ型ドーパントをイオン注入した後、リン（Ｐ）を拡散させるような熱処理を行うことにより、ソース領域１８０Ａ及びドレイン領域１８０Ｂを形成する。
また、Ｎ型半導体領域３０上に、例えばボロン（Ｂ）などのＰ型ドーパントをイオン注入した後、ボロン（Ｂ）を拡散させるような熱処理を行うことにより、ソース領域１９０Ａ及びドレイン領域１９０Ｂを形成する。
コバルト（Ｃｏ）、ニッケル（Ni）、白金（Ｐｔ）などの金属膜をスパッタ法によって形成した後、熱処理を行うことにより、ゲート電極７０の表面並びにソース領域１８０Ａ及びドレイン領域１８０Ｂの表面部分に、寄生抵抗を低減するためのシリサイド２００Ａ〜２００Ｃを形成すると共に、ゲート電極８０の表面並びにソース領域１９０Ａ及びドレイン領域１９０Ｂの表面部分に、シリサイド２１０Ａ〜２１０Ｃを形成する。
続いて、層間絶縁膜（図示せず）を形成した後、当顔層間絶縁膜に、コンタクトプラグ（図示せず）を形成して配線工程を行うことにより、ＮＭＯＳＦＥＴ２２０とＰＭＯＳＦＥＴ２３０とからなるＣＭＯＳＦＥＴ２４０を形成する。
以上の方法により製造されたＣＭＯＳＦＥＴ２４０は、図１０に示すように、半導体基板１０の表面部分に素子分離絶縁膜４０が形成され、当該素子分離絶縁膜４０によって分離されたＰ型半導体領域２０の中央部付近には、半導体基板１０表面上に形成されたゲート絶縁膜５０を介して、ゲート電極７０が形成されている。
このゲート電極７０及びゲート絶縁膜５０の側面には、膜厚が２ｎｍ程度のオフセットスペーサ１００Ａ及び１００Ｂを介して、ゲート電極側壁１５０Ａ及び１５０Ｂが形成され、またゲート電極７０の下方に位置し、かつ半導体基板１０の表面付近には、チャネル領域２５０が形成されている。
このチャネル領域２５０の両端には、ソースエクステンション領域１２０Ａ及びドレインエクステンション領域１２０Ｂが形成されている。
ソースエクステンション領域１２０Ａと図示しない素子分離絶縁膜の間には、ソース領域１８０Ａが形成されると共に、ドレインエクステンション領域１２０Ｂと素子分離絶縁膜４０の間には、ドレイン領域１８０Ｂが形成されている。
さらにゲート電極７０の表面とソース領域１８０Ａ及びドレイン領域１８０Ｂの表面には、寄生抵抗を低減するためのシリサイド２００Ａ〜２００Ｃが形成されている。
一方、Ｎ型半導体領域３０の中央部付近には、半導体基板１０表面上に形成されたゲート絶縁膜６０と、膜厚が２〜３ｎｍ程度のシリコン酸化（ＳｉＯ２）膜からなる界面絶縁膜１７０とを順次介して、ゲート電極８０が形成されている。
このゲート電極８０、界面絶縁膜１７０及びゲート絶縁膜６０の側面には、ゲート電極側壁１６０Ａ及び１６０Ｂが形成され、またゲート電極８０の下方に位置し、かつ半導体基板１０の表面付近には、チャネル領域２６０が形成されている。
このチャネル領域２６０の両端には、ソースエクステンション領域１３０Ａ及びドレインエクステンション領域１３０Ｂが形成されている。
ソースエクステンション領域１３０Ａと素子分離絶縁膜４０の間には、ソース領域１９０Ａが形成されると共に、ドレインエクステンション領域１３０Ｂと図示しない素子分離絶縁膜の間には、ドレイン領域１９０Ｂが形成されている。
さらにゲート電極８０の表面とソース領域１９０Ａ及びドレイン領域１９０Ｂの表面には、寄生抵抗を低減するためのシリサイド２１０Ａ〜２１０Ｃが形成されている。
ここで、図１１及び図１２に、ＣＭＯＳＦＥＴを形成するＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴの電流電圧特性を示す。なお、この場合、横軸は、ゲート電極に印加されるゲート電圧を示し、縦軸は、ドレイン電流（チャネル領域を流れる駆動電流）を示す。
図１１に示すように、ゲート絶縁膜として窒化ハフニウムシリケート（ＨｆＳｉＯＮ）膜を使用した場合には、ゲート絶縁膜としてシリコン酸化（ＳｉＯ２）膜を使用した場合と比較して、ＰＭＯＳＦＥＴのゲート閾値電圧は、負の方向に約０.６Ｖ変化する一方、ＮＭＯＳＦＥＴのゲート閾値電圧は、正の方向に約０.２Ｖ変化するだけにとどまる。
このように、ＰＭＯＳＦＥＴでは、ＮＭＯＳＦＥＴと比較して、チャネル領域を流れる駆動電流がより大きく減少することにより、その駆動能力が低下し、その結果、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴとの間で駆動能力に大きな差が生じる。
そこで、本実施の形態の場合には、ＮＭＯＳＦＥＴ２２０にのみ、ゲート電極７０及びゲート絶縁膜５０の側面にオフセットスペーサ１００Ａ及び１００Ｂを形成し、ＰＭＯＳＦＥＴ２３０にはオフセットスペーサを形成しないことにより、ＰＭＯＳＦＥＴ２３０におけるゲート電極８０とゲート絶縁膜６０との界面に界面絶縁膜１７０を形成する。
この界面絶縁膜１７０中には、負の固定電荷が発生するため、界面絶縁膜１７０を形成した場合には、界面絶縁膜を形成しない場合と比較して、ＰＭＯＳＦＥＴ２３０のゲート閾値電圧は、正の方向に約０.１６Ｖ変化する（図１２）。
このように、界面絶縁膜１７０を形成した場合には、界面絶縁膜を形成しない場合と比較して、駆動電流が大幅に増加することにより、ＰＭＯＳＦＥＴ２３０の駆動能力が向上する。その結果、ＮＭＯＳＦＥＴ２２０とＰＭＯＳＦＥＴ２３０との間における駆動能力の差を低減することができる。
なお、上述の実施の形態は一例であって、本発明を限定するものではない。例えば、半導体基板１０の表面部分に、Ｐ型半導体領域２０及びＮ型半導体領域３０を形成するのではなく、Ｐ型半導体基板の表面部分にＮ型半導体領域を形成しても良く、またＮ型半導体基板の表面部分にＰ型半導体領域を形成しても良い。
本発明の実施の形態によるＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 同ＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 同ＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 同ＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 同ＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 同ＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 同ＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 同ＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 同ＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 同ＣＭＯＳＦＥＴの製造方法における工程別素子の断面構造を示す縦断面図である。 ＣＭＯＳＦＥＴを形成するＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴの電流電圧特性を示す説明図である。 ＣＭＯＳＦＥＴを形成するＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴの電流電圧特性を示す説明図である。
符号の説明
１０ 半導体基板
２０ Ｐ型半導体領域
３０ Ｎ型半導体領域
４０ 素子分離絶縁膜
５０、６０ ゲート絶縁膜
７０、８０ ゲート電極
１００ オフセットスペーサ
１５０、１６０ ゲート電極側壁
１７０ 界面絶縁膜
１８０Ａ、１９０Ａ ソース領域
１８０Ｂ、１９０Ｂ ドレイン領域
２２０ ＮＭＯＳＦＥＴ
２３０ ＰＭＯＳＦＥＴ
２４０ ＣＭＯＳＦＥＴ

Claims (4)

  1. 半導体基板の表面部分に形成されたＰ型半導体領域上に、第１のゲート絶縁膜を介して第１のゲート電極を形成すると共に、前記半導体基板の表面部分に形成されたＮ型半導体領域上に、第２のゲート絶縁膜を介して第２のゲート電極を形成するステップと、
    前記第１のゲート電極及び前記第１のゲート絶縁膜の側面に、第１の絶縁膜を形成すると共に、前記第２のゲート電極及び前記第２のゲート絶縁膜の側面に、第２の絶縁膜を形成するステップと、
    前記Ｐ型半導体領域に対応するパターンを有するマスクを形成するステップと、
    前記マスクを用いて、前記第２の絶縁膜にエッチングを行うことにより、これを除去するステップと、
    前記マスクを除去するステップと、
    前記第１の絶縁膜の側面に、第１のゲート電極側壁絶縁膜を形成すると共に、前記第２のゲート電極及び前記第２のゲート絶縁膜の側面に、第２のゲート電極側壁絶縁膜を形成することにより、前記第２のゲート電極と前記第２のゲート絶縁膜との界面に、界面絶縁膜を形成するステップと
    を備え、
    前記第１及び第２のゲート絶縁膜は、ハフニウム酸化膜又はジルコニウム酸化膜、若しくは前記ハフニウム酸化膜又は前記ジルコニウム酸化膜のシリケート膜又はアルミネート膜、若しくは前記ハフニウム酸化膜又は前記ジルコニウム酸化膜の窒化シリケート膜又は窒化アルミネート膜からなり、
    前記界面絶縁膜は、シリコン酸化膜からなることを特徴とする半導体装置の製造方法。
  2. 半導体基板の表面部分におけるＰ型半導体領域上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
    前記第１のゲート電極及び前記第１のゲート絶縁膜の側面に、絶縁膜を介して形成された第１のゲート電極側壁絶縁膜と、
    前記Ｐ型半導体領域の表面部分において、前記第１のゲート電極の下方に位置する第１のチャネル領域の両側にそれぞれ形成された第１のソース領域及び第１のドレイン領域とを有するＮチャネル型トランジスタと、
    前記半導体基板の表面部分におけるＮ型半導体領域上に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に、界面絶縁膜を介して形成された第２のゲート電極と、
    前記第２のゲート電極、前記界面絶縁膜及び前記第２のゲート絶縁膜の側面に形成された第２のゲート電極側壁絶縁膜と、
    前記Ｎ型半導体領域の表面部分において、前記第２のゲート電極の下方に位置する第２のチャネル領域の両側にそれぞれ形成された第２のソース領域及び第２のドレイン領域とを有するＰチャネル型トランジスタと
    を備え、
    前記第１及び第２のゲート絶縁膜は、ハフニウム酸化膜又はジルコニウム酸化膜、若しくは前記ハフニウム酸化膜又は前記ジルコニウム酸化膜のシリケート膜又はアルミネート膜、若しくは前記ハフニウム酸化膜又は前記ジルコニウム酸化膜の窒化シリケート膜又は窒化アルミネート膜からなり、
    前記界面絶縁膜は、シリコン酸化膜からなることを特徴とする半導体装置。
  3. 前記界面絶縁膜は、膜厚が２〜３ｎｍになるように形成されていることを特徴とする請求項２記載の半導体装置。
  4. 前記絶縁膜は、シリコン窒化膜からなり、膜厚は２ｎｍ程度になるように形成されていることを特徴とする請求項２記載の半導体装置。
JP2005281537A 2005-09-28 2005-09-28 半導体装置及びその製造方法 Expired - Fee Related JP5072209B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005281537A JP5072209B2 (ja) 2005-09-28 2005-09-28 半導体装置及びその製造方法
US11/377,686 US8076193B2 (en) 2005-09-28 2006-03-17 CMOS device fabrication method with PMOS interface insulating film formed concurrently with sidewall insulating film
US13/289,111 US20120074504A1 (en) 2005-09-28 2011-11-04 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005281537A JP5072209B2 (ja) 2005-09-28 2005-09-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007095887A JP2007095887A (ja) 2007-04-12
JP5072209B2 true JP5072209B2 (ja) 2012-11-14

Family

ID=37892817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005281537A Expired - Fee Related JP5072209B2 (ja) 2005-09-28 2005-09-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8076193B2 (ja)
JP (1) JP5072209B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527080B2 (ja) * 2010-07-22 2014-06-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US8772118B2 (en) * 2011-07-08 2014-07-08 Texas Instruments Incorporated Offset screen for shallow source/drain extension implants, and processes and integrated circuits
US9202906B2 (en) 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205151A (ja) * 1996-01-26 1997-08-05 Sony Corp 相補型半導体装置の製造方法
US6187645B1 (en) 1999-01-19 2001-02-13 United Microelectronics Corp. Method for manufacturing semiconductor device capable of preventing gate-to-drain capacitance and eliminating birds beak formation
US6504214B1 (en) * 2002-01-11 2003-01-07 Advanced Micro Devices, Inc. MOSFET device having high-K dielectric layer
US6696327B1 (en) * 2003-03-18 2004-02-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP4524995B2 (ja) 2003-03-25 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP3790242B2 (ja) * 2003-09-26 2006-06-28 株式会社東芝 半導体装置及びその製造方法
US7344934B2 (en) * 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof

Also Published As

Publication number Publication date
US8076193B2 (en) 2011-12-13
US20120074504A1 (en) 2012-03-29
US20070069303A1 (en) 2007-03-29
JP2007095887A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
US7902599B2 (en) Integrated circuit having long and short channel metal gate devices and method of manufacture
JP4524995B2 (ja) 半導体装置
JP2006522488A (ja) Ｆｉｎｆｅｔデバイス中の構造を形成する方法
JPH09283760A (ja) 半導体素子の製造方法
JP2982895B2 (ja) Ｃｍｏｓ半導体装置およびその製造方法
US6525391B1 (en) Nickel silicide process using starved silicon diffusion barrier
US5923982A (en) Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps
JP2005217275A (ja) 半導体装置およびその製造方法
JP2009522796A (ja) 同じ基板上に同じ導電型の低性能及び高性能デバイスを有する半導体デバイス構造体
JP5072209B2 (ja) 半導体装置及びその製造方法
US20040137688A1 (en) Semiconductor device with tapered gate and process for fabricating the device
US6767794B2 (en) Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET
JP2007287798A (ja) 半導体装置及びその製造方法
US6724051B1 (en) Nickel silicide process using non-reactive spacer
JP2004349377A (ja) 半導体装置及びその製造方法
US20010053580A1 (en) Inverted MOSFET process
US6562717B1 (en) Semiconductor device having multiple thickness nickel silicide layers
KR20050009482A (ko) 반도체 소자의 제조방법
JP4685359B2 (ja) 半導体装置の製造方法
KR101128696B1 (ko) 모스 트랜지스터 제조 방법
JP2005159336A (ja) 半導体装置の製造方法
KR101231229B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US20080042198A1 (en) Demos structure
KR100503289B1 (ko) Ｎｍｏｓ 및 ｐｍｏｓ 트랜지스터를 갖는 반도체 소자의제조 방법
KR20060005556A (ko) 집적 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees