JP5063106B2 - スキャンコンバート回路およびスキャンコンバート方法 - Google Patents
スキャンコンバート回路およびスキャンコンバート方法 Download PDFInfo
- Publication number
- JP5063106B2 JP5063106B2 JP2006351010A JP2006351010A JP5063106B2 JP 5063106 B2 JP5063106 B2 JP 5063106B2 JP 2006351010 A JP2006351010 A JP 2006351010A JP 2006351010 A JP2006351010 A JP 2006351010A JP 5063106 B2 JP5063106 B2 JP 5063106B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- clock signal
- clock
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる1つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である異なる所定の第1および第2の期間を設定するための第1および第2の期間設定値を定める設定手段と、
前記第1の期間設定値に基づき、前記入力クロック信号における前記第1の期間の開始位置を算出し、算出された開始位置を第1の期間開始信号として出力する第1の期間算出手段と、
前記第2の期間設定値に基づき、前記入力クロック信号における前記第2の期間の開始位置を算出し、算出された開始位置を第2の期間開始信号として出力する第2の期間算出手段と、
前記第1および第2の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のN/M倍となるクロックパルス数を有する変換クロック信号を出力するクロック信号変換手段と、
前記変換クロック信号に基づき、前記入力画像信号に含まれる画素データを間引くことにより、前記入力画像信号を前記出力画像信号に変換する画像信号変換手段と
を備え、
前記設定手段は、前記設定データに基づき、前記入力クロック信号に含まれるクロックパルスの順番であって、前記入力クロック信号における前記第1の期間の開始位置を示す順番を等差数列の一般項an (nは0以上の整数)で表すとき、等式an =aL +(n−1)×dL における初項aL および公差dL を前記第1の期間設定値として定め、かつ前記第2の期間の開始位置を示す順番を等差数列の一般項an で表すとき、等式an =aS +(n−1)×dS における初項aS および公差dS を前記第2の期間設定値として定めることを特徴とする。
前記第1の期間算出手段は、前記第1の期間の開始位置に対応する前記入力クロック信号のクロックパルスを前記第1の期間開始信号として出力し、
前記第2の期間算出手段は、前記第2の期間の開始位置に対応する前記入力クロック信号のクロックパルスを前記第2の期間開始信号として出力し、
前記クロック信号変換手段は、前記第1の期間開始信号と前記第2の期間開始信号とを合成することにより、前記変換クロック信号を生成し出力することを特徴とする。
前記クロック信号変換手段は、前記第1および第2の期間開始信号に基づき、前記出力画像信号に含まれる画素データに同期して当該画素データそれぞれに対応する所定時点で立ち上がりまたは立ち下がるクロックパルスを含む出力クロック信号を出力することを特徴とする。
前記設定手段は、前記設定データに基づき前記自然数Mを定め、
前記第1の期間算出手段は、前記第1の期間設定値である初項aL および公差dL により定められる等差数列の一般項におけるnを1からMまでの間で繰り返し1ずつ増加させることにより、前記第1の期間の開始位置を算出し、
前記第2の期間算出手段は、前記第2の期間設定値である初項aS および公差dS により定められる等差数列の一般項におけるnを1からMまでの間で繰り返し1ずつ増加させることにより、前記第2の期間の開始位置を算出することを特徴とする。
前記設定手段は、外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる1つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である前記第1および第2の期間とは異なる第3の期間を設定するための第3の期間設定値を定め、
前記第3の期間算出手段は、前記第3の期間設定値に基づき、前記入力クロック信号における前記第3の期間の開始位置を算出し、算出された開始位置を前記第3の期間開始信号として出力し、
前記クロック信号変換手段は、前記第1ないし第3の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のN/M倍となるクロックパルス数を有する変換クロック信号を出力することを特徴とする。
外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる1つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である異なる所定の第1および第2の期間を設定するための第1および第2の期間設定値を定める設定ステップと、
前記第1の期間設定値に基づき、前記入力クロック信号における前記第1の期間の開始位置を算出し、算出された開始位置を第1の期間開始信号として出力する第1の期間算出ステップと、
前記第2の期間設定値に基づき、前記入力クロック信号における前記第2の期間の開始位置を算出し、算出された開始位置を第2の期間開始信号として出力する第2の期間算出ステップと、
前記第1および第2の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のN/M倍となるクロックパルス数を有する変換クロック信号を出力するクロック信号変換ステップと、
前記変換クロック信号に基づき、前記入力画像信号に含まれる画素データを間引くことにより、前記入力画像信号を前記出力画像信号に変換する画像信号変換ステップと
を含み、
前記設定ステップでは、前記設定データに基づき、前記入力クロック信号に含まれるクロックパルスの順番であって、前記入力クロック信号における前記第1の期間の開始位置を示す順番を等差数列の一般項an (nは0以上の整数)で表すとき、等式an =aL +(n−1)×dL における初項aL および公差dL を前記第1の期間設定値として定め、かつ前記第2の期間の開始位置を示す順番を等差数列の一般項an で表すとき、等式an =aS +(n−1)×dS における初項aS および公差dS を前記第2の期間設定値として定めることを特徴とする。
<1. 第1の実施形態>
図1は、本発明の第1の実施形態に係るスキャンコンバート回路のブロック図である。
図1に示されるように、本スキャンコンバート回路100は、外部から与えられる設定データに基づき所定の係数を設定する係数設定部101と、後述する変換クロック信号MCKにおけるクロック間隔が長くなる期間(以下「ロング期間」という)の開始位置を算出するロング期間算出部102と、当該クロック間隔が短くなる期間(以下「ショート期間」という)の開始位置を算出するショート期間算出部103と、算出されたこれらの開始位置を受け取り、クロックパルスの一部が間引かれた変換クロック信号MCKを出力するクロック信号変換部104と、この間引かれた変換クロック信号MCKに基づき外部からの入力画像信号を画素データの一部が間引かれた出力画像信号Doutに変換する画像信号変換部105とを備える。
an =a+(n−1)×d …(1)
an =aL +(n−1)×dL …(2)
an =aS +(n−1)×dS …(3)
図4は、本発明の第2の実施形態に係るスキャンコンバート回路のブロック図である。図4に示されるように、本スキャンコンバート回路200は、図1に示される係数設定部101に相当する係数設定部201と、ロング期間算出部102に相当する第1の期間算出部202と、ショート期間算出部103に相当する第2および第3の期間算出部203a,203bと、クロック信号変換部104に相当するクロック信号変換部204と、画像信号変換部105に相当する画像信号変換部205とを備える。なお後述するように、第2の期間算出部203aは第1のショートクロック信号SCKaを出力し、第3の期間算出部203bは第2のショートクロック信号SCKbを出力する。
an =aS1 +(n−1)×dS1 …(4)
an =aS2 +(n−1)×dS2 …(5)
前述したように、第2の実施形態におけるクロック信号変換部204の構成は複雑であるため、簡易な構成のクロック信号変換部304を含むスキャンコンバート回路300について説明する。
上記第1ないし第3の実施形態では、ベースカウント値Mとロング期間およびショート期間(または第1から第3までの期間)の開始位置をそれぞれ算出するための係数(等差数列の一般項を求めるための初項aおよび公差d)を設定するだけで、様々なフォーマットを有する入力画像信号を様々な画素数を有する表示デバイスに対応した出力画像信号に変換することができるので、予め決定しなければならない設定データ数が少なく、かつ回路規模が小さいスキャンコンバート回路を提供することができる。
上記各実施形態では、ロング期間算出部102および第1の期間算出部202,302によりロングクロック信号LCKが生成される構成であるが、ロング期間の開始位置を示す信号であれば必ずしもクロック信号に限定されるわけではなく、例えば数値データなどであってもよい。このことはショート期間算出部103や第2および第3の期間算出部203a,203b,303a,303bにおいても同様である。
101,201,301…係数設定部
102 …ロング期間算出部
103 …ショート期間算出部
104,204,304…クロック信号変換部
105,205,305…画像信号変換部
202,302 …第1の期間算出部
203a,303a …第2の期間算出部
203b,303b …第3の期間算出部
Cin …入力クロック信号
Cout …出力クロック信号
LCK …ロングクロック信号
SCK …ショートクロック信号
MCK …変換クロック信号
Din …入力画像信号
Dout …出力画像信号
Claims (6)
- 表示装置に表示されるべき画像における水平方向の表示画素数に等しくなるよう、外部から与えられる入力画像信号を、当該入力画像信号における水平方向の画素数のN/M(N,Mは自然数)倍となる水平方向の画素数を有する出力画像信号に変換するスキャンコンバート回路であって、
外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる1つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である異なる所定の第1および第2の期間を設定するための第1および第2の期間設定値を定める設定手段と、
前記第1の期間設定値に基づき、前記入力クロック信号における前記第1の期間の開始位置を算出し、算出された開始位置を第1の期間開始信号として出力する第1の期間算出手段と、
前記第2の期間設定値に基づき、前記入力クロック信号における前記第2の期間の開始位置を算出し、算出された開始位置を第2の期間開始信号として出力する第2の期間算出手段と、
前記第1および第2の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のN/M倍となるクロックパルス数を有する変換クロック信号を出力するクロック信号変換手段と、
前記変換クロック信号に基づき、前記入力画像信号に含まれる画素データを間引くことにより、前記入力画像信号を前記出力画像信号に変換する画像信号変換手段と
を備え、
前記設定手段は、前記設定データに基づき、前記入力クロック信号に含まれるクロックパルスの順番であって、前記入力クロック信号における前記第1の期間の開始位置を示す順番を等差数列の一般項an (nは0以上の整数)で表すとき、等式an =aL +(n−1)×dL における初項aL および公差dL を前記第1の期間設定値として定め、かつ前記第2の期間の開始位置を示す順番を等差数列の一般項an で表すとき、等式an =aS +(n−1)×dS における初項aS および公差dS を前記第2の期間設定値として定めることを特徴とする、スキャンコンバート回路。 - 前記第1の期間算出手段は、前記第1の期間の開始位置に対応する前記入力クロック信号のクロックパルスを前記第1の期間開始信号として出力し、
前記第2の期間算出手段は、前記第2の期間の開始位置に対応する前記入力クロック信号のクロックパルスを前記第2の期間開始信号として出力し、
前記クロック信号変換手段は、前記第1の期間開始信号と前記第2の期間開始信号とを合成することにより、前記変換クロック信号を生成し出力することを特徴とする、請求項1に記載のスキャンコンバート回路。 - 前記クロック信号変換手段は、前記第1および第2の期間開始信号に基づき、前記出力画像信号に含まれる画素データに同期して当該画素データそれぞれに対応する所定時点で立ち上がりまたは立ち下がるクロックパルスを含む出力クロック信号を出力することを特徴とする、請求項1または請求項2に記載のスキャンコンバート回路。
- 前記設定手段は、前記設定データに基づき前記自然数Mを定め、
前記第1の期間算出手段は、前記第1の期間設定値である初項aL および公差dL により定められる等差数列の一般項におけるnを1からMまでの間で繰り返し1ずつ増加させることにより、前記第1の期間の開始位置を算出し、
前記第2の期間算出手段は、前記第2の期間設定値である初項aS および公差dS により定められる等差数列の一般項におけるnを1からMまでの間で繰り返し1ずつ増加させることにより、前記第2の期間の開始位置を算出することを特徴とする、請求項1に記載のスキャンコンバート回路。 - 所定の第3の期間開始信号を出力する第3の期間算出手段をさらに備え、
前記設定手段は、外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる1つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である前記第1および第2の期間とは異なる第3の期間を設定するための第3の期間設定値を定め、
前記第3の期間算出手段は、前記第3の期間設定値に基づき、前記入力クロック信号における前記第3の期間の開始位置を算出し、算出された開始位置を前記第3の期間開始信号として出力し、
前記クロック信号変換手段は、前記第1ないし第3の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のN/M倍となるクロックパルス数を有する変換クロック信号を出力することを特徴とする、請求項4に記載のスキャンコンバート回路。 - 表示装置に表示されるべき画像における水平方向の表示画素数に等しくなるよう、外部から与えられる入力画像信号を、当該入力画像信号における水平方向の画素数のN/M(N,Mは自然数)倍となる水平方向の画素数を有する出力画像信号に変換するスキャンコンバート方法であって、
外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる1つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である異なる所定の第1および第2の期間を設定するための第1および第2の期間設定値を定める設定ステップと、
前記第1の期間設定値に基づき、前記入力クロック信号における前記第1の期間の開始位置を算出し、算出された開始位置を第1の期間開始信号として出力する第1の期間算出ステップと、
前記第2の期間設定値に基づき、前記入力クロック信号における前記第2の期間の開始位置を算出し、算出された開始位置を第2の期間開始信号として出力する第2の期間算出ステップと、
前記第1および第2の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のN/M倍となるクロックパルス数を有する変換クロック信号を出力するクロック信号変換ステップと、
前記変換クロック信号に基づき、前記入力画像信号に含まれる画素データを間引くことにより、前記入力画像信号を前記出力画像信号に変換する画像信号変換ステップと
を含み、
前記設定ステップでは、前記設定データに基づき、前記入力クロック信号に含まれるクロックパルスの順番であって、前記入力クロック信号における前記第1の期間の開始位置を示す順番を等差数列の一般項an (nは0以上の整数)で表すとき、等式an =aL +(n−1)×dL における初項aL および公差dL を前記第1の期間設定値として定め、かつ前記第2の期間の開始位置を示す順番を等差数列の一般項an で表すとき、等式an =aS +(n−1)×dS における初項aS および公差dS を前記第2の期間設定値として定めることを特徴とする、スキャンコンバート方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351010A JP5063106B2 (ja) | 2006-12-27 | 2006-12-27 | スキャンコンバート回路およびスキャンコンバート方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351010A JP5063106B2 (ja) | 2006-12-27 | 2006-12-27 | スキャンコンバート回路およびスキャンコンバート方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008164675A JP2008164675A (ja) | 2008-07-17 |
JP5063106B2 true JP5063106B2 (ja) | 2012-10-31 |
Family
ID=39694320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006351010A Expired - Fee Related JP5063106B2 (ja) | 2006-12-27 | 2006-12-27 | スキャンコンバート回路およびスキャンコンバート方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5063106B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5063145B2 (ja) * | 2007-03-05 | 2012-10-31 | シャープ株式会社 | スキャンコンバート回路およびスキャンコンバート方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07129117A (ja) * | 1993-11-02 | 1995-05-19 | Sharp Corp | 画像表示装置 |
JP3778180B2 (ja) * | 2003-06-11 | 2006-05-24 | 松下電器産業株式会社 | 画像表示装置 |
-
2006
- 2006-12-27 JP JP2006351010A patent/JP5063106B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008164675A (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1164568B1 (en) | Video signal conversion device and video signal conversion method | |
JP5049703B2 (ja) | 画像表示装置、画像処理回路およびその方法 | |
JP5063106B2 (ja) | スキャンコンバート回路およびスキャンコンバート方法 | |
JP2001320680A (ja) | 信号処理装置および方法 | |
JP2009089137A (ja) | 映像信号処理装置および映像信号処理方法 | |
JP2874187B2 (ja) | 液晶ディスプレイ装置 | |
JP2003348446A (ja) | 映像信号処理装置 | |
US20040212742A1 (en) | Video signal processor and video signal processing method | |
JP3230405B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP4961309B2 (ja) | 映像信号処理装置 | |
JP5063145B2 (ja) | スキャンコンバート回路およびスキャンコンバート方法 | |
JP4268696B2 (ja) | 画像処理装置および処理方法 | |
JP2007020112A (ja) | 映像信号処理装置、映像信号処理方法および撮像装置 | |
JP2002218415A (ja) | 映像信号処理装置及び映像表示装置 | |
KR20070070452A (ko) | 디지털 영상 신호를 tv 신호로 변환하는 방법 및 장치 | |
JP2006270438A (ja) | クロック生成回路および映像信号合成回路 | |
JP4350395B2 (ja) | プログレッシブ走査変換方法 | |
EP1589514A2 (en) | Video signal processing circuit, video display, and display driving device | |
KR100531322B1 (ko) | 포맷 변환 장치 및 그 방법 | |
JPWO2010113378A1 (ja) | 水平同期生成回路、映像信号処理lsiおよび映像システム | |
JP5460710B2 (ja) | 映像信号処理装置 | |
JP2000305506A (ja) | 表示装置 | |
JP2010041633A (ja) | 映像信号処理装置、映像表示装置、映像信号処理方法 | |
JP2005242675A (ja) | 画像サイズ縮小処理方法及び画像サイズ拡大処理方法 | |
JP2007017989A (ja) | 画素数変換装置及び画素数変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |