JP5062839B2 - Ofdm受信装置およびofdm中継装置 - Google Patents

Ofdm受信装置およびofdm中継装置 Download PDF

Info

Publication number
JP5062839B2
JP5062839B2 JP2008067029A JP2008067029A JP5062839B2 JP 5062839 B2 JP5062839 B2 JP 5062839B2 JP 2008067029 A JP2008067029 A JP 2008067029A JP 2008067029 A JP2008067029 A JP 2008067029A JP 5062839 B2 JP5062839 B2 JP 5062839B2
Authority
JP
Japan
Prior art keywords
unit
main wave
signal
fft
delay profile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008067029A
Other languages
English (en)
Other versions
JP2009225080A (ja
Inventor
圭 伊藤
樹広 仲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008067029A priority Critical patent/JP5062839B2/ja
Publication of JP2009225080A publication Critical patent/JP2009225080A/ja
Application granted granted Critical
Publication of JP5062839B2 publication Critical patent/JP5062839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明はOFDM信号を受信するためのタイミング同期回路、それを用いたOFDM受信装置もしくはOFDM中継装置に関する。
一般に、受信信号を用いて同期タイミング制御を行う場合、OFDM信号に付加されているガードインターバルの相関ピーク値およびそのピーク位置を用いる。
しかしながら、上記の方式では、主波よりもマルチパスや回り込み波などの干渉波のレベルが一時的に上回った場合、干渉波のガードインターバルの相関ピークが最大となり、干渉波のピーク位置に基づき同期タイミング制御を行ってしまい、FFT窓の位置がずれる。
最適な位置からずれると、シンボル間干渉が増加する。また、FFT窓位置が頻繁に変動すると、等化器が追従できず出力信号が劣化したり、装置遅延時間の変動が発生したりし、特に中継装置において問題となる。
上述の他、OFDM受信装置において、ガード相関により検出したピーク位置の誤差と、遅延プロファイルから検出したシンボル境界に応じた信号とを所定の割合で加算して、FFT窓のタイミングの基にするものが知られる(例えば、特許文献1参照)。
また、伝送シンボル期間において最大相関値よりも所定値だけ低く設定された閾値以上となる相関値の時間位置のうち最も早い時間位置にウィンドウ開始位置を設定するものが知られる(例えば、特許文献2参照)。
特開2004−096187号公報 特開2004−040507号公報 特開2003−319005号公報 特開2004−153559号公報
しかしながら、従来の方式では、FFT窓位置の変動を十分に抑えることができないという問題点があった。
本発明は上記実情に鑑みて為されたもので、FFT窓位置の変動を抑えたタイミング同期回路やOFDM受信装置等を提供することを目的とする。
本発明のタイミング同期回路は、受信したOFDM信号をFFTするFFT演算部と、前記FFTされた信号から伝送路を推定する伝送路推定部と、推定された伝送路特性をIFFTして遅延プロファイルを出力するIFFT演算部と、前記遅延プロファイルから主波を検出する主波検出部と、前記主波検出部から得られる主波位置のずれに基づきサンプルクロックの周波数または位相を制御してサブサンプル精度でタイミング同期制御を行うタイミング同期制御手段と、を備える。
また本発明のタイミング同期回路は更に、前記受信したOFDM信号に対してガードインターバル相関を行いGI相関ピークを検出するGI相関ピーク検出部と、
前記GI相関ピークの位置のずれを検出するピーク位置誤差算出部と、
前記遅延プロファイルに基づく主波位置のずれとGI相関ピーク位置のずれとから1つを選択あるいは両者を重み付き合成してタイミング同期制御手段に与える誤差切替/合成部と、を備える。
また本発明のOFDM受信装置は、上記のタイミング同期回路と、
前記FFT演算部でのFFT窓位置を、現時点で検出されている前記主波の有効シンボル区間から所定量時間的に進めさせる窓位置最適制御部と、
前記FFTされた信号に対して、前記主波に続くマルチパス波が前記伝送路推定部における周波数内挿フィルタの通過帯域に収まるように、時間領域におけるn(nは整数)サンプル分の遅延に相当する位相回転を施してから前記伝送路推定部に出力する回転補正部と、
前記伝送路推定部で推定された伝送路特性を用いて、前記FFTされた信号を等化し、シンボル判定する等化判定部と、
前記等化判定部で判定されたシンボルをIFFTし、送出すべきOFDM信号を生成する第2のIFFT部と、
前記遅延プロファイルに対して、実質的に前記nサンプル分の遅延をキャンセルする遅延を与える回転再補正部と、を備えてなり、
前記主波検出部は、前記nサンプル分の遅延がキャンセルされた前記遅延プロファイルから主波を検出するようにする。
また本発明のOFDM中継装置は、上記のOFDM受信装置と、前記等化判定部で判定されたシンボルをIFFTし、送出すべきOFDM信号を生成する第2のIFFT部と、を備えるようにした。
本発明によれば、遅延プロファイル算出から主波タイミングを高精度に検出できるときはそのタイミングを使用するようにしたので、マルチパス環境下でもFFT窓位置の変動を抑えたタイミング同期を行うことができる。
以下、この発明の実施の形態について図を参照して説明する。
図1に本発明が適用できる第一の実施例としてOFDM(Orthogonal Frequency Division Multiplexing:直交周波数分割多重)信号中継送信装置(以下、中継装置と言う)の構成を示す。本中継装置は、A/D変換器1と、D/A変換器2と、FFT演算器3と、伝送路推定部4と、IFFT演算器5と、主波位置検出器6と、位相誤差算出器7と、VCO制御器8と、VCO9と、を備える。
A/D変換器1は、入力信号sinを標本化および量子化してデジタル時間信号sdに変換し、D/A変換器2とFFT演算器3へ出力する。
D/A変換器2は、デジタル時間信号sdをアナログ信号soutに変換し、アナログ信号を出力する。
FFT演算器3は、デジタル時間信号sdに対してFFT演算処理を行い、デジタル周波数信号sfを伝送路推定部4へ出力する。
伝送路推定部4は、デジタル周波数信号sfから伝送路の推定を行い、伝送路特性信号HをIFFT演算部5へ出力する。伝送路推定部4について図2を用いて説明する。
伝送路推定部4は、SP抽出器10と、時間内挿器11と、周波数外挿器12と、周波数内挿器13とを備える。
SP抽出器10は、周波数軸に変換された受信信号にある一定間隔で含まれるパイロット信号を抽出し、時間内挿器11へ出力する。
時間内挿器11は、SP抽出器10で抽出されたパイロット信号間の時間方向の内挿を行い、周波数外挿器12へ出力する。
周波数外挿器12は、帯域外の周波数方向の外挿を行い、周波数内挿器13へ出力する。
周波数内挿器13は周波数方向の内挿を行い、IFFT演算器5へ出力する。
図1に戻り、IFFT演算部5は、伝送路特性信号Hに対してIFFT演算処理を行い、遅延プロファイル信号DPF(T,i)を主波位置検出器6へ出力する。ここで、 Tはシンボル番号、iはサンプル番号を表す。
主波位置検出器6は、遅延プロファイル信号DPF(T,i)から主波位置MAINposを検出し、位相誤差算出器7へ出力する。主波位置検出器6の詳細については、図3から図5を用いて説明する。
図3は、主波位置検出器6の検出アルゴリズムをフローチャートで示したものである。初めに、遅延プロファイル信号から最大ピーク値Pmaxとその位置MAXposの検出を行う。最大ピーク値Pmaxに対して−M[dB](M>0)の値を閾値THRpとして設定する。ここで、Mは低DU時や低CN時に先行波を検出し、かつ雑音を主波として誤検出しないような値を用いる。
最大ピーク位置MAXposよりも前にTHRpを超えるピーク値が存在する場合(図4)は、先行波が存在すると見なし、先行波位置FIRSTposを主波位置MAINposとする。
最大ピーク位置MAXposよりも前にTHRpを超えるピーク値が存在しない場合(図5)は,先行波が存在しないと見なし、最大ピーク位置MAXposを主波位置MAINposとする。
位相誤差算出器7は、主波位置あるいは遅延プロファイル信号DPF(T,i)を基に、装置全体のシンボルタイミングを司るカウンタ(図示せず)の基準タイミングと主波位置の位相誤差εをVCO制御器8へ出力する。位相誤差εは、例えば、図6に示すような主波のピークの前後1サンプルのDPF(T,MAINpos−1)とDPF(T,MAINpos+1)の値が等しくなるように制御するために、次に示す数式(1)のように算出できる。
Figure 0005062839
VCO制御器8は、ε=0とするようにフィードバック制御を行い、VCO9に制御信号を出力する。VCO制御器8は、例えばPLL等で一般的なループフィルタと同様である。
VCO9は、制御信号に基づき所定のクロックを発生し、A/D変換器1、D/A変換器2やカウンタ等へ出力する。電源投入直後から最初の制御信号が得られるまでの間、VCO9は自走(フリーラン)する。
カウンタは、電源投入後に最初に検出されたMAINposのタイミングで一度だけリセットされ、あるいはMAINposが検出される都度そのタイミングでリセットされ、VCO9のクロックをFFTサイズ(ポイント数)で決まる分周比で分周し、FFT演算器3で必要な基準タイミング(シンボルタイミング)を生成する。
本例の中継装置によれば、ガードインターバル相関よりも時間精度に優れた遅延プロファイルに基づく確実な主波検出によりVCOを制御し、サンプルクロックを再生するとともに、シンボル同期を確立するようにした。サンプル時間単位の窓位置制御と異なり、VCO9のクロック周波数の変化は連続的なため同期タイミングのばたつきも無く、伝播路が変動しても安定に動作することができる。
なお、本例において、遅延プロファイル信号DPFから生成したタップ係数を有するフィルタ(等化器)をA/D変換器1とD/A変換器2の間に設けてもよい。
図7に、本発明が適用できる第二の実施例としてOFDM信号マルチパス等化装置(以下、等化装置と言う)の構成を示す。本例の等化装置は、A/D変換器1とD/A変換器2とFFT演算器3と伝送路推定部4とIFFT演算器5と主波位置検出器6と位相誤差算出器7とVCO制御器8とVCO9とガード相関ピーク検出部14とピーク位置誤差算出器15とFFT窓位置制御16と回転補正器17と等化判定器18と回転再補正器19とフレーム同期検出器20と遅延プロファイル判定器21と誤差切替器22とを備える。
A/D変換器1とD/A変換器2とFFT演算器3と伝送路推定部4とIFFT演算器5と主波位置検出器6と位相誤差算出器7とVCO制御器8とVCO9は、第一の実施例と同一であるため説明は省略する。
ガード相関ピーク検出部14は、受信したOFDM信号に付加されているガードインターバルの相関演算を行い、相関ピーク位置をピーク位置誤差算出器15へ出力する。ガード相関ピーク演算部14について図8を用いて説明する。
図8は、ガード相関ピーク演算部14の構成を示したものである。
ガード相関ピーク検出部14は、有効シンボル長遅延器23と、乗算器24と、移動平均算出器25と、ピーク検出器26と、を備える。
有効シンボル長遅延器23は、入力された信号sdに対し有効シンボル長分の時間遅延を行い、遅延させた信号s’dを乗算器24へ出力する。
乗算器24は、信号sdと、s’dの複素共役信号s’d *との乗算を行い、両者の相関信号Gcorを算出し、移動平均算出器25へ出力する。
移動平均算出器25は、相関信号Gcorに対し、ガードインターバル長LGI期間の移動平均演算を行った信号G ̄corをピーク位置検出器26へ出力する。
ピーク位置検出器26は、シンボル期間内でのG ̄corの最大値を検出し、ピークピーク位置信号GPposをピーク位置誤差算出器15へ出力する。
ピーク位置誤差算出器15は、装置全体のシンボルタイミングを司るカウンタの基準タイミングとピーク位置GPposの誤差εGを算出し、誤差切替器22へ出力する。
FFT窓位置制御部16は、A/D変換器1の出力信号に対して、マルチパスによる影響を軽減するようなFFT窓を設定する。以下、FFT窓位置制御16について図9を用いて説明する。
図9はOFDM信号とFFT窓を示したものである。FFT窓は長い遅延のマルチパスに対応するため有効シンボル期間に設定するのが望ましいが、マージンを考慮してFFT窓の開始位置をシンボルの先頭からLGIのx%の場所をFFT窓開始位置とする。その時、図9におけるAは、
Figure 0005062839
と表される。
図10は、式(2)の処理による遅延プロファイルDPFの主波位置のシフトを示す図である。横軸は時刻tであり、カウンタの基準タイミング(FFT窓を有効シンボル位置に理想的に合わせたときに0になる)を0とする。FFT窓をAだけ前方にずらしたので、主波位置はAだけ遅れる。
回転補正器17は、伝送路推定部5での処理を最適化するために位相を補正し、伝送路推定部4へ出力する。回転補正器17の詳細については以下に述べる。
回転補正器17では、FFT窓制御部16で発生した回転量Aの補正と、伝送路推定部5での周波数内挿器13(周波数領域フィルタ)の最適化を一緒に行う。周波数内挿フィルタの最適化について図11を用いて説明する。
図11は、周波数内挿器13に対して、最適化を行った例と行わなかった例を示したものである。一般に、ガードインターバルを超える遅延波があるとサブキャリア間の直交性が失われ正確な内挿(補間)ができなくなるので、周波数内挿器13には実現が容易な正負対称の−LGI/2〜+LGI/2の通過域を設定し、その通過域内の遅延波に対してのみ内挿を行う。図11(a)は最適化を行ったもので、マルチパスが混在していても全てのパスがフィルタの通過域内に収まっている。図11(b)は最適化を行っていないもので、長い遅延のマルチパスが通過域から外れてしまい、特性が劣化する。本例では、図11(b)を図11(a)のように変えることを、最適化と呼ぶ。
最適化を行うためには、−LGI/2よりもマージンαだけ少し後ろに主波が来るように、シフトさせればよい。先ほどの回転量Aと合わせると、回転補正器17でのシフト量Bは、
Figure 0005062839
と表される。回転補正器17での主波位置のシフトを図12に示す。
等化判定部18は周波数軸に変換された受信信号に対して等化処理と判定処理を行い、IFFT演算器5へ出力する。等化判定部18について図13を用いて説明する。
図13に等化判定部18の構成を示す。等化判定部18は複素除算器27と判定器28とを備える。
複素除算器27は、周波数軸に変換された受信信号Xと、伝播路推定部4からの伝送路特性Hとの複素除算を行い、等化された信号を判定器28へ出力する。複素除算は次式のように表される。
Figure 0005062839
判定器28は、等化された信号Eに対して判定
Figure 0005062839
を行い、判定された信号TをIFFT演算器5へ出力する。ここで、関数decは等化後の信号を最も近い理想受信点に再配置することを示す。
回転再補正器19は、回転補正器14で−LGI/2+αの位置にシフトさせた主波を0に戻し、IFFT演算器5へ出力する。主波を0の位置に戻すことで、受信信号のモードやLGIに寄らない遅延プロファイルを算出できる。回転再補正器20でのシフト量Cは、
Figure 0005062839
と表される。回転再補正器19での主波位置のシフトを図14に示す。このようにしふとできれば、回転再補正器19はIFFT演算器5の前段で周波数領域で位相回転を与えるものでも、IFFT演算器5の後段で時間領域で(正または負の)遅延を与えるものでも、どちらでもよい。タイミング同期が確立した状態では、主波位置検出部6が検出するMAINposはほぼ0になる。
フレーム同期検出器17は、受信信号に含まれるフレームワードを検出し、検出結果Dframeを誤差切替器22へ出力する。検出結果Dframeは例えば、検出された場合1を、検出されない場合は0を出力する。
遅延プロファイル判定器21は、遅延プロファイル信号DPFが正しく算出されているかを判定し、判定結果を誤差切替器22へ出力する。遅延プロファイル判定器21について図15を用いて説明する。
図15は遅延プロファイルが正しく算出された例(図15(a))と正しく算出されなかった例(図15(b))を示したものである。遅延プロファイルの信頼できるかの可否判定は、例えば、遅延プロファイルDPFのシンボル差分のシンボル期間総和
Figure 0005062839
を算出し、EDPFと閾値THRdとの比較を行う。ここで、閾値THRdは遅延プロファイルDPFで主波のピークが信頼できることを識別できるような値とし、例えば、
Figure 0005062839
のような算出値とする。EDPFの応答と閾値THRdの例を図16に示す。EDPFが閾値THRdを超える場合は遅延プロファイルが信頼できるとし、逆に超えない場合は遅延プロファイルが信頼できないと判定する。判定結果DDPFは、EDPF≧THRdの時に1、EDPF<THRdの時に0なるものとする。
誤差切替器22は、フレーム同期検出20の検出結果と遅延プロファイル判定器21により、出力する誤差εを、εGとεDのどちらにするかを判定する。すなわち図17に示すように、検出結果Dframeと判定結果DDPFの両方が1(真)のときにεDを採用し、そうでないときはεGを採用する。これは、遅延プロファイルが信頼できない状態でタイミング同期制御を行うのを防ぐためである。正しい遅延プロファイルを算出するためには、フレーム同期が確立し、正しい伝送路推定結果が得られている必要がある。
本例の等化装置によれば、遅延プロファイル算出が信頼できるまでは遅延プロファイルからの主波検出によるタイミング同期を行わず、従来のガード相関ピークを用いるようにしたので、タイミング同期制御を更に安定にすることができる。
本例の等化装置では、入力信号sinからアナログ信号soutにいたる間にFFT演算を伴うが、その窓位置が主波位置に対してサブサンプル精度で同期しているので、シンボル間干渉や非線形歪、雑音等でサブキャリア間の直交性が悪化した信号に対して、通常のサンプル精度の同期に比べ信号品質の改善が見込める。
なお、本例では、検出結果Dframeと判定結果DDPFの両方が1でなくなったときに直ちにεGを採用するものとして説明したが、両方が1でなくなった最初の1シンボル目は誤差ε=0として今の同期タイミングを維持し、2シンボル目以降でεG採用するようにしてもよい。
図18に、本発明の第三の実施例に係るOFDM信号マルチパス等化装置の構成を示す。本例の等化装置は、A/D変換器1とD/A変換器2とFFT演算器3と伝送路推定部4とIFFT演算器5と主波位置検出器6と位相誤差算出器7とVCO制御器8とVCO9とガード相関ピーク検出部14とピーク位置誤差算出器15とFFT窓位置制御16と回転補正器17と等化判定器18と回転再補正器19とフレーム同期検出器20と遅延プロファイル判定器21と誤差合成部29とを備える。A/D変換器1とD/A変換器2とFFT演算器3と伝送路推定部4とIFFT演算器5と主波位置検出器6と位相誤差算出器7とVCO制御器8とVCO9とガード相関ピーク検出部14とピーク位置誤差算出器15とFFT窓位置制御16と回転補正器17と等化判定器18と回転再補正器19とフレーム同期検出器20と遅延プロファイル判定器21は、第二の実施例と同一であるため説明は省略する。
誤差合成部29は、DframeとDDPFの状態に応じてεGとεDのそれぞれに重み付けを行い、その合成値をεとしてVCO制御器8へ出力する。誤差合成部29について、図19を用いて説明する。
図19は、誤差合成部29の構成を示したものである。誤差合成部29は、重み付け制御器30と減算器31と乗算器32と乗算器33と加算器34とを備える。
重み付け制御器30はDframeとDDPFの状態に応じて重み付け係数w(0≦w≦1)を生成し、減算器31と乗算器33へ出力する。εDにw、εDに1−wの重みが与えられ、両者が加算されたものがεとなる。重み付け係数wの生成について、図20を用いて説明する。
図20は重み付け係数wの生成アルゴリズムを示したフローチャートである。Dframe=1でない場合はwの値を減算(デクリメント)し、w=0になったらw=0を保持する。 Dframe=1かつDDPF=1の場合は遅延プロファイルが信頼できる状態であることを示しているので、wの値を加算させる。Dframe=1でもDDPF=0の状態のときは遅延プロファイルが信頼できない状態であるので、wの値を減算(w=0時は保持)する。
ここで、図21に第二の実施例における主波位置切り替え時のεの応答を示し、図22には本例でのεの応答を示す。第二の実施例を適用した場合、例えば、DUが負(すなわち主波でない非希望波のレベルのほうが高い)のマルチパス環境下の場合、ガードインターバル相関では主波(先行波)が検出できず最大波(マルチパス)に同期し、遅延プロファイルでは主波に同期するため、εを瞬時にεGからεDに切り替えると、εG≠εDであるため図21中のようにεに切替えショックが生じる。本例を用いれば、徐々にεGからεDに切替わるので、図22中のように切替えショックは生じない。
以上説明したように、本例の等化装置によれば、遅延プロファイルの状態によりガード相関ピークと遅延プロファイルのそれぞれの誤差に対して重み付けをして合成するようにしたので、DUが負のマルチパス環境下において、ガード相関ピーク方式から遅延プロファイル方式への切替え時のショックを抑え、更に安定したタイミング同期制御を提供できる。
本発明の第一の実施例におけるOFDM信号中継装置の構成を示すブロック図。 伝送路推定部の構成を示すブロック図。 主波位置検出のアルゴリズムを説明する図。 主波位置検出を説明する図。 主波位置検出を説明する図。 位相誤差算出を説明する図。 本発明の第二の実施例におけるマルチパス等化装置の構成を示すブロック図。 ガード相関ピーク検出部の構成を示すブロック図。 FFT窓位置制御を説明する図。 FFT窓位置制御による主波のシフトを説明する図。 周波数内挿フィルタの最適化を説明する図。 回転補正部による主波のシフトを説明する図。 等化判定部の構成を示すブロック図。 回転再補正部による主波のシフトを説明する図。 遅延プロファイルの例を示す図。 遅延プロファイルのシンボル差分総和と閾値 の例を示す図。 誤差切替器を説明する図。 本発明の第三の実施例におけるマルチパス等化装置の構成を示すブロック図。 誤差合成部の構成を示すブロック図。 重み付け係数生成器のアルゴリズムを説明する図。 実施例2におけるの応答を示す図。 実施例3におけるの応答を示す図。
符号の説明
1…A/D変換器
2…D/A変換器
3…FFT演算器
4…伝送路推定部
5…IFFT演算器
6…主波位置検出器
7…位相誤差算出器
8…VCO制御器
9…VCO
10…SP抽出器
11…時間内挿器
12…周波数外挿器
13…周波数内挿器
14…ガード相関ピーク検出部
15…ピーク位置誤差算出部
16…FFT窓位置制御器
17…フレーム同期検出器
18…回転補正器
19…等化判定部
20…回転再補正器
21…遅延プロファイル判定器
22…誤差切替器
23…有効シンボル長遅延器
24…乗算器
25… 期間の移動平均算出器
26…ピーク検出器
27…複素除算器
28…判定器
29…誤差合成部
30…重み付け制御器
31…減算器
32…乗算器
33…乗算器
34…加算器

Claims (2)

  1. 受信したOFDM信号をFFTするFFT演算部と前記FFTされた信号から伝送路を推定する伝送路推定部と推定された伝送路特性をIFFTして遅延プロファイルを出力するIFFT演算部と前記遅延プロファイルから主波を検出する主波検出部と、前記受信したOFDM信号に対してガードインターバル相関を行いGI相関ピークを検出するGI相関ピーク検出部と、前記GI相関ピークの位置のずれを検出するピーク位置誤差算出部と、前記遅延プロファイルに基づく主波位置のずれとGI相関ピーク位置のずれとから1つを選択あるいは両者を重み付き合成して出力する誤差切替/合成部と、前記誤差切替/合成部から出力されたずれに基づきサンプルクロックの周波数または位相を制御してサブサンプル精度でタイミング同期制御を行うタイミング同期制御手段と、前記FFT演算部でのFFT窓位置を、現時点で検出されている前記主波の有効シンボル区間から所定量時間的に進めさせる窓位置最適制御部と、前記FFTされた信号に対して、前記主波に続くマルチパス波が前記伝送路推定部における周波数内挿フィルタの通過帯域に収まるように、時間領域におけるn(nは整数)サンプル分の遅延に相当する位相回転を施してから前記伝送路推定部に出力する回転補正部と、前記遅延プロファイルに対して、実質的に前記nサンプル分の遅延をキャンセルする遅延を与える回転再補正部と、を備え、前記主波検出部は、前記nサンプル分の遅延がキャンセルされた前記遅延プロファイルから主波を検出することを特徴とするOFDM受信装置
  2. 請求項に記載のOFDM受信装置と、前記伝送路推定部で推定された伝送路特性を用いて、前記FFTされた信号を等化し、シンボル判定する等化判定部と、
    前記等化判定部で判定されたシンボルをIFFTし、送出すべきOFDM信号を生成する第2のIFFT部と、を備えたOFDM中継装置。
JP2008067029A 2008-03-17 2008-03-17 Ofdm受信装置およびofdm中継装置 Active JP5062839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008067029A JP5062839B2 (ja) 2008-03-17 2008-03-17 Ofdm受信装置およびofdm中継装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008067029A JP5062839B2 (ja) 2008-03-17 2008-03-17 Ofdm受信装置およびofdm中継装置

Publications (2)

Publication Number Publication Date
JP2009225080A JP2009225080A (ja) 2009-10-01
JP5062839B2 true JP5062839B2 (ja) 2012-10-31

Family

ID=41241416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008067029A Active JP5062839B2 (ja) 2008-03-17 2008-03-17 Ofdm受信装置およびofdm中継装置

Country Status (1)

Country Link
JP (1) JP5062839B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5236670B2 (ja) * 2010-02-10 2013-07-17 株式会社日立国際電気 Ofdm−mimo受信装置
JP5530238B2 (ja) * 2010-04-15 2014-06-25 パイオニア株式会社 受信装置及び受信方法
CN103733548B (zh) 2011-09-05 2016-08-24 三菱电机株式会社 通信领域的接收装置和接收方法
JP6419016B2 (ja) * 2015-04-22 2018-11-07 日本放送協会 Ofdm受信装置及びチップ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3022854B1 (ja) * 1998-10-23 2000-03-21 株式会社次世代デジタルテレビジョン放送システム研究所 遅延プロファイル解析装置及びシンボル同期方法
JP4237423B2 (ja) * 2001-03-28 2009-03-11 株式会社東芝 遅延プロファイル測定回路とこの回路を用いたofdm中継装置、ofdm復調回路及びofdm送信モニタ回路
JP4191919B2 (ja) * 2001-09-28 2008-12-03 株式会社東芝 Ofdm用周波数特性検出器、ofdm用周波数特性補償器及びofdm用中継装置
JP3968470B2 (ja) * 2002-08-29 2007-08-29 株式会社ケンウッド ディジタル放送受信装置
DE60321401D1 (de) * 2003-05-12 2008-07-10 Mitsubishi Electric Corp Demodulationseinrichtung und demodulationsverfahren
JP4523454B2 (ja) * 2005-02-28 2010-08-11 三菱電機株式会社 復調タイミング生成回路及び復調装置
JP4463738B2 (ja) * 2005-07-26 2010-05-19 株式会社日立国際電気 Ofdm受信装置
JP4719102B2 (ja) * 2006-08-02 2011-07-06 日本放送協会 伝搬パス推定装置及びパスダイバーシチ受信装置
JP4819651B2 (ja) * 2006-11-02 2011-11-24 株式会社日立国際電気 Ofdm信号の伝送路特性推定手段と補正手段及びそれを用いた装置

Also Published As

Publication number Publication date
JP2009225080A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP3013763B2 (ja) キャリア同期ユニット
CN109891842B (zh) 针对通过串行链路传输的信号的定时恢复的方法、设备及接收机
KR101025698B1 (ko) Ofdm 수신기 및 ofdm 수신 방법
US7577194B2 (en) Equalizer and equalization method
JP3310160B2 (ja) スペクトラム拡散方式受信装置
JP6540295B2 (ja) 適応等化回路、ディジタルコヒーレント受信器および適応等化方法
JP5062839B2 (ja) Ofdm受信装置およびofdm中継装置
JP5042118B2 (ja) 伝送路推定装置および方法
JP4780161B2 (ja) 受信装置、受信方法、およびプログラム
JP4877765B2 (ja) 無線装置
KR100403067B1 (ko) 수신 장치, 통신 단말 장치, 기지국 장치 및 레플리커 신호 생성 방법
JP2011199391A (ja) 伝送路応答推定器
JP4486008B2 (ja) 受信装置
KR101551587B1 (ko) 등화 장치, 수신 장치 및 등화 방법
JP4851637B1 (ja) 等化装置及び等化方法
JP5331583B2 (ja) マルチパス等化器
JP2002141885A (ja) Ofdm受信機
JP2013201578A (ja) 伝送路応答推定器、及び放送受信装置
JP5518261B2 (ja) 等化装置及び等化方法
JP5812827B2 (ja) 受信装置
US9521017B2 (en) Diversity reception device, diversity reception method, reception program, and recording medium
JP5881453B2 (ja) 等化装置、受信装置及び等化方法
JP4796212B1 (ja) 受信装置及び受信方法
KR100414153B1 (ko) 개별 다중 톤 시스템을 위한 클럭 타이밍 복원 회로 및클럭 타이밍 복원 방법
JP2012244255A (ja) 等化装置及び等化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120803

R150 Certificate of patent or registration of utility model

Ref document number: 5062839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250