JP5044153B2 - 同期式半導体メモリ素子のカラムアドレスイネーブル信号生成器及びその生成方法 - Google Patents
同期式半導体メモリ素子のカラムアドレスイネーブル信号生成器及びその生成方法 Download PDFInfo
- Publication number
- JP5044153B2 JP5044153B2 JP2006181520A JP2006181520A JP5044153B2 JP 5044153 B2 JP5044153 B2 JP 5044153B2 JP 2006181520 A JP2006181520 A JP 2006181520A JP 2006181520 A JP2006181520 A JP 2006181520A JP 5044153 B2 JP5044153 B2 JP 5044153B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory device
- semiconductor memory
- inverter
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 238000000034 method Methods 0.000 title description 16
- 230000001360 synchronised effect Effects 0.000 title description 13
- 230000004044 response Effects 0.000 claims description 41
- 230000007704 transition Effects 0.000 claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 32
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 18
- 230000003111 delayed effect Effects 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 230000003213 activating effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 14
- 239000000872 buffer Substances 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/225—Clock input buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
本発明は、半導体設計技術に関し、特に、半導体メモリ素子のカラム経路に関し、さらに詳細には、同期式半導体メモリ素子のカラムアドレスイネーブル信号生成器及びその生成方法に関する。
ＤＲＡＭをはじめとする半導体メモリ素子は、データを格納するための単位メモリセルの集合体のメモリセルアレイと、所望のデータ入出力動作を制御するための周辺回路で構成される。
メモリセルアレイは、ワードラインと呼ばれる複数のロー（Ｒｏｗ）及びビットラインと呼ばれる複数のカラム（Ｃｏｌｕｍｎ）からなるマトリックス状をなしている。それぞれのローとカラムには、所定のアドレスが割り当てられており、特定ローの指定にはローアドレスが用いられ、特定カラムの指定にはカラムアドレスが用いられる。
ローアドレス及びカラムアドレスは、コマンドと共に、外部から印加されたアドレス信号をデコードして生成し、特に、読み出し／書き込み動作の際、カラムアドレスにより決められた特定ビットラインに対応するカラム選択信号のアクティブ区間（パルス幅）を画定するために、コマンド信号を受けて生成されたカラムアドレスイネーブル信号が用いられる。
一方、システムや回路においてクロックは、動作タイミングを合せるためのレファレンスとして用いられており、エラーなしでさらに速い動作を保証するためにも用いられる。このように、クロックに同期されて動作する同期式半導体メモリ素子に、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）、ＤＤＲ ＳＤＲＡＭ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）などがある。
図１は、通常の同期式ＤＲＡＭのカラム経路を示すブロック図である。
同図に示すように、カラム経路には、Ｎ＋１ビット（Ｎは、自然数）のアドレス信号Ａ<０：Ｎ>をバッファリングするためのアドレスバッファ１００と、アドレスバッファ１００の出力信号を内部クロックＣＬＫＰ４でラッチするためのアドレスラッチ１０２と、アドレスラッチ１０２の出力信号をカウントし、順次アドレス指定ができるようにするカラムアドレスカウンタ１０４と、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩに応答し、カラムアドレスカウンタ１０４の出力信号をデコードし、カラムアドレス信号ＹＩ<０：Ｋ>（Ｋは、２（Ｎ＋１）−１）を生成するためのカラムアドレスデコーダ１０６とが備えられる。
また、上述のように、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩは、コマンド信号を受けて生成され、具体的には同図に示すように、コマンド信号／ＲＡＳ、／ＣＡＳ、／ＷＥをバッファリングするコマンドバッファ３００と、コマンドバッファ３００の出力信号を内部クロックＣＬＫＰ４でラッチするコマンドラッチ３０２と、コマンドラッチ３０２の出力信号をデコードし、内部コマンド信号を生成するためのコマンドデコーダ３０４と、コマンドデコーダ３０４から出力された内部コマンド信号を受信し、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩを生成するためのカラムアドレスイネーブル信号生成器３０６と、からなるコマンド経路によりカラムアドレスイネーブル信号ＢＹＰ＿ＹＩが生成される。
一方、アドレスラッチ１０２及びコマンドラッチ３０２の制御信号として用いられる内部クロックＣＬＫＰ４は、外部クロックＣＬＫ、／ＣＬＫをバッファリングするクロックバッファ２００から生成されたものである。
図２は、図１におけるクロックバッファ２００を示す回路図である。
同図に示すように、クロックバッファ２００は、大きく比較部２１０及びパルス生成部２２０で構成される。
まず、比較部２１０は、バッファイネーブル信号ＢＵＦＦＥＲ＿ＥＮの制御を受け、外部クロックＣＬＫ、／ＣＬＫを差動入力とする一般的な差動増幅回路であって、これについての詳細構成の説明は省略する。
一方、パルス生成部２２０は、比較部２１０の出力信号ＣＬＫＭＣを遅延させる遅延（ＴＤ１の遅延時間を有する）と、遅延の出力信号を反転させるインバータと、インバータの出力信号及び比較部２１０の出力信号ＣＬＫＭＣを入力とするＮＡＮＤゲートと、ＮＡＮＤゲートの出力信号を反転させて内部クロックＣＬＫＰ４として出力するためのインバータで具現される。
図３は、従来の技術に係る図１のカラムアドレスイネーブル信号生成器３０６の回路図である。
同図に示すように、従来の技術に係るカラムアドレスイネーブル信号生成器３０６は、読み出し信号ＣＡＳＰ６＿ＲＤ、書き込み信号ＣＡＳＰ６＿ＷＴ、カラムバースト信号ＩＣＡＳＰ６をそれぞれ反転させる第１、第２、及び第３インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３と、第１、第２、及び第３インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３の出力信号を受信し、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩを出力するための３−入力ＮＡＮＤゲートＮＡＮＤ１で構成されていることが確認できる。ここで、読み出し信号ＣＡＳＰ６＿ＲＤ、書き込み信号ＣＡＳＰ６＿ＷＴ、カラムバースト信号ＩＣＡＳＰ６は、カラムコマンドが入力された時にアクティブになる内部コマンド信号であって、読み出し信号ＣＡＳＰ６＿ＲＤは、読み出しコマンドが印加された時にアクティブになる信号であり、書き込み信号ＣＡＳＰ６＿ＷＴは、書き込みコマンドが印加された時にアクティブになる信号であり、カラムバースト信号ＩＣＡＳＰ６は、読み出しコマンド又は書き込みコマンドが印加された時に設定されたバースト長ＢＬ分のバースト動作のために、連続してパルスする信号である。
すなわち、従来の技術に係るカラムアドレスイネーブル信号生成器３０６は、内部カラムコマンド信号のうちいずれかが論理レベルハイにアクティブになる場合、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩをアクティブにする。
図４Ａ及び図４Ｂは、従来の技術（図１、図２、図３を参照）に係るカラムアドレスイネーブル信号ＢＹＰ＿ＹＩのタイミング図であって、図４Ａは、低周波動作の際、図４Ｂは、高周波動作の際の波形をそれぞれ示すものである。
まず、図４Ａに示すように、外部クロックＣＬＫの周波数が低い場合には、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩのパルス幅が「ＴＤ１」であって、内部クロックＣＬＫＰ４と同じパルス幅を有する。内部クロックＣＬＫＰ４のパルス幅は、図２のパルス生成部２２０の遅延の遅延時間ＴＤ１により決定され、コマンド信号は、内部クロックＣＬＫＰ４によりラッチされるため、図３のカラムアドレスイネーブル信号生成器３０６の入力信号である読み出し信号ＣＡＳＰ６＿ＲＤ、書き込み信号ＣＡＳＰ６＿ＷＴ、カラムバースト信号ＩＣＡＳＰ６と、出力信号であるカラムアドレスイネーブル信号ＢＹＰ＿ＹＩのパルス幅は、内部クロックＣＬＫＰ４のパルス幅と同様になる。
しかし、図４Ｂに示すように、外部クロックＣＬＫの周波数が高くなれば、内部クロックＣＬＫＰ４のパルス幅が図２のパルス生成部２２０の遅延の遅延時間ＴＤ２と関係なく、外部クロックＣＬＫのパルス幅に制限される場合がある。この場合、出力信号であるカラムアドレスイネーブル信号ＢＹＰ＿ＹＩのパルス幅は、低周波動作時に比べて低減し、これによりカラムアドレス信号ＹＩ<０：Ｋ>のパルス幅も制限されるため、読み出し／書き込み動作の際、マージンの確保が困難となり、結局、素子の誤動作を引き起こすという問題がある。
特開平１１−８６５５６号公報
本発明は、上記の従来の技術の問題点を解決するためになされたものであって、その目的は、動作周波数と関係なく、一定のパルス幅が確保できる同期式半導体メモリ素子のカラムアドレスイネーブル信号生成器及びその生成方法を提供することにある。
上記の目的を達成すべく、本発明に係る第１の半導体メモリ装置は、複数の内部命令語信号に応答し、フラグ信号を生成するための内部動作感知部と、プログラミングされた時間の間に、前記フラグ信号を遅延させて出力するための遅延部と、前記フラグ信号の遷移時点に応答し、イネーブル信号をアクティブにして出力し、前記遅延部により遅延されたフラグ信号の遷移時点に応答し、前記イネーブル信号を非アクティブにして出力するためのイネーブル信号生成部とを備え、入力されたアドレスにより生成された内部アドレスが、前記イネーブル信号に応答してコア領域に伝達されるように構成される。
また、本発明に係る第２の半導体メモリ装置は、上記第１の半導体メモリ装置の構成に加え、さらに前記複数の内部命令語信号のそれぞれの命令が内部カラム命令語であることを特徴とする。
また、本発明に係る第３の半導体メモリ装置は、上記第２の半導体メモリ装置の構成に加え、さらに前記入力されたアドレスが、カラムアドレスであることを特徴とする。
また、本発明に係る第４の半導体メモリ装置は、上記第３の半導体メモリ装置の構成に加え、さらに前記内部動作感知部が、前記複数の内部命令語信号のうち、少なくとも１つに応答し、前記フラグ信号を生成することを特徴とする。
また、本発明に係る第５の半導体メモリ装置は、上記第４の半導体メモリ装置の構成に加え、さらに前記内部命令語信号が、読み出し動作のための内部読み出し動作信号、書き込み動作のための内部書き込み動作信号、及びバースト長を制御するためのカラムバースト信号のうちのいずれか１つであることを特徴とする。
また、本発明に係る第６の半導体メモリ装置は、上記第５の半導体メモリ装置の構成に加え、さらに前記内部動作感知部が、前記内部読み出し動作信号を反転する第１インバータと、前記内部書き込み動作信号を反転する第２インバータと、前記カラムバースト信号を反転する第３インバータと、前記第１インバータの出力及び前記第２インバータの出力のロジックナンドオペレイションのためのＮＡＮＤゲートと、を備えたことを特徴とする。
また、本発明に係る第７の半導体メモリ装置は、上記第６の半導体メモリ装置の構成に加え、さらに前記フラグ信号及び前記遅延されたフラグ信号を利用し、パルス形態のフラグ信号を生成して、前記イネーブル信号生成部に伝達するためのパルス生成部をさらに備えたことを特徴とする。
また、本発明に係る第８の半導体メモリ装置は、上記第７の半導体メモリ装置の構成に加え、さらに前記パルス生成部が、前記遅延されたプラグ信号を反転する第４インバータと、前記第４インバータの出力及び前記フラグ信号のロジックナンドオペレイションのための第２ＮＡＮＤゲートと、前記第２ＮＡＮＤゲートの出力を反転する第５インバータと、を備えたことを特徴とする。
また、本発明に係る第９の半導体メモリ装置は、上記第８の半導体メモリ装置の構成に加え、さらに前記イネーブル信号生成部が、フラグ信号の遷移タイミングに応答し、前記イネーブル信号をアクティブにし、アクティブになった前記フラグ信号を、出力端を介して出力させるためのアクティブ遷移感知部と、前記遅延されたフラグ信号の遷移タイミングに応答し、イネーブル信号を非アクティブにし、前記出力端を介して前記非アクティブになったイネーブル信号を出力させるための非アクティブ遷移感知部と、を備えたことを特徴とする。
また、本発明に係る第１０の半導体メモリ装置は、上記第９の半導体メモリ装置の構成に加え、さらに前記アクティブ遷移感知部が、前記パルス形態のプラグ信号のロジックハイレベルに応答してターンオンする第１伝送ゲートを備え、前記第１伝送ゲートが、ターンオン時に、前記出力端にロジックハイレベルにアクティブになったイネーブル信号を伝達することを特徴とする。
また、本発明に係る第１１の半導体メモリ装置は、上記第１０の半導体メモリ装置の構成に加え、さらに前記第１伝送ゲートにより伝達されたロジックハイレベルが、半導体メモリ装置の周辺回路にロジックハイレベルとして用いられる周辺回路駆動電圧レベルに対応されることを特徴とする。
また、本発明に係る第１２の半導体メモリ装置は、上記第１１の半導体メモリ装置の構成に加え、さらに前記非アクティブ遷移感知部が、前記遅延されたプラグ信号のロジックハイレベルに応答してターンオンする第２伝送ゲートを備え、前記第２伝送ゲートが、ターンオン時に、前記出力端にロジックローレベルに非アクティブになったイネーブル信号を伝達することを特徴とする。
また、本発明に係る第１３の半導体メモリ装置は、上記第１２の半導体メモリ装置の構成に加え、さらに前記第２伝送ゲートにより伝達されたロジックローレベルが、接地電圧レベルに対応されることを特徴とする。
また、本発明に係る第１４の半導体メモリ装置は、上記第１３の半導体メモリ装置の構成に加え、さらに前記イネーブル信号生成部の出力端に接続され、前記イネーブル信号をラッチするラッチ部をさらに備えたことを特徴とする。
また、本発明に係る第１５の半導体メモリ装置は、上記第１４の半導体メモリ装置の構成に加え、さらに前記ラッチ部が、前記イネーブル信号生成部の出力端に提供される信号をラッチするラッチと、予定された信号で前記ラッチを初期化する初期化部と、を備えたことを特徴とする。
また、本発明に係る第１６の半導体メモリ装置は、複数の内部命令語信号に応答し、フラグ信号を生成するための内部動作感知部と、前記フラグ信号の第１遷移時点に応答し、イネーブル信号をアクティブにして出力し、前記フラグ信号の第２遷移時点に応答し、前記イネーブル信号を非アクティブにして出力するためのイネーブル信号生成部と、を備え、入力されたアドレスにより生成された内部アドレスが、前記イネーブル信号に応答し、コア領域に伝達されるように構成される。
また、本発明に係る第１７の半導体メモリ装置は、上記第１６の半導体メモリ装置の構成に加え、さらに前記複数の内部命令語信号が、それぞれの命令が内部カラム命令語であることを特徴とする。
また、本発明に係る第１８の半導体メモリ装置は、上記第１７の半導体メモリ装置の構成に加え、さらに前記入力されたアドレスが、カラムアドレスであることを特徴とする。
また、本発明に係る第１９の半導体メモリ装置は、上記第１８の半導体メモリ装置の構成に加え、さらに前記内部動作感知部が、前記複数の内部命令語信号のうち、少なくとも１つに応答し、前記フラグ信号を生成することを特徴とする。
また、本発明に係る第２０の半導体メモリ装置は、上記第１９の半導体メモリ装置の構成に加え、さらに前記内部命令語信号が、読み出し動作のための内部読み出し動作信号、書き込み動作のための内部書き込み動作信号、及びバースト長を制御するためのカラムバースト信号のうち、いずれかであることを特徴とする。
また、本発明に係る第２１の半導体メモリ装置は、上記第２０の半導体メモリ装置の構成に加え、さらに前記内部動作感知部が、前記内部読み出し動作信号を反転する第１インバータと、前記内部書き込み動作信号を反転する第２インバータと、前記カラムバースト信号を反転する第３インバータと、前記第１インバータの出力及び前記第２インバータの出力のロジックナンドオペレイションのためのＮＡＮＤゲートと、を備えたことを特徴とする請求項２０に記載の半導体メモリ装置である。
また、本発明に係る第２２の半導体メモリ装置は、上記第２１の半導体メモリ装置の構成に加え、さらに前記フラグ信号を利用してパルス形態のフラグ信号を生成し、前記イネーブル信号生成部に伝達するためのパルス生成部をさらに備えたことを特徴とする。
また、本発明に係る第２３の半導体メモリ装置は、上記第２２の半導体メモリ装置の構成に加え、さらに前記パルス生成部が、前記遅延されたプラグ信号を反転する第４インバータと、前記第４インバータの出力及び前記フラグ信号のロジックナンドオペレイションのための第２ＮＡＮＤゲートと、前記第２ＮＡＮＤゲートの出力を反転する第５インバータと、を備えたことを特徴とする。
また、本発明に係る第２４の半導体メモリ装置は、上記第２３の半導体メモリ装置の構成に加え、さらに前記イネーブル信号生成部が、前記パルス形態のフラグ信号の第１遷移タイミングに応答し、前記イネーブル信号をアクティブにし、アクティブになった前記フラグ信号を出力端を介して出力させるためのアクティブ遷移感知部と、前記パルス形態のフラグ信号の第２遷移タイミングに応答し、イネーブル信号を非アクティブにし、前記出力端を介して前記非アクティブになったイネーブル信号を出力させるための非アクティブ遷移感知部と、を備えたことを特徴とする。
また、本発明に係る第２５の半導体メモリ装置は、上記第２４の半導体メモリ装置の構成に加え、さらに前記アクティブ遷移感知部が、前記パルス形態のプラグ信号のロジックハイレベルに応答してターンオンする第１伝送ゲートを備え、前記第１伝送ゲートが、ターンオン時に、前記出力端にロジックハイレベルにアクティブになったイネーブル信号を伝達することを特徴とする。
また、本発明に係る第２６の半導体メモリ装置は、上記第２５の半導体メモリ装置の構成に加え、さらに前記第１伝送ゲートにより伝達されたロジックハイレベルが、半導体メモリ装置の周辺回路においてロジックハイレベルとして用いられる周辺回路駆動電圧レベルに対応されることを特徴とする。
また、本発明に係る第２７の半導体メモリ装置は、上記第２５の半導体メモリ装置の構成に加え、さらに前記非アクティブ遷移感知部が、前記遅延されたプラグ信号のロジックハイレベルに応答してターンオンする第２伝送ゲートを備え、前記第２伝送ゲートが、ターンオン時に、前記出力端にロジックローレベルに非アクティブになったイネーブル信号を伝達することを特徴とする。
また、本発明に係る第２８の半導体メモリ装置は、上記第２７の半導体メモリ装置の構成に加え、さらに前記第２伝送ゲートにより伝達されたロジックローレベルが、接地電圧レベルに対応されることを特徴とする。
また、本発明に係る第２９の半導体メモリ装置は、上記第２８の半導体メモリ装置の構成に加え、さらに前記イネーブル信号生成部の出力端に接続され、前記イネーブル信号をラッチするラッチ部をさらに備えたことを特徴とする。
また、本発明に係る第３０の半導体メモリ装置は、上記第２９の半導体メモリ装置の構成に加え、さらに前記ラッチ部が、前記イネーブル信号生成部の出力端に提供される信号をラッチするラッチと、予定された信号で前記ラッチを初期化する初期化部と、を備えたことを特徴とする。
また、本発明に係る第１の半導体メモリ装置の駆動方法は、複数の内部命令語信号に応答し、フラグ信号を生成するステップと、前記フラグ信号をプログラミングされた時間の間に遅延させるステップと、前記フラグ信号の遷移時点に対応してアクティブになり、前記遅延されたフラグ信号の遷移時点に対応し、非アクティブになるイネーブル信号を生成するステップと、入力されたアドレスに対応する内部アドレスを前記イネーブル信号がアクティブになったタイミングに応答してコア領域に伝達するステップと、を含む。
また、本発明に係る第２の半導体メモリ装置の駆動方法は、上記第１の駆動方法において、前記複数の内部命令語信号が、それぞれ複数の内部カラムの動作にそれぞれ対応されることを特徴とする。
また、本発明に係る第３の半導体メモリ装置の駆動方法は、上記第２の駆動方法において、前記内部アドレスを伝達するステップが、入力されるアドレスをデコードするステップと、前記デコードされたアドレスを前記内部アドレスに変換させるステップと、前記イネーブル信号のアクティブ状態に応答し、前記内部アドレスをコア領域に伝達するステップと、を含むことを特徴とする。
また、本発明に係る第４の半導体メモリ装置の駆動方法は、上記第３の駆動方法において、前記フラグ信号を生成するステップが、読み出し動作に対応する内部読み出し命令語信号を生成するステップと、書き込み動作に対応する内部書き込み命令語信号を生成するステップと、出力データのバースト長を制御するカラムバースト信号を生成するステップと、前記内部読み出し命令語信号、前記内部書き込み命令語信号、及び前記カラムバースト信号のうち、少なくとも１つのアクティブ状態に対応し、前記フラグ信号を生成するステップと、を含むことを特徴とする。
また、本発明に係る第５の半導体メモリ装置の駆動方法は、上記第４の駆動方法において、前記イネーブル信号のアクティブ状態の電圧レベルが、半導体メモリ装置の周辺回路においてロジックハイレベルとして用いられる周辺回路駆動電圧レベルに対応されることを特徴とする。
また、本発明に係る第６の半導体メモリ装置の駆動方法は、上記第５の駆動方法において、前記イネーブル信号の非アクティブ状態の電圧レベルが、接地電圧のレベルに対応されることを特徴とする。
また、本発明に係る第３１の半導体メモリ装置は、上記第５の半導体メモリ装置の構成に加え、前記内部動作感知部が、前記内部読み出し動作信号を反転する第１インバータと、前記内部書き込み動作信号を反転する第２インバータと、前記カラムバースト信号を反転する第３インバータと、前記第１インバータの出力、前記第２インバータの出力、及び前記第３インバータの出力のロジックナンドオペレイションのためのＮＡＮＤゲートと、を備えたことを特徴とする。
また、本発明に係る第３２の半導体メモリ装置は、上記第２０の半導体メモリ装置の構成に加え、前記内部動作感知部が、前記内部読み出し動作信号を反転する第１インバータと、前記内部書き込み動作信号を反転する第２インバータと、前記カラムバースト信号を反転する第３インバータと、前記第１インバータの出力、前記第２インバータの出力、及び前記第３インバータの出力のロジックナンドオペレイションのためのＮＡＮＤゲートと、を備えたことを特徴とする。
本発明によれば、動作周波数と関係なく、カラムアドレスイネーブル信号の一定のパルス幅を確保でき、これによって、高周波動作の際、読み出し／書き込み動作のマージンを確保して同期式半導体メモリ素子の誤動作を防止できる。
以下、本発明の最も好ましい実施形態を、添付した図面を参照しながら詳細に説明する。
図５は、本発明の一実施形態に係る同期式半導体メモリ素子のカラムアドレスイネーブル信号生成器の回路図である。
同図に示すように、本実施形態に係る同期式半導体メモリ素子のカラムアドレスイネーブル信号生成器５００は、複数の内部カラムコマンド信号ＣＡＳＰ６＿ＲＤ、ＣＡＳＰ６＿ＷＴ、ＩＣＡＳＰ６を受信し、フラグ信号ＦＬを生成するためのカラムアクセス検出部５１０と、フラグ信号ＦＬに対し、所望のカラムアドレスイネーブル信号のパルス幅に対応する遅延時間ＴＤ３情報を提供するための遅延回路５２０と、フラグ信号ＦＬのアクティブ時点に対応するパルスフラグ信号ＦＬＰ及び遅延時間ＴＤ３分遅延されたフラグ信号ＦＬのアクティブ時点に対応する遅延フラグ信号ＦＬＤに応答し、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩを生成するための信号生成部５３０とを備える。なお、カラムアクセス検出部５１０は内部動作感知部の一例であり、遅延回路５２０は遅延部及びパルス生成部の一例であり、信号生成部５３０はイネーブル信号生成部の一例である。
ここで、カラムアクセス検出部５１０は、読み出し信号ＣＡＳＰ６＿ＲＤを入力とするインバータＩＮＶ１１と、書き込み信号ＣＡＳＰ６＿ＷＴを入力とするインバータＩＮＶ１２と、カラムバースト信号ＩＣＡＳＰ６を入力とするインバータＩＮＶ１３と、３つのインバータＩＮＶ１１、ＩＮＶ１２、ＩＮＶ１３の出力信号を入力とするＮＡＮＤゲートＮＡＮＤ１１とで具現できる。
また、遅延回路５２０は、フラグ信号ＦＬを遅延させるための遅延部５２２（ＴＤ２の遅延時間を有する）と、遅延部５２２の出力信号を入力とするインバータＩＮＶ１４と、フラグ信号ＦＬ及びインバータＩＮＶ１４の出力信号ＮＤ２を入力とするＮＡＮＤゲートＮＡＮＤ１２と、ＮＡＮＤゲートＮＡＮＤ１２の出力信号を入力とするインバータＩＮＶ１５とで具現できる。
一方、信号生成部５３０は、遅延回路５２０のインバータＩＮＶ１５から出力されたパルスフラグ信号ＦＬＰに応答し、出力端にアクティブ電圧レベルを伝達するための信号活性化部５３２と、遅延回路５２０の遅延部５２２から出力された遅延フラグ信号ＦＬＤに応答し、出力端に非アクティブ電圧レベルを伝達するための信号非アクティブ部５３４と、信号アクティブ部５３２及び信号非アクティブ部５３４の共通出力端に接続されたラッチ部５３６とを備える。
このラッチ部５３６は、前記イネーブル信号生成部の出力端に提供されている信号をラッチするラッチ５３６＿１と、予定された信号で前記ラッチを初期化する初期化部５３６＿２とを備える。なお、信号活性化部５３２はアクティブ遷移感知部の一例であり、信号非アクティブ部５３４は非アクティブ遷移感知部の一例であり、ラッチ部５３６はラッチ部の一例である。また、ラッチ５３６＿１はラッチの一例であり、初期化部５３６＿２は初期化部の一例である。
ここで、信号活性化部５３２は、パルスフラグ信号ＦＬＰを入力とするインバータＩＮＶ１６と、パルスフラグ信号ＦＬＰが論理レベルハイである時にターンオンするトランスミッションゲートＴＧ１で具現でき、アクティブ電圧レベルとして、周辺回路電圧ＶＰＥＲＩを使用する。
そして、信号非アクティブ部５３４は、遅延フラグ信号ＦＬＤを入力とするインバータＩＮＶ１７と、遅延フラグ信号ＦＬＤが論理レベルハイである時にターンオンするトランスミッションゲートＴＧ２で具現でき、非アクティブ電圧レベルとして接地電圧ＶＳＳを使用する。
また、ラッチ部５３６は、共通出力端に接続されたラッチＩＮＶ１８及びＩＮＶ１９で具現でき、パワーアップ信号ＰＷＲＵＰを入力とするインバータＩＮＶ２０と、共通出力端と接地電圧端との間に接続され、インバータＩＮＶ２０の出力信号をゲート入力とするＮＭＯＳトランジスタＭＮとで構成されたラッチ初期化部をさらに備えることが好ましい。
図６Ａ及び図６Ｂは、それぞれ本発明の一実施形態に係るカラムアドレスイネーブル信号のタイミング図であって、以下、これを参照して、読み出し動作の際、本実施形態に係るカラムアドレスイネーブル信号の生成過程を説明する。
まず、読み出しコマンド（図中ＲＤ）が印加され、内部クロックＣＬＫＰ４でラッチされる読み出し信号ＣＡＳＰ６＿ＲＤが論理レベルハイにアクティブになれば、カラムアクセス検出部５１０のＮＡＮＤゲートＮＡＮＤ１１から出力されるフラグ信号ＦＬは、論理レベルハイにアクティブになる。
次に、遅延回路５２０において、フラグ信号ＦＬの立ち上がりエッジから遅延部５２２の遅延時間ＴＤ３分のパルス幅を有するパルスフラグ信号ＦＬＰを生成し、遅延部５２２の遅延時間ＴＤ３分のフラグ信号ＦＬを遅延させて、遅延フラグ信号ＦＬＤを生成する。
一方、信号生成部５３０のトランスミッションゲートＴＧ１は、パルスフラグ信号ＦＬＰの立ち上がりエッジを受け、周辺回路電圧ＶＰＥＲＩを出力端に伝達し、トランスミッションゲートＴＧ２は、遅延フラグ信号ＦＬＤの立ち上がりエッジを受け、接地電圧ＶＳＳを出力端に伝達する。ラッチ部５３６では、出力端にかかった信号をラッチして出力する。
図６Ａに示すように、低周波動作の際には、読み出し信号ＣＡＳＰ６＿ＲＤが内部クロックＣＬＫＰ４と同じパルス幅ＴＤ１を有する（図６Ａ中のＢ参照）。しかし、最終的に生成されるカラムアドレスイネーブル信号ＢＹＰ＿ＹＩは、読み出し信号ＣＡＳＰ６＿ＲＤのパルス幅と関係なく、パルスフラグ信号ＦＬＰ及び遅延フラグ信号ＦＬＤの立ち上がりエッジにより、そのパルス幅が決定されるため、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩのパルス幅は、「ＴＤ３」で現れる。
一方、図６Ｂに示すように、高周波動作の際にも、読み出し信号ＣＡＳＰ６＿ＲＤが内部クロックＣＬＫＰ４と同じパルス幅を有するが、そのパルス幅は、「ＴＤ１」ではない外部クロックＣＬＫのパルス幅に制限される。上述の従来の技術の場合、高周波動作の際には、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩのパルス幅も「ＴＤ２」に制限されたため、読み出し／書き込み動作のマージン確保が困難であった。
しかし、本実施形態によれば、読み出し信号ＣＡＳＰ６＿ＲＤのパルス幅が「Ｂ」部分と共に制限される場合にも、最終的に生成されるカラムアドレスイネーブル信号ＢＹＰ＿ＹＩが読み出し信号ＣＡＳＰ６＿ＲＤのパルス幅と関係なく、パルスフラグ信号ＦＬＰ及び遅延フラグ信号ＦＬＤの立ち上がりエッジにより、そのパルス幅が決定されるため、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩは、「ＴＤ３」のパルス幅を確保することができる。
すなわち、本実施形態では、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩがパルスフラグ信号ＦＬＰによりセットされ、遅延フラグ信号ＦＬＤによりリセットされるため、動作周波数と関係なく、常に一定のパルス幅ＴＤ３を表すことができ、これにより、高周波動作の際にも読み出し／書き込み動作マージンを確保することができる。
本発明の他の実施形態に係る同期式半導体メモリ素子のカラムアドレスイネーブル信号生成器について、図５、図６Ａ及び図６Ｂを参照して説明する。
図６Ａ及び図６Ｂに示すように、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩがパルスフラグ信号ＦＬＰによりセットされ、遅延フラグ信号ＦＬＤによりリセットされる状況において、遅延フラグ信号ＦＬＤは、パルスフラグ信号ＦＬＰの立ち下がりエッジにおいて立ち上がる。すなわち、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩは、パルスフラグ信号ＦＬＰによりセット及びリセットされる。これは、図５を参照すれば、さらに明確に確認でき、パルスフラグ信号ＦＬＰをカラムアドレスイネーブル信号ＢＹＰ＿ＹＩとして使用できることが証明できる。
すなわち、図５に備えられたカラムアクセス検出部５１０と遅延回路５２０とを備えることによって、カラムアドレスイネーブル信号ＢＹＰ＿ＹＩを生成できる。
なお、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
例えば、上述の実施形態において用いられたロジックの種類及び配置は、入力信号及び出力信号が全てハイアクティブ信号の場合を一例に挙げて具現したものであるため、信号のアクティブ極性が変わる場合、ロジックの具現例も変化されなければならず、このような具現例は、場合の数があまりにも多く、またその具現例の変化が本発明の属する技術分野における通常の知識を有する者にとって、技術的に容易に想到し得る事項であるため、各々の場合に対する直接的な言及は省略する。
また、上述の実施形態では、信号生成部５３０を信号活性化部５３２、信号非活性化部５３４、ラッチ部５３６で具現する場合を一例に挙げて説明したが、これも１つの具現例に過ぎず、例えば、パルスフラグ信号ＦＬＰをセット信号として使用し、遅延フラグ信号ＦＬＤをリセット信号として使用するＳＲ−ラッチを利用することもできる。
なお、別の信号生成部５３０を備えず、遅延回路５２０の出力信号であるパルスフラグ信号ＦＬＰをカラムアドレスイネーブル信号ＢＹＰ＿ＹＩとして使用する場合にも、本発明は成立する。
５１０ カラムアクセス検出部
５２０ 遅延回路
５３０ 信号生成部
５２０ 遅延回路
５３０ 信号生成部
Claims (28)
- 複数の内部命令語信号に応答し、フラグ信号を生成するための内部動作感知部と、
プログラミングされた時間の間に、前記フラグ信号を遅延させて出力するための遅延部と、
前記フラグ信号の遷移時点に応答し、イネーブル信号をアクティブにして出力し、前記遅延部により遅延されたフラグ信号の遷移時点に応答し、前記イネーブル信号を非アクティブにして出力するためのイネーブル信号生成部と、
前記フラグ信号及び前記遅延されたフラグ信号を利用し、パルス形態のフラグ信号を生成して、前記イネーブル信号生成部に伝達するためのパルス生成部と、を備え、
入力されたアドレスにより生成された内部アドレスが、前記イネーブル信号に応答してコア領域に伝達されるように構成され、
前記パルス生成部が、
前記遅延されたフラグ信号を反転する第４インバータと、
前記第４インバータの出力及び前記フラグ信号のロジックナンドオペレイションのための第２ＮＡＮＤゲートと、
前記第２ＮＡＮＤゲートの出力を反転する第５インバータと、
を備えたことを特徴とする半導体メモリ装置。 - 前記複数の内部命令語信号のそれぞれの命令が内部カラム命令語であることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記入力されたアドレスが、カラムアドレスであることを特徴とする請求項２に記載の半導体メモリ装置。
- 前記内部動作感知部が、前記複数の内部命令語信号のうち、少なくとも１つに応答し、前記フラグ信号を生成することを特徴とする請求項３に記載の半導体メモリ装置。
- 前記内部命令語信号が、読み出し動作のための内部読み出し動作信号、書き込み動作のための内部書き込み動作信号、及び読み出しコマンド又は書き込みコマンドが印加された時に設定されたバースト長（Ｂｕｒｓｔ ｌｅｎｇｔｈ、ＢＬ）分のバースト動作のために、連続的にパルスするカラムバースト信号のうちのいずれか１つであることを特徴とする請求項４に記載の半導体メモリ装置。
- 前記内部動作感知部が、
前記内部読み出し動作信号を反転する第１インバータと、
前記内部書き込み動作信号を反転する第２インバータと、
前記カラムバースト信号を反転する第３インバータと、
前記第１インバータの出力及び前記第２インバータの出力のロジックナンドオペレイションのためのＮＡＮＤゲートと、
を備えたことを特徴とする請求項５に記載の半導体メモリ装置。 - 前記イネーブル信号生成部が、
フラグ信号の遷移タイミングに応答し、前記イネーブル信号をアクティブにし、アクティブになった前記フラグ信号を、出力端を介して出力させるためのアクティブ遷移感知部と、
前記遅延されたフラグ信号の遷移タイミングに応答し、イネーブル信号を非アクティブにし、前記出力端を介して前記非アクティブになったイネーブル信号を出力させるための非アクティブ遷移感知部と、
を備えたことを特徴とする請求項１に記載の半導体メモリ装置。 - 前記アクティブ遷移感知部が、前記パルス形態のプラグ信号のロジックハイレベルに応答してターンオンする第１伝送ゲートを備え、
前記第１伝送ゲートが、ターンオン時に、前記出力端にロジックハイレベルにアクティブになったイネーブル信号を伝達することを特徴とする請求項７に記載の半導体メモリ装置。 - 前記第１伝送ゲートにより伝達されたロジックハイレベルが、半導体メモリ装置の周辺回路にロジックハイレベルとして用いられる周辺回路駆動電圧レベルに対応されることを特徴とする請求項８に記載の半導体メモリ装置。
- 前記非アクティブ遷移感知部が、前記遅延されたプラグ信号のロジックハイレベルに応答してターンオンする第２伝送ゲートを備え、
前記第２伝送ゲートが、ターンオン時に、前記出力端にロジックローレベルに非アクティブになったイネーブル信号を伝達することを特徴とする請求項９に記載の半導体メモリ装置。 - 前記第２伝送ゲートにより伝達されたロジックローレベルが、接地電圧レベルに対応されることを特徴とする請求項１０に記載の半導体メモリ装置。
- 前記イネーブル信号生成部の出力端に接続され、前記イネーブル信号をラッチするラッチ部をさらに備えたことを特徴とする請求項１１に記載の半導体メモリ装置。
- 前記ラッチ部が、
前記イネーブル信号生成部の出力端に提供される信号をラッチするラッチと、
予定された信号で前記ラッチを初期化する初期化部と、
を備えたことを特徴とする請求項１２に記載の半導体メモリ装置。 - 複数の内部命令語信号に応答し、フラグ信号を生成するための内部動作感知部と、
前記フラグ信号の第１遷移時点に応答し、イネーブル信号をアクティブにして出力し、前記遅延されたフラグ信号の第１遷移時点に応答し、前記イネーブル信号を非アクティブにして出力するためのイネーブル信号生成部と
前記フラグ信号を利用してパルス形態のフラグ信号を生成し、前記イネーブル信号生成部に伝達するためのパルス生成部と、を備え、
入力されたアドレスにより生成された内部アドレスが、前記イネーブル信号に応答し、コア領域に伝達されるように構成され、
前記パルス生成部が、
前記遅延されたフラグ信号を反転する第４インバータと、
前記第４インバータの出力及び前記フラグ信号のロジックナンドオペレイションのための第２ＮＡＮＤゲートと、
前記第２ＮＡＮＤゲートの出力を反転する第５インバータと、
を備えたことを特徴とする半導体メモリ装置。 - 前記複数の内部命令語信号が、それぞれの命令が内部カラム命令語であることを特徴とする請求項１４に記載の半導体メモリ装置。
- 前記入力されたアドレスが、カラムアドレスであることを特徴とする請求項１５に記載の半導体メモリ装置。
- 前記内部動作感知部が、前記複数の内部命令語信号のうち、少なくとも１つに応答し、前記フラグ信号を生成することを特徴とする請求項１６に記載の半導体メモリ装置。
- 前記内部命令語信号が、読み出し動作のための内部読み出し動作信号、書き込み動作のための内部書き込み動作信号、及び読み出しコマンド又は書き込みコマンドが印加された時に設定されたバースト長（Ｂｕｒｓｔ ｌｅｎｇｔｈ、ＢＬ）分のバースト動作のために、連続的にパルスするカラムバースト信号のうち、いずれかであることを特徴とする請求項１７に記載の半導体メモリ装置。
- 前記内部動作感知部が、
前記内部読み出し動作信号を反転する第１インバータと、
前記内部書き込み動作信号を反転する第２インバータと、
前記カラムバースト信号を反転する第３インバータと、
前記第１インバータの出力及び前記第２インバータの出力のロジックナンドオペレイションのためのＮＡＮＤゲートと、
を備えたことを特徴とする請求項１８に記載の半導体メモリ装置。 - 前記イネーブル信号生成部が、
前記パルス形態のフラグ信号の第１遷移タイミングに応答し、前記イネーブル信号をアクティブにし、アクティブになった前記フラグ信号を出力端を介して出力させるためのアクティブ遷移感知部と、
前記パルス形態のフラグ信号の第２遷移タイミングに応答し、イネーブル信号を非アクティブにし、前記出力端を介して前記非アクティブになったイネーブル信号を出力させるための非アクティブ遷移感知部と、
を備えたことを特徴とする請求項１４に記載の半導体メモリ装置。 - 前記アクティブ遷移感知部が、前記パルス形態のプラグ信号のロジックハイレベルに応答してターンオンする第１伝送ゲートを備え、
前記第１伝送ゲートが、ターンオン時に、前記出力端にロジックハイレベルにアクティブになったイネーブル信号を伝達することを特徴とする請求項２０に記載の半導体メモリ装置。 - 前記第１伝送ゲートにより伝達されたロジックハイレベルが、半導体メモリ装置の周辺回路においてロジックハイレベルとして用いられる周辺回路駆動電圧レベルに対応されることを特徴とする請求項２１に記載の半導体メモリ装置。
- 前記非アクティブ遷移感知部が、前記遅延されたプラグ信号のロジックハイレベルに応答してターンオンする第２伝送ゲートを備え、
前記第２伝送ゲートが、ターンオン時に、前記出力端にロジックローレベルに非アクティブになったイネーブル信号を伝達することを特徴とする請求項２２に記載の半導体メモリ装置。 - 前記第２伝送ゲートにより伝達されたロジックローレベルが、接地電圧レベルに対応されることを特徴とする請求項２３に記載の半導体メモリ装置。
- 前記イネーブル信号生成部の出力端に接続され、前記イネーブル信号をラッチするラッチ部をさらに備えたことを特徴とする請求項２４に記載の半導体メモリ装置。
- 前記ラッチ部が、
前記イネーブル信号生成部の出力端に提供される信号をラッチするラッチと、
予定された信号で前記ラッチを初期化する初期化部と、
を備えたことを特徴とする請求項２５に記載の半導体メモリ装置。 - 前記内部動作感知部が、
前記内部読み出し動作信号を反転する第１インバータと、
前記内部書き込み動作信号を反転する第２インバータと、
前記カラムバースト信号を反転する第３インバータと、
前記第１インバータの出力、前記第２インバータの出力、及び前記第３インバータの出力のロジックナンドオペレイションのためのＮＡＮＤゲートと、
を備えたことを特徴とする請求項５に記載の半導体メモリ装置。 - 前記内部動作感知部が、
前記内部読み出し動作信号を反転する第１インバータと、
前記内部書き込み動作信号を反転する第２インバータと、
前記カラムバースト信号を反転する第３インバータと、
前記第１インバータの出力、前記第２インバータの出力、及び前記第３インバータの出力のロジックナンドオペレイションのためのＮＡＮＤゲートと、
を備えたことを特徴とする請求項１８に記載の半導体メモリ装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050090952 | 2005-09-29 | ||
| KR10-2005-0090952 | 2005-09-29 | ||
| KR10-2005-0124355 | 2005-12-16 | ||
| KR1020050124355A KR100670730B1 (ko) | 2005-09-29 | 2005-12-16 | 동기식 반도체 메모리 소자의 컬럼 어드레스 인에이블 신호생성기 및 그 생성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007095258A JP2007095258A (ja) | 2007-04-12 |
| JP5044153B2 true JP5044153B2 (ja) | 2012-10-10 |
Family
ID=37893665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006181520A Expired - Fee Related JP5044153B2 (ja) | 2005-09-29 | 2006-06-30 | 同期式半導体メモリ素子のカラムアドレスイネーブル信号生成器及びその生成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7505358B2 (ja) |
| JP (1) | JP5044153B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8727618B2 (en) * | 2006-11-22 | 2014-05-20 | Siemens Aktiengesellschaft | Robotic device and method for trauma patient diagnosis and therapy |
| KR20220020547A (ko) * | 2020-08-12 | 2022-02-21 | 에스케이하이닉스 주식회사 | Mos 트랜지스터의 열화를 방지하는 전자장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06259996A (ja) | 1993-03-09 | 1994-09-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100252043B1 (ko) | 1997-11-07 | 2000-05-01 | 윤종용 | 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법 |
| KR100297708B1 (ko) * | 1997-11-17 | 2001-08-07 | 윤종용 | 클락동기프리차아지데이터입출력선을가지는반도체메모리장치및이를이용한데이터입출력선프리차아지방법 |
| JP2000048565A (ja) * | 1998-07-29 | 2000-02-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JP2000100160A (ja) | 1998-09-18 | 2000-04-07 | Nec Corp | 同期型半導体メモリ |
| KR100334531B1 (ko) * | 1999-04-03 | 2002-05-02 | 박종섭 | 반도체 메모리 장치 |
| JP2001035195A (ja) * | 1999-07-19 | 2001-02-09 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
| JP3707960B2 (ja) * | 1999-07-23 | 2005-10-19 | 富士通株式会社 | 半導体装置 |
| KR100379556B1 (ko) * | 2001-05-15 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 메모리의 컬럼 리페어 장치 |
| KR20030056002A (ko) | 2001-12-27 | 2003-07-04 | 삼성전자주식회사 | 동기형 반도체 메모리 장치의 칼럼 선택 라인 신호 발생회로 |
| KR20030060640A (ko) | 2002-01-10 | 2003-07-16 | 주식회사 하이닉스반도체 | 디램의 컬럼 인에이블 신호 발생 회로 |
| KR100416622B1 (ko) | 2002-04-27 | 2004-02-05 | 삼성전자주식회사 | 동기식 반도체 메모리장치의 컬럼 디코더 인에이블 타이밍제어방법 및 장치 |
| KR100510491B1 (ko) * | 2002-10-07 | 2005-08-26 | 삼성전자주식회사 | 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법 |
| KR100557950B1 (ko) | 2003-10-07 | 2006-03-10 | 주식회사 하이닉스반도체 | 어드레스 스트로브 신호의 제어 회로 |
| KR100525107B1 (ko) * | 2004-02-06 | 2005-11-01 | 주식회사 하이닉스반도체 | 메모리 장치의 동작 주파수 변동에 따라 비트라인 감지증폭기와 데이타 감지 증폭기를 연결하는 데이타 버스의동작을 제어하는 신호의 인에이블 구간을 제어하는 방법과그 장치 |
-
2006
- 2006-06-30 US US11/478,087 patent/US7505358B2/en active Active
- 2006-06-30 JP JP2006181520A patent/JP5044153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007095258A (ja) | 2007-04-12 |
| US20070070714A1 (en) | 2007-03-29 |
| US7505358B2 (en) | 2009-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100518397B1 (ko) | 반도체 메모리 장치 및 제어 방법 | |
| JP4982686B2 (ja) | 半導体メモリ素子のオーバードライバ制御信号の生成回路 | |
| US6185151B1 (en) | Synchronous memory device with programmable write cycle and data write method using the same | |
| JP2010146690A (ja) | 半導体集積回路 | |
| KR100384775B1 (ko) | 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로 | |
| JP4953273B2 (ja) | 半導体メモリ素子 | |
| KR100533696B1 (ko) | 반도체 장치 및 그 제어 방법 | |
| KR20000077249A (ko) | 반도체 기억 장치 | |
| US6813211B2 (en) | Fully hidden refresh dynamic random access memory | |
| JP3685709B2 (ja) | 同期型メモリ装置及びその連続読出方法 | |
| KR102592359B1 (ko) | 반도체장치 | |
| GB2341706A (en) | Synchronous semiconductor memory device with a clock generating circuit | |
| JPH09320261A (ja) | 半導体記憶装置および制御信号発生回路 | |
| JP4402439B2 (ja) | 改善されたデータ書き込み制御回路を有する４ビットプリフェッチ方式ｆｃｒａｍ及びこれに対するデータマスキング方法 | |
| KR20010084281A (ko) | 반도체 메모리 장치의 자동 프리차지 제어신호 발생회로및 자동 프리차지 제어방법 | |
| US6026041A (en) | Semiconductor memory device | |
| JPH10162576A (ja) | 半導体メモリ装置のカラム選択ラインイネーブル回路 | |
| JP5044153B2 (ja) | 同期式半導体メモリ素子のカラムアドレスイネーブル信号生成器及びその生成方法 | |
| US7345949B2 (en) | Synchronous semiconductor memory device | |
| KR20090126611A (ko) | 반도체 메모리 소자와 그의 구동 방법 | |
| US8699285B2 (en) | Semiconductor memory device and integrated circuit | |
| KR20100064103A (ko) | 반도체 메모리 장치 및 그 구동방법 | |
| KR100670730B1 (ko) | 동기식 반도체 메모리 소자의 컬럼 어드레스 인에이블 신호생성기 및 그 생성방법 | |
| US6301189B1 (en) | Apparatus for generating write control signals applicable to double data rate SDRAM | |
| KR100728971B1 (ko) | 카스 레이턴시에 따른 데이터 출력 클록 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120601 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120604 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |