JP5043400B2 - 撮像装置及びその制御方法 - Google Patents

Description

本発明は、ＣＣＤやＣＭＯＳイメージセンサ等の撮像素子の欠陥画素に起因する画質の劣化を補正する技術に関するものである。

デジタルカメラやビデオカメラ等の撮像装置においては、撮像素子としてＣＣＤやＣＭＯＳイメージセンサを使用するのが一般的である。

近年半導体製造技術の向上は著しく、撮像素子の製造技術も進歩してきている。特に微細化技術の向上による画素ピッチ、配線ピッチの縮小化は年々進んできている。

こうした中で、撮像素子の欠陥画素も増加する傾向にある。画素ピッチ縮小に起因する画素単位での欠陥や、配線ピッチの縮小に伴う擬似短絡などにより線状に発生する欠陥などが指摘されている。これらの画素欠陥のほとんどは、画素の出力信号のオフセット変動や画素の暗電流の増減などの形で撮影画像に影響を与える。

図８は、実際の出力画像に表れる画素欠陥を表わした図である。

通常これら撮像素子の欠陥画素は、その位置（アドレス）が固定されているため、撮像素子の製造時、または撮像装置の製造時に欠陥画素アドレスを検出して記憶しておくことで、撮影画像中に現れる欠陥画素の影響を補正することが可能である。

また、ごく稀に撮像装置の製造後に新たな欠陥画素が発生する場合があることもわかってきている。新たな欠陥画素の発生原因としては、宇宙線による画素破壊、電源投入時などに半導体上の寄生容量などに流れる電流などによる電気的なストレスの繰り返しによる画素配線のショートなど諸説がある。

このような撮像装置の製造後に発生する欠陥画素を補正する方法として、撮像装置に欠陥画素検出モードを用意して、新たに発生した欠陥画素を検出することで、次回以降の撮影時に欠陥補正を行うようにする方法が知られている。

具体的には、撮像装置を欠陥画素検出モードに設定すると、自動的に撮像素子の遮光画像（シャッターを閉じた状態で撮像素子に蓄積された画像）を取得する。そして、通常の遮光状態の出力レベルよりも極端に異なる出力レベルの画素のアドレスや出力レベルを記憶させることで、次回以降の撮影時の欠陥画素補正にフィードバックをかける。このようにして撮像装置の製造後に発生した画素欠陥を補正する。

ここで、画素単位での欠陥については各種文献などに詳細な記載があるので、線状に現れる暗電流性の欠陥について少し説明しておく。

図６は、ＣＭＯＳ撮像素子内部の回路を示しており、破線で囲んだ部分は画素部の等価回路である。画素００、画素０１などの数字は、画素の（ｘ，ｙ）アドレスを示している。

画素００に着目して説明すると、ＰＤはフォトダイオード、ＭｔｘはＰＤで発生した電荷をＦＤ（フローティングディフュージョン）に転送するための転送スイッチである。ＭｓｆはＦＤ電圧を出力するソースフォロワアンプであり、この出力が画素出力となる。Ｍｓｅｌは行選択スイッチであり、ＭｒｅｓはＦＤおよびＰＤ電荷を電源電圧ＶＤＤでリセットするためのスイッチである。各スイッチはＰＲＥＳ０，ＰＴＸ０，ＰＳＥＬ０で駆動される。ＰＲＥＳ０，ＰＴＸ０，ＰＳＥＬ０は共に垂直走査回路により行毎に駆動され、各駆動パルスの末尾の数字は行番号を示している。またＭｒｅｓ及びＭｔｘはＯＲｒ０，ＯＲｔ０を介して、それぞれ全行を一括駆動するためのパルスＰＲＥＳＡＬＬ、ＰＴＸＡＬＬと各行毎の駆動パルスＰＲＥＳ０、ＰＴＸ０とのＯＲで駆動されている。

Ｍｓｆ０ソースフォロワアンプ出力は水平走査回路により順次読み出しアンプに送られ撮像素子外に出力される。

上記動作を、０行目から順次次の行に進めていくことで、全画素の出力を読み出していく。

次に図６の撮像素子を、一眼レフデジタルカメラに搭載した場合の動作を図７を参照して説明する。

各パルス名は先に述べたとおりであるが、メカシャッタはカメラのメカシャッタ（不図示）の開閉するタイミングを示しており、このタイミングが撮像素子が露光されるタイミングである。

まず露光前に、ＰＲＥＳＡＬＬとＰＴＸＡＬＬを立ち上げた後立ち下げることで、全てのＰＤ（フォトダイオード）とＦＤ（フローティングディフュージョン）を電源電圧ＶＤＤでリセットする。ＰＤの蓄積はＰＴＸＡＬＬが立ち下がった時点で開始される。その後メカシャッタを開閉させることで露光を行う。次に垂直走査回路によりＰＲＥＳとＰＴＸを０行目から順次ｍ行まで駆動していくと共に、一つの行が選択されている間に水平走査回路により各列出力を読み出すための走査を行うことで、全画素の出力を読み出す。

ここで図６において、画素００、画素０１を含む行に着目する。転送スイッチＭｔｘの下の暗電流はＭｔｘゲート電位に大きく依存し、通常は蓄積期間中ＧＮＤレベル（０Ｖ）よりもさらに低い電位で固定することで、暗電流の発生を抑制している。例えばＭｔｘゲート電位は、ＯＮ時は５Ｖ、ＯＦＦ時は−１Ｖが印加される。

ところが何らかの要因で、同図中Ａ点においてＧＮＤ（０Ｖ）に対して弱いショートが発生すると、ＯＲｔ０の出力配線のＡ点までの配線抵抗と、Ａ点とＧＮＤ間のショート抵抗の比率でＡ点より右側の画素のＭｔｘゲート電位が変化する。

例えば、ＯＲｔ０出力は画素００側から入力されその配線抵抗は１画素ピッチあたり１０Ω、Ａ点でのＧＮＤとのリーク抵抗９０Ω、ＯＲｔ０出力電圧＝−１．０Ｖ、ゲート入力リーク電流やその他のリークは無いものとする。すると、Ａ点より右側画素の電圧は−１．０Ｖ×９０Ω／（１０Ω＋９０Ω）＝−０．９ＶとなりＭｔｘ下の暗電流が増加することとなる。この暗電流の増加が、暗電流性の欠陥画素となるのである。

実際にはＭｔｘ下の暗電流は、Ｍｔｘの閾値電圧バラツキにより画素毎で異なるため、上記Ａ点の弱いショートによって暗電流が大きく増加する画素は一部の画素のみになる。これを画像出力としてみた場合、水平方向に点線状に暗電流の多い画素（つまり欠陥画素）が見えることになる。この様子を示したのが図８（ｂ）である。

ここで、上記ではＡ点において弱いショートが発生した場合について説明した。しかし、電源投入時などに半導体上の寄生容量などに流れる電流などによる電気的なストレスを繰り返し与えているうちに、弱いショートが更に進行したり、他の個所で弱いショートが発生したりすることがあることが実験的に確認されている。

例えばＡ点でのＧＮＤとのリーク抵抗が９０Ωから４０Ωに変化すると、Ａ点より右側の画素の電圧は−０．８Ｖとなり、Ｍｔｘの閾値電圧にバラツキがあっても更に多数の画素で暗電流が増加（すなわち欠陥画素が増加）することになる。このように弱いショートが進行すると遂には線状の欠陥となることが容易に想像できる。

製造後新たに発生した欠陥画素データの記憶方法に関しては特許文献１に開示されており、線状の欠陥画素データの記憶方法に関しては特許文献２開示されているが、線状に進行していく欠陥画素の補正方法については言及されていない。
特開２００１−２５７９３９号公報 特開２００４−２３６８３号公報

上記のように、最初は点線状の欠陥でありながら、時間経過と共に徐々に線状に成長していくような欠陥画素については、従来では以下のような方法により補正を行なっていた。

まず撮像装置の製造時に発生している欠陥画素を記憶することで、欠陥画素補正を行わせる。

その後弱いショートなどが進行して欠陥画素が増加してくるたびに、撮像装置の欠陥画素検出モードで新たに発生した欠陥画素を抽出して記憶することで、次回以降の撮影時に欠陥補正を行うようにする。

しかしながら、上記のような動作を行っていると、新しく欠陥画素が発生するたびに欠陥画素検出モードで欠陥画素の抽出を行う必要があり、操作が非常に煩雑なものとなるという問題点があった。

したがって、本発明は上述した課題に鑑みてなされたものであり、その目的は、撮像装置の製造後に徐々に成長していく欠陥画素を、簡便な方法で補正できるようにすることである。

上述した課題を解決し、目的を達成するために、本発明に係わる撮像装置は、複数の画素が２次元状に配列された撮像素子と、前記撮像素子の出力信号に基づいて、前記撮像素子の欠陥画素を検出する欠陥画素検出手段と、前記欠陥画素に関する情報を記憶する記憶手段と、前記記憶手段に記憶された前記欠陥画素に関する情報に基づいて撮影画像を補正する補正手段と、前記欠陥画素検出手段により今回検出された欠陥画素と、それ以前に検出された欠陥画素が前記撮像素子の同一行または同一列に所定個数以上存在する場合に、該当行または該当列の全画素が欠陥画素であるものとして前記記憶手段に記憶させる制御手段と、を具備することを特徴とする。

また、本発明に係わる撮像装置の制御方法は、複数の画素が２次元状に配列された撮像素子と、該撮像素子の欠陥画素に関する情報を記憶する記憶手段とを備える撮像装置を制御する方法であって、前記撮像素子の出力信号に基づいて、前記撮像素子の欠陥画素を検出する欠陥画素検出工程と、前記記憶手段に記憶された欠陥画素に関する情報に基づいて撮影画像を補正する補正工程と、前記欠陥画素検出工程において今回検出された欠陥画素と、それ以前に検出された欠陥画素が同一行または同一列に所定個数以上存在する場合に、該当行または該当列の全画素が欠陥画素であるものとして前記記憶手段に記憶させる制御工程と、を具備することを特徴とする。

本発明によれば、撮像装置の製造後に徐々に成長していく欠陥画素を、簡便な方法で補正することが可能となる。

以下、本発明の好適な一実施形態について、添付図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係わるデジタルカメラの構成を示す図である。

図１において、１０１は撮像素子でありＣＣＤまたはＣＭＯＳセンサが使用される。ここでは、図６に示したようなＣＭＯＳ型のセンサを用いるものとして説明する。

１０２は撮像素子からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換器である。１０３はＤＳＰ（DigitalSignalProseccer）であり、Ａ／Ｄ変換器１０２からのデータに対して欠陥画素の補正、その他各種補正処理及び現像処理を行なう。またＤＳＰ１０３は、ＲＯＭ１０６、ＲＡＭ１０７等各種メモリの制御、記録媒体１０８への画像データの書き込み処理を行う。

１０４は、撮像素子１０１、Ａ／Ｄ変換器１０２、ＤＳＰ１０３にクロック信号や制御信号を供給するタイミング発生回路であるＴＧ（Timing Generator）であり、ＣＰＵ１０５により制御される。

１０５はＤＳＰ１０３、ＴＧ１０４の制御、及び測光・測距など不図示の各部を使ったカメラ機能の制御を行なうＣＰＵである。ＣＰＵ１０５には、電源スイッチ１０９、スイッチ（ＳＷ１）１１０、スイッチ（ＳＷ２）１１１の各スイッチが接続され、それぞれの状態に応じた処理を実行する。

１０６はカメラの制御プログラムや後述の補正テーブルなどを記憶するＲＯＭで、ＣＰＵ１０５によって書き換えが可能である。１０７はＤＳＰ１０３で処理される画像データや補正データを一時的に記憶するＲＡＭである。ＲＡＭ１０７はＲＯＭ１０６より高速のアクセスが可能である。

１０８は撮影された画像を保存するコンパクトフラッシュ（登録商標）カード（以下ＣＦ）等の記録媒体であり、不図示のコネクタを介してカメラと接続される。

１０９はカメラを起動させるための電源スイッチ、１１０は測光処理、測距処理等の撮影準備動作開始を指示するシャッタースイッチＳＷ１である。１１１は不図示のミラー及びシャッターを駆動して行う撮像動作の開始を指示するシャッタースイッチＳＷ２である。撮像動作では、撮像素子１０１から読み出した信号をＡ／Ｄ変換器１０２、ＤＳＰ１０３を介して記録媒体１０８に書き込む動作も行う。なお、スイッチ（ＳＷ１）１１０は、不図示のレリーズボタンの半押しでＯＮするスイッチであり、スイッチ（ＳＷ２）１１１は、不図示のレリーズボタンの全押しでＯＮするスイッチである。１１２は、撮影時のカメラまたは撮像素子の温度を検出する温度計である。

１２０はＣＰＵ１０５を動作させるためのファームウエア、欠陥画素補正テーブルを含む各種補正データ等を記憶するＦＲＯＭである。これらの各種補正データは実際の動作時に、ＣＰＵ１０５、ＤＳＰ１０３を介して、高速データ転送可能なＲＡＭ１０７に転送され、ＤＳＰ１０３による各種補正のために使用される。

図２乃至図４は、本実施形態のデジタルカメラの動作を説明するフローチャートであり、図５Ａ乃至図５Ｃは欠陥画素補正テーブルの例を示す図である。これらの図面を用いて以下に本実施形態の動作について説明する。

図２は、撮影動作の概略を説明するフローチャートである。

まず、ステップＳ２０１でレリーズボタンの半押し状態でＯＮするスイッチＳＷ１（１１０）がＯＮされたかどうかを判定し、ＯＦＦであればステップＳ２０１を繰り返し、ＯＮしていたらステップＳ２０２で撮影準備動作を始める。

ステップＳ２０２の撮影準備動作では、測光及び焦点検出動作を行い、撮像装置の露出量及び撮影レンズの繰り出し量などを決定する。

撮影準備動作が終了すると、ステップＳ２０３でレリーズスイッチ全押し状態でＯＮするスイッチＳＷ２（１１１）がＯＮされたかどうかを判定する。そして、スイッチＳＷ２（１１１）がＯＦＦであればステップＳ２０１〜Ｓ２０３を繰り返し、ＯＮしていたらステップＳ２０４以降の撮影動作を行う。

ステップＳ２０４では、図７のタイミング図で説明した通り、ＰＲＥＳＡＬＬ、ＰＴＸＡＬＬを駆動することで撮像素子１０１の全画素のリセット及びリセット解除を行い、撮像素子の各画素の電荷蓄積を開始させる。その後ステップＳ２０５でメカシャッタを開け、ステップＳ２０２で決定した露出量に従った時間経過後、ステップＳ２０６でメカシャッタを閉じる。

次にステップＳ２０７で垂直シフトレジスタを駆動させることで、Ｍｓｅｌ、Ｍｔｘのスイッチを開閉させ、各行ごとに水平シフトレジスタを駆動しながら全画素分の画素信号を読み出す。

その後、ステップＳ２０８で、欠陥画素のアドレスや欠陥レベルなどをあらかじめ記憶した欠陥画素補正テーブルに基づいて撮影画像の欠陥画素補正を行い、ステップＳ２０９で欠陥画素補正された画像を記録媒体１０８に記録し終了する。

尚、欠陥画素補正の方法はすでに種々の文献等で公知であるが、欠陥画素出力値を、欠陥画素近傍の同色画素データの平均値で置き換えるなどの手法を用いる。図９の例では中央付近のＢ（青）画素が欠陥画素で、矢印９０１及び９０２で示すように、近傍の上下の同色画素データの平均値で置き換えるようにしている。

次に図３を参照して、欠陥画素検出モード時の欠陥画素抽出動作について説明する。

ここでは、撮像素子の水平方向（ｘ方向）の画素数をｐ、垂直方向（ｙ方向）の画素数をｑとして説明する。

欠陥画素検出モードへの移行は、例えば不図示のスイッチがＯＮさせているかどうかで決定される。なお、この欠陥画素検出モードでは、既に発見されている欠陥画素以外の新たに発生した欠陥画素を検出する。

欠陥画素検出モードではまず、ステップＳ４０１で遮光状態の撮像素子出力（遮光画像）を取得する。具体的にはメカシャッタを閉じた状態で撮像素子に通常の蓄積と読み出しを行わせる。それと同時に、既にわかっている欠陥画素については、欠陥画素の補正も行う。

次にステップＳ４０２でステップＳ４０１で取得した遮光画像の全画素平均出力を「Ａｖｅ」として記憶する。

ステップＳ４０３では、撮像素子の各画素のアドレス情報となるｘ，ｙの値を夫々「０」として記憶する。

ステップＳ４０４では、アドレス（ｘ，ｙ）の画素出力「Ｇ（ｘ，ｙ）」から遮光画像の全画素平均出力「Ａｖｅ」を減算することで、各画素出力と遮光画像の全画素平均出力との差分を求め「Ｋ（ｘ，ｙ）」として記憶する。

ステップＳ４０５では、各画素出力と遮光画像の全画素平均出力との差分の絶対値｜Ｋ（ｘ，ｙ）｜が所定レベル「Ｒ」より大きいかどうかを判定し、所定レベル「Ｒ」以下であればその画素は欠陥ではないものとしてステップＳ４０７へ移行する。｜Ｋ（ｘ，ｙ）｜が所定レベル「Ｒ」より大きければ、その画素は欠陥であるとして、ステップＳ４０６で画素アドレスｘ，ｙ及びその画素出力と遮光画像の全画素平均出力との差分Ｋ（ｘ，ｙ）を記憶し、ステップＳ４０７に移行する。

ステップＳ４０７では、水平方向アドレス「ｘ」が水平方向の最終画素アドレスである「ｐ−１」に達したかどうか、つまり、ステップＳ４０４〜Ｓ４０６の欠陥画素抽出動作が水平方向の最終画素まで終了したかどうかを判定する。ここで、水平方向最終画素まで達していなければステップＳ４０８で、「ｘ＝ｘ＋１」とした後、ステップＳ４０４に移行し水平方向の次の画素の欠陥抽出を行う。ステップＳ４０７で水平方向最終画素まで達していると判定されると、ステップＳ４０９に移行する。

ステップＳ４０９では、垂直方向アドレス「ｙ」が垂直方向の最終画素アドレスである「ｑ−１」に達したかどうか、つまり、ステップＳ４０４〜Ｓ４０６の欠陥画素抽出動作が垂直方向の最終画素まで終了したかどうかを判定する。ここで、垂直方向最終画素まで達していなければステップＳ４１０で、「ｙ＝ｙ＋１、ｘ＝０」とした後、ステップＳ４０４に移行し垂直方向の次の行で、水平方向の先頭画素の欠陥抽出を行う。ステップＳ４０９で垂直方向最終画素まで達していると判定されると終了する。

ここまでの動作で、ステップＳ４０６で記憶された情報が、今回新たに検出された欠陥画素ということになる。

次に、図２のステップＳ２０８で説明した、欠陥画素のアドレスや欠陥レベルなどをあらかじめ記憶した欠陥画素補正テーブルについて図５Ａを用いて説明する。

尚、ここでは、例えば水平方向（ｘ方向）４００画素、垂直方向（ｙ方向）３００画素の撮像素子を用いた例について説明する。

図５Ａは、撮像装置の製造時に欠陥画素抽出を行いその結果をテーブル化したものである。全部でｎ個の欠陥画素が検出されており、各欠陥画素のＹアドレス、Ｘアドレス、欠陥レベルが記憶されている。このテーブルを基に撮像装置は欠陥画素の補正を行っている。

次に、欠陥画素検出動作前の欠陥画素補正テーブルに、欠陥画素検出動作後に新たに抽出された欠陥画素情報を追加する方法について、図４を用いて説明する。

まず、ステップＳ３０１で、図３で説明した欠陥画素検出を行う。

次にステップＳ３０２でステップＳ３０１で新たに検出した欠陥画素のうち行毎または列毎に欠陥画素数を計数する。つまり１行または１列あたりの欠陥画素数が何個あるかを計数する。

ステップＳ３０３では、ステップＳ３０２で計数した結果、所定個数以上の欠陥画素のある行または列があるどうかを判定する。例えば所定数を５個として、５個以上欠陥画素が検出された行または列があるかどうかを判定する。ここで、所定個数以上の欠陥画素のある行または列が無いと判定されると、ステップＳ３０５へ移行するが、所定個数以上の欠陥画素のある行または列があると判定されると、ステップＳ３０４へ移行する。

ステップＳ３０４では、ステップＳ３０３で新た検出された欠陥画素が所定個数以上ある行または列の全画素を線状欠陥画素として記憶する。このとき欠陥レベルを通常ではありえない数値（例えば９９９９）にしておき通常の欠陥と区別できるようにしておく。

ステップＳ３０５では、直前までの欠陥画素補正テーブルに記憶された情報と今回検出された欠陥画素情報を合成する。ステップＳ３０３からステップＳ３０５に移行した場合は、新たに検出された欠陥画素を単に合成し、ステップＳ３０４からステップＳ３０５に移行した場合は、新たに検出された欠陥画素が所定個数以上ある行または列の全画素を線状欠陥画素とすると共にその他の新たに検出された欠陥画素を合成する。

次にステップＳ３０６では、ステップＳ３０５で合成された欠陥画素補正テーブルの中で行毎または列毎に欠陥画素数を計数する。つまり新たに検出された欠陥画素を含めて１行または１列あたりの欠陥画素数が何個あるかを計数する。

ステップＳ３０７では、ステップＳ３０６で計数した結果、所定個数以上の欠陥画素のある行または列があるどうかを判定する。例えば所定数を５個として、５個以上欠陥画素が検出された行または列があるかどうかを判定する。ここで、所定個数以上の欠陥画素のある行または列が無いと判定されると欠陥画素合成処理を終了するが、所定個数以上の欠陥画素のある行または列があると判定されると、ステップＳ３０８へ移行する。

ステップＳ３０８では、合成された欠陥画素補正テーブルの中で欠陥画素が所定個数以上ある行または列の全画素を線状欠陥画素として記憶する。このとき欠陥レベルを通常ではありえない数値（例えば９９９９）にしておき通常の欠陥と区別できるようにしておく。

ステップＳ３０９では、直前までの欠陥画素補正テーブルに記憶された情報とステップＳ３０８で記憶した線状欠陥画素情報を合成し、欠陥画素合成処理を終了する。

図５Ｂは、新たに検出された欠陥画素を直前までの欠陥画素補正テーブルに合成した例を示しており、Ｎｏ．４〜７までの欠陥画素が追加され、全部でｍ個の欠陥画素が記憶されている。但しこの例では、新たに検出した欠陥画素と、直前までの欠陥画素補正テーブルに記憶されていた欠陥画素とのなかにＹアドレス１１２行の欠陥画素が５個（Ｎｏ．３〜７）ある。この場合は、図４のステップＳ３０６〜Ｓ３０９の通りの処理が行われるため、最終的な欠陥画素補正テーブルは、図５Ｃのように、Ｙアドレス１１２行の全ての画素を欠陥画素としたテーブルとなる。

まとめると図３〜図５Ａ乃至図５Ｃで説明した方法で欠陥画素補正テーブルを作成し、図２のような通常の撮影動作を行うようにする。

このように、本実施形態では、同一行又は同一列に多数の欠陥画素が発生した場合は、その行又は列に進行性の線状欠陥が発生することが予想されるため、予めその行又は列の全画素を欠陥画素として補正するようにする。これにより、ユーザーに違和感を与えず、不満画像を減少させることが可能となる。

また、補正を行うことで画像の画質を低下させないため、ユーザーの不満画像を減少させることが可能となる。

更に、欠陥画素の自動補正を行うため、撮像装置としての製品寿命を延ばすことができる。

尚、本実施形態では、撮像素子として図６のようなＣＭＯＳ型センサを用いて説明したが、同様に線状欠陥が発生する撮像素子であればＣＭＯＳ型センサに限定されるものではない。

本発明は、ＣＣＤやＣＭＯＳイメージセンサ等の撮像素子を用いた撮像装置において、経時変化により増加する撮像素子の欠陥画素を自動的に検出するとともに補正することにより、画質の向上に貢献できる。

本発明の一実施形態に係わるデジタルカメラの構成を示すブロック図である。 一実施形態のデジタルカメラの撮影動作を説明するフローチャートである。 一実施形態のデジタルカメラの欠陥画素検出動作を説明するフローチャートである。 一実施形態のデジタルカメラの欠陥画素合成動作を説明するフローチャートである。 欠陥画素補正テーブルを説明する図である。 欠陥画素補正テーブルを説明する図である。 欠陥画素補正テーブルを説明する図である。 ＣＭＯＳ型センサの構成を説明する図である。 ＣＭＯＳ型センサの動作を説明する図である。 欠陥画素のある画像を説明する図である。 欠陥画素の補正例を説明する図である。

符号の説明

１０１ 撮像素子
１０２ Ａ／Ｄ変換器
１０３ ＤＳＰ
１０４ タイミング発生回路
１０５ ＣＰＵ
１０６ ＲＯＭ
１０７ ＲＡＭ
１０８ 記録媒体
１０９，１１０，１１１ スイッチ
１１２ 温度計
１２０ ＦＲＯＭ

Claims (2)

1. 複数の画素が２次元状に配列された撮像素子と、
   前記撮像素子の出力信号に基づいて、前記撮像素子の欠陥画素を検出する欠陥画素検出手段と、
   前記欠陥画素に関する情報を記憶する記憶手段と、
   前記記憶手段に記憶された前記欠陥画素に関する情報に基づいて撮影画像を補正する補正手段と、
   前記欠陥画素検出手段により今回検出された欠陥画素と、それ以前に検出された欠陥画素が前記撮像素子の同一行または同一列に所定個数以上存在する場合に、該当行または該当列の全画素が欠陥画素であるものとして前記記憶手段に記憶させる制御手段と、
   を具備することを特徴とする撮像装置。
2. 複数の画素が２次元状に配列された撮像素子と、該撮像素子の欠陥画素に関する情報を記憶する記憶手段とを備える撮像装置を制御する方法であって、
   前記撮像素子の出力信号に基づいて、前記撮像素子の欠陥画素を検出する欠陥画素検出工程と、
   前記記憶手段に記憶された欠陥画素に関する情報に基づいて撮影画像を補正する補正工程と、
   前記欠陥画素検出工程において今回検出された欠陥画素と、それ以前に検出された欠陥画素が同一行または同一列に所定個数以上存在する場合に、該当行または該当列の全画素が欠陥画素であるものとして前記記憶手段に記憶させる制御工程と、
   を具備することを特徴とする撮像装置の制御方法。

Images