JP5041158B2 - 高周波電力増幅器の歪み補償装置 - Google Patents

高周波電力増幅器の歪み補償装置 Download PDF

Info

Publication number
JP5041158B2
JP5041158B2 JP2007522405A JP2007522405A JP5041158B2 JP 5041158 B2 JP5041158 B2 JP 5041158B2 JP 2007522405 A JP2007522405 A JP 2007522405A JP 2007522405 A JP2007522405 A JP 2007522405A JP 5041158 B2 JP5041158 B2 JP 5041158B2
Authority
JP
Japan
Prior art keywords
signal
distortion
power amplifier
output
distortion compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007522405A
Other languages
English (en)
Other versions
JPWO2006137600A1 (ja
Inventor
芳彦 赤岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007522405A priority Critical patent/JP5041158B2/ja
Publication of JPWO2006137600A1 publication Critical patent/JPWO2006137600A1/ja
Application granted granted Critical
Publication of JP5041158B2 publication Critical patent/JP5041158B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、高周波信号を電力増幅する際に生じる非線形歪みを補償する装置に関する。
高周波信号を増幅する際に、その包絡線が一定でない信号に対しては、入力と出力とが線形であること、いわゆる線形性が必要である。なぜならば、線形性が失われるといわゆる非線形歪み(以後歪みと記す)が発生し、もとの信号の帯域外に不要電力を輻射することになり、隣接するチャネルに干渉を与えるからである。
ところが、実際の電力増幅器は少なからず非線形性を有しており、完全な線形性を得ることが不可能である。一般に線形性を重視すると、電力増幅器の電力効率(電源から高周波数信号に変換される電力の割合)が低下する。逆に電力効率を高めようとすると、非線形性が強くなる。この相反する増幅器の特性を両立させる方法として、増幅器で発生する非線形歪みを補償する技術がこれまで知られている。
非線形歪みを補償するこれまでの技術は負帰還法、フィードフォワード法、およびプレディストータ法に大別できる。負帰還法は、その動作が高速である利点があるものの、歪み補償を大きくするに従い、動作が不安定になる問題がある。フィードフォワード法は動作の不安定性はないものの、副増幅器を必要とするために全体としての電力効率が低下するのが欠点である。プレディストータ法は、この点で有利であるため、注目を浴びている。しかし、電力増幅器の特性が、信号の中心周波数の変化、電圧変動、温度変化、あるいは経年により変化するという問題がある。そのために、いかにして、最適な歪み補償特性を自動的に維持するかが重要である。また、従来のプレディストータ法では、最適な歪み補償特性に達するのに要する時間が、負帰還法に比べて長くなることが改善すべき課題である。
本発明は上記の問題点に鑑みてなされたものであり、その課題とするものは、最適な歪み補償特性を自動的に維持するとともに、歪み補償を高速に達成するプレディストータ型歪み補償装置を提供することである。
上記課題を解決するために、本発明は、電力増幅器出力における歪み信号を検出する歪み検出手段と、増幅すべき高周波信号を入力としてn次(nは2以上の整数)の歪み信号を発生させる歪み信号発生手段と、該非線形歪み信号に制御変数を乗算することにより歪み補償信号を発生する歪み補償信号発生手段と、前記歪み信号発生手段の出力と前記歪み信号検出手段の出力との相関を求める相関回路と、信号の位相回転を補償する位相補償手段とを備え、前記相関回路の出力により、前記制御変数を決定することを特徴としている。
本発明によれば、増幅器の特性が変化したとしても自動的に最適な歪み補償特性を達成するとともに、最適な歪み補償特徴を得るまでの時間を短縮することができる。
図1は本発明の第1の実施形態に係る歪み補償装置の回路ブロック図である。
図2は歪み信号発生回路の実施例を示すブロック図である。
図3は歪み検出回路の第1の実施例を示すブロック図である。
図4は歪み検出回路の第2の実施例を示すブロック図である。
図5は図4に示す歪み検出回路のフィルタ特性と歪み信号を含んだ信号の電力スペクトルとの関係を示す説明図である。
図6は歪み検出回路の第3の実施例を示すブロック図である。
図7は歪み補償特性の例を示す説明図である。
図8は本発明の第2の実施形態に係る歪み補償装置の回路ブロック図である。
図9は本発明の第3の実施形態に係る歪み補償装置の回路ブロック図である。
以下、本発明に係る実施の形態を図面に基づいて説明する。
図1は、本発明の第1の実施形態に係る歪み補償装置を説明するための回路ブロック図である。この図を用いて、まず、全体の動作を説明する。入力端子11に入力される増幅すべき高周波信号は歪み補償信号発生回路12と歪み信号発生回路16に入力される。歪み補償信号発生回路12は、増幅すべき高周波信号の他に、電力増幅器13で発生する歪み成分を打ち消すための歪み補償信号を発生させる。
増幅器13の出力は出力端子14に出力されるとともに、その一部は位相補償回路19を通ったのち、歪み検出回路15に入力されて、歪み信号成分が抽出される。この際、入力端子11より入力される増幅すべき高周波信号(図の破線)を用いることも考えられる。歪み信号発生回路16は、高周波入力信号を入力として、高次(n次)の歪み信号を発生させる。nの値として、例えば、3,5,7などが考えられる。n次の歪み信号の一部は、歪み補償信号発生回路12に入力され、制御変数発生回路18により発生されるn次の制御変数が乗算される。n次の歪み信号の一部は相関回路17に入力され、歪み検出回路15の出力信号との間で相関演算が行われる。相関回路17の出力は制御変数発生回路18に入力され、制御変数が生成される。
位相補償回路19は入力端子11から歪み検出回路15の出力に至るまでに受ける信号の位相回転を補償するものであり、その動作の詳細については、後で説明する。
図2は本発明の実施例における歪み信号発生回路の実施例を示す回路図である。ここでは、数式を用いて説明を加える。任意の高周波信号は次式のように表現できる。
Figure 0005041158
ここで、A(t)は振幅、ωは搬送波周波数、ψ(t)は位相である。信号における情報はA(t)およびψ(t)に反映されている。上式は三角関数の公式により、
Figure 0005041158
と書き換えられる。ここでx(t)=A(t)cosψ(t),y(t)=A(t)sinψ(t)とおいた。
式(1)を複素数を用いて表現すれば、次のようになる。
Figure 0005041158
ここで、
Figure 0005041158
とおいた。
Figure 0005041158
けば、次のように表される。
Figure 0005041158
我々は、搬送波周波数ωの値には興味がないので、これを無視して(ω=0)信号を複素数で表す。複素信号z(t)は信号の情報をすべて含んでいる。もし、実際の高周波信号を表現したければ、式(3)を用いればよい。式(5)で与
Figure 0005041158
(t)=|z(t)|(記号||は絶対値を表す)であることを用いた。
Figure 0005041158
単化のため時間因子tを省略したものである。また図1における歪み信号発生回路16の出力はこのように複数の歪み信号からなっていることに留意しておきたい。これに対応して、制御変数発生回路18も同数の制御変数αを発生する。歪み補償信号発生回路12の動作の例を式を用いて表現すれば、次のようになる。この回路の出力z′は
Figure 0005041158
と表される。出力z′は増幅すべき信号zとn次の歪み補償信号が加算されたものである。その原理は、増幅器内で発生する歪み成分と同振幅、逆位相となる信号を増幅すべき信号に加えて入力することによって、増幅器出力において歪
Figure 0005041158
αの乗算で得られている。
歪み検出回路の第1の実施例を図3に示す。この回路は増幅すべき信号zと増幅器13の出力から得られる信号z″の差分をとっている。
歪み検出回路の第2の実施例を図4に示す。この回路は増幅器の出力から得られる信号をフィルタに通すことにより歪み信号成分を抽出している。図5はこの回路の動作を説明するためのスペクトルを概念的に示したものである。同図の実線は増幅すべき信号のスペクトルを表し、破線は歪みによって発生した信号のスペクトルである。図4に示したフィルタの振幅特性|H(ω)|は理想的には図5に示したように歪み信号成分のみを通過させるものである。
図6は歪み検出回路の第3の実施例を示す。ここでは、高速フーリエ変換(FFT)を行って後、歪み成分検出回路で歪みによる周波数成分のみを抽出している。その後、逆フーリエ変換(IFFT)を行って時間領域の信号にもどしてもよいし、周波数領域のままで、相関をとることも考えられる。
本発明における相関回路は、歪み信号発生回路で発生されるn次の歪み信号
Figure 0005041158
は複素共役を示す)を計算する。この相関値をもとにして、制御変数発生回路は制御変数αを発生させる。その方法は歪み信号eを零に近づけるものですれば、どのような手法を用いてよい。例えば、歪み補償装置を時間離散システムとして実現する場合には、以下のような最小2乗(LMS)法を用いることができる。
Figure 0005041158
ここで、mは離散時間を表している(m=0,1,2,,...)。また、μは小さな定数である。制御変数αは任意の初期値(通常は零を与える)から出発して時間が進むにつれて、|e[m]|の平均値が最小値になるような値に自動的に収束する。このことは、歪み信号が相対値に小さいとして数学的に示すことができる。しかし、記述が長くなるので、ここでは、その説明は省略する。その代わりに、計算機シミュレーション実験によって、その動作の妥当性を示す。図7は上記の制御変数発生アルゴリズムによって得られた歪み補償特性を電力スペクトルとして示す。歪みが軽減されることにより帯域外電力成分が減少していることが分る。
図8は本発明に係る歪み補償装置の第2の実施例を示す。この実施例が、図1に示した第1の実施例と異なるところは、直交変調回路811、局部発振回路812、および直交検波回路813を新しく追加し、位相補償回路814を変更していることである。その他の回路は第1の実施例と同等であり、番号符号1〜8を番号符号81〜88としている。直交変調回路812は送信すべき信号を同相成分x(t)と直交成分y(t)とで表すとき、式(2)で与えられる演算を行う。ここで、局部発振回路812は搬送波周波数ωの正弦波(cosωtとsinωt)を発生させる回路である。また、直交検波回路812は式(2)で与えられる高周波信号s(t)から、同相および直交成分である、x(t),y(t)を取り出す働きをする。その動作の詳細は同業者においては公知であるから、ここでは説明を省略する。位相補償回路814は、位相、直交成分の信号をもとにして、入力信号の位相を回転させる回路である。その動作は数式により次のように表される。
Figure 0005041158
ここで、Δφは位相回転量であり、その値は入力端子81に入力される信号z=x+jyが直交変調回路811、増幅回路83および直交検波回路813を通過してきたときに生じる位相回転を打ち消すように設定される。具体的には、信号z=x+jyとz″=x″+jy″との位相差を検出することによって行うことができる。ディジタル信号処理を行う場合には、次のような反復法を用いることが考えられる。
Figure 0005041158
ここで、μは小さな定数であり、x[m],y[m]は入力信号zの離散時間信号
Figure 0005041158
ある。
本発明の第2の実施例の動作は、第1の実施例の動作を説明するときに用いた信号の複素表現z(t)=x(t)+jy(t)において、同相、直交成分をそれぞれx(t),y(t)とした時の動作そのものであるから、これ以上の説明は省略する。本発明の実施例は、破線で囲んだ部分をいわゆるディジタル信号処理によって実現することが望ましい。この場合には、図8には図示していないが、破線部からの出力x′,y′の部分にディジタルアナログ変調回路を、また、破線部への入力x″,y″の部分にアナログディジタル変換回路を、それぞれ用いる。本実施例は信号処理をベースバンド帯で行えること、さらには、ディジタル信号処理を用いることが容易となる利点を有している。
本発明に係る歪み補償装置の第3の実施例を図9に示す。この実施例は第2の実施例において、番号符号81〜88,811〜814を番号符号91〜98,911〜914に変更し、負帰還回路を付け加えたものとなっている。負帰還回路は、位相補償回路914の出力の一部に係数乗算回路915により定数(β)を乗算したのち、入力端子91に入力される信号z=x+jyから引き算することにより構成されている。定数βは歪み補償の程度と回路動作の安定性と考慮して決定する。低域通過フィルタ(LPF)916は負帰還回路の安定性を保つために挿入される。本実施例におけるその他の回路は第2の実施例と同一であるので、ここでは説明を省略する。この実施例では、歪み補償信号発生回路92の入力に負帰還信号を入力することが肝要である。本実施例の効果は、プレディストータ型歪み補償方式が最適な歪み補償特性に収束するのに時間が長くかかるという問題を、負帰還方式により改善する効果がある。別の観点からすれば、負帰還方式歪み補償において、歪み補償を大きく取ろうとすると、動作が不安定になる欠点を歪み補償量をプレディストータ型に分担させることによって、解決していると考えることができる。

Claims (6)

  1. 入力端子を通して与えられる高周波信号を増幅する電力増幅器に接続され、該電力増幅器において発生する非線形歪みを補償する歪み補償装置であって
    電力増幅器出力における歪み信号を検出する歪み検出手段と、
    増幅すべき高周波信号を入力としてn次(nは2以上の整数)の非線形歪み信号を発生させる歪み信号発生手段と、
    該非線形歪み信号に制御変数を乗算することにより歪み補償信号を発生する共に、前記歪み補償信号と前記高周波信号とを加算して、前記電力増幅器に出力する歪み補償信号発生手段と、
    前記歪み信号発生手段の出力と前記歪み検出手段の出力との相関を求める相関回路と、
    前記電力増幅器の出力信号を抽出する抽出手段と
    前記抽出された前記電力増幅器の出力信号を前記入力端子と前記歪み補償信号発生手段の間に負帰還する負帰還手段とを備え、
    前記相関回路の出力により、前記制御変数を決定することを特徴とする
    ことを特徴とする歪み補償装置。
  2. 前記歪み検出手段が、前記電力増幅器出力から得られる信号と増幅すべき信号との誤差を検出することを特徴する請求項1に記載の歪み補償装置。
  3. 前記歪み検出手段が、前記電力増幅器出力から得られる信号をフィルタに通すことにより、歪みにより生じた周波数成分を検出することを特徴する請求項1に記載の歪み補償装置。
  4. 前記歪み検出手段が、前記電力増幅器出力から得られる信号をフーリエ変換した後、歪みにより生じた周波数成分を検出することを特徴する請求項1に記載の歪み補償装置。
  5. 前記抽出手段から前記負帰還手段に帰還される信号に位相補償を行なう位相補償手段を有することを特徴とする請求項1乃至4のいずれか一項に記載の歪み補償装置。
  6. 前記電力増幅器の前段に設けられた直交変調回路と、前記電力増幅器の出力から得られる信号を入力とする直交検波回路とを備え、前記抽出手段から前記負帰還手段に帰還される信号を直交検波することにより、同相成分及び直交成分のベースバンド信号を帰還させると共に、前記直交変調回路により変調された信号を前記電力増幅器に出力することを特徴とする請求項1〜5のいずれか一項に記載の歪み補償装置。
JP2007522405A 2005-06-24 2006-06-26 高周波電力増幅器の歪み補償装置 Expired - Fee Related JP5041158B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007522405A JP5041158B2 (ja) 2005-06-24 2006-06-26 高周波電力増幅器の歪み補償装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005184397 2005-06-24
JP2005184397 2005-06-24
JP2007522405A JP5041158B2 (ja) 2005-06-24 2006-06-26 高周波電力増幅器の歪み補償装置
PCT/JP2006/313165 WO2006137600A1 (ja) 2005-06-24 2006-06-26 高周波電力増幅器の歪み補償装置

Publications (2)

Publication Number Publication Date
JPWO2006137600A1 JPWO2006137600A1 (ja) 2009-01-22
JP5041158B2 true JP5041158B2 (ja) 2012-10-03

Family

ID=37570597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007522405A Expired - Fee Related JP5041158B2 (ja) 2005-06-24 2006-06-26 高周波電力増幅器の歪み補償装置

Country Status (5)

Country Link
US (1) US8175551B2 (ja)
EP (1) EP1895654B1 (ja)
JP (1) JP5041158B2 (ja)
CN (1) CN101208859B (ja)
WO (1) WO2006137600A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8391808B2 (en) * 2008-02-28 2013-03-05 Broadcom Corporation Method and system for estimating and compensating non-linear distortion in a transmitter using calibration
JP5251749B2 (ja) * 2009-06-17 2013-07-31 富士通株式会社 位相補正装置、位相補正方法
JP5293441B2 (ja) * 2009-06-17 2013-09-18 富士通株式会社 位相補正装置、位相補正方法
US8774314B2 (en) * 2009-06-23 2014-07-08 Qualcomm Incorporated Transmitter architectures
US8953663B2 (en) * 2009-09-25 2015-02-10 Intel Corporation Calibration of quadrature imbalance via loopback phase shifts
US20110143697A1 (en) * 2009-12-11 2011-06-16 Qualcomm Incorporated Separate i and q baseband predistortion in direct conversion transmitters
US8880010B2 (en) * 2009-12-30 2014-11-04 Qualcomm Incorporated Dual-loop transmit noise cancellation
KR20130083104A (ko) * 2012-01-12 2013-07-22 삼성전자주식회사 무선 통신 시스템에서 기지국의 빔 보상 방법 및 장치
US9444417B2 (en) 2013-03-15 2016-09-13 Qorvo Us, Inc. Weakly coupled RF network based power amplifier architecture
WO2014145633A1 (en) 2013-03-15 2014-09-18 Rf Micro Devices, Inc. Weakly coupled based harmonic rejection filter for feedback linearization power amplifier
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9299872B2 (en) * 2013-11-25 2016-03-29 Applied Materials Israel, Ltd. System and method for reducing dark current drift in a photodiode based electron detector
CN103812562B (zh) * 2014-01-24 2016-05-18 华南师范大学 一种延长无源光纤网络传输距离的方法和装置
CN105335974B (zh) * 2015-10-20 2018-10-09 海能达通信股份有限公司 相位校准的方法及设备
US10454509B2 (en) 2018-03-13 2019-10-22 Qualcomm Incorporated Communication circuit including a transmitter
KR20230110342A (ko) 2020-12-30 2023-07-21 코멧 아게 Rf 신호를 생성하는 방법, rf 생성기 및 플라즈마 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772406A (en) * 1980-10-22 1982-05-06 Nec Corp Automatic following predistortor
JP2001189685A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 歪補償装置
JP2002506305A (ja) * 1998-03-06 2002-02-26 ワイヤレス システムズ インターナショナル リミテッド 前置補償器
JP2002290159A (ja) * 2001-03-23 2002-10-04 Mitsubishi Electric Corp フィードフォワード増幅器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69932723T2 (de) * 1999-09-30 2007-09-06 Kabushiki Kaisha Toshiba, Kawasaki Nichtlineare Korrekturvorrichtung
JP3381689B2 (ja) * 1999-11-30 2003-03-04 日本電気株式会社 非線形歪み補償回路及びそれを用いた送信装置並びに移動通信機
GB2356992B (en) * 1999-12-02 2004-07-14 Wireless Systems Int Ltd Control scheme for distorton reduction
JP3939888B2 (ja) 2000-01-19 2007-07-04 独立行政法人科学技術振興機構 非線形歪み補償電力増幅器
DE10009596A1 (de) * 2000-02-29 2001-08-30 Bosch Gmbh Robert Vorrichtung zur Linearisierung eines Hochfrequenz-Verstärkers
JP3707549B2 (ja) * 2002-03-22 2005-10-19 日本電気株式会社 送信装置
JP2003309436A (ja) * 2002-04-15 2003-10-31 Sony Ericsson Mobilecommunications Japan Inc 増幅回路及び電力制御方法
JP2003347854A (ja) * 2002-05-29 2003-12-05 Matsushita Electric Ind Co Ltd 電力増幅器
JP2004112151A (ja) * 2002-09-17 2004-04-08 Hitachi Kokusai Electric Inc 歪み補償方法及び送信機
JP4657920B2 (ja) * 2002-11-14 2011-03-23 株式会社日立国際電気 歪み補償回路、歪み補償信号生成方法、及び電力増幅器
JP4168259B2 (ja) * 2003-02-21 2008-10-22 日本電気株式会社 非線形歪補償回路および非線形歪補償方法ならびに送信回路
US7259630B2 (en) * 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
JP4598414B2 (ja) * 2004-02-27 2010-12-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型プリディストータの制御方法及び装置
JP2006060521A (ja) * 2004-08-20 2006-03-02 Nippon Telegr & Teleph Corp <Ntt> 非線形歪補償方法および装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772406A (en) * 1980-10-22 1982-05-06 Nec Corp Automatic following predistortor
JP2002506305A (ja) * 1998-03-06 2002-02-26 ワイヤレス システムズ インターナショナル リミテッド 前置補償器
JP2001189685A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 歪補償装置
JP2002290159A (ja) * 2001-03-23 2002-10-04 Mitsubishi Electric Corp フィードフォワード増幅器

Also Published As

Publication number Publication date
JPWO2006137600A1 (ja) 2009-01-22
US8175551B2 (en) 2012-05-08
EP1895654A1 (en) 2008-03-05
EP1895654B1 (en) 2011-08-10
EP1895654A4 (en) 2010-06-02
WO2006137600A1 (ja) 2006-12-28
US20100201442A1 (en) 2010-08-12
CN101208859B (zh) 2011-09-07
CN101208859A (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
JP5041158B2 (ja) 高周波電力増幅器の歪み補償装置
US6072364A (en) Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains
JP3772031B2 (ja) 増幅器のプリディストータと増幅装置
EP1463198B1 (en) High-efficiency linear power amplifier
EP1749359B1 (en) Digital predistortion system and method for high efficiency trasmitters
JP5251757B2 (ja) ベースバンド・プレディストーション装置及び方法
JP2011066894A (ja) 増幅装置およびプリディストーション制御方法
JP2009111958A (ja) プリディストータ
WO2005069897A2 (en) Wideband enhanced digital injection predistortion system and method
JP5906967B2 (ja) 歪補償装置および歪補償方法
JP2002330032A (ja) 歪み改善回路
JP5056490B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
WO2003017466A2 (en) An adaptive pre-distortion method and apparatus for digital rf transmitters
Cheang et al. A hardware-efficient feedback polynomial topology for DPD linearization of power amplifiers: Theory and FPGA validation
KR20170054283A (ko) 아날로그 rf 전치 왜곡기 및 비선형 스플리터
Rahati Belabad et al. A novel generalized parallel two-box structure for behavior modeling and digital predistortion of RF power amplifiers at LTE applications
JP3732824B2 (ja) 通信装置
JP2005073032A (ja) 歪補償増幅装置及び歪補償方法
JPWO2007036990A1 (ja) 歪補償装置
JP3952359B2 (ja) 送信電力制御装置及び送信電力制御方法
Li et al. Joint-digital-predistortion for wireless transmitter’s I/Q imbalance and PA nonlinearities using an asymmetrical complexity-reduced Volterra series model
JP4597100B2 (ja) 高周波電力増幅器用非線形補償回路
JP4382950B2 (ja) 非線形歪み補償回路および非線形歪み補償方法
Cai et al. Digital predistortion based on single-feedback method and indirect learning structure
JP4406960B2 (ja) 歪み補償方法、歪み補償装置および無線通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120613

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Ref document number: 5041158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees