JP5036373B2

JP5036373B2 - パルス信号発生装置

Info

Publication number: JP5036373B2
Application number: JP2007097525A
Authority: JP
Inventors: 幸伸時枝; 克人岸
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2007-04-03
Filing date: 2007-04-03
Publication date: 2012-09-26
Anticipated expiration: 2027-04-03
Also published as: JP2008256452A

Description

本発明は、パルスレーダ装置で使用される送信パルス等の振幅が制御されたパルス信号を発生するパルス信号発生装置に関する。

パルスレーダ装置では、送信機から、高周波の送信周波数信号が短い時間幅のパルス状に変調された送信パルス信号が発生され、その送信パルス信号をアンテナを介して外部へ送信し、外部の物標などからの反射信号をアンテナで受信して、物標の距離、方位、移動速度などを測定する。

この送信パルス信号等のパルス信号の作成方法としてディジタルシンセサイザを使用することが行われている。ディジタルシンセサイザは、ディジタル生成される位相信号から高周波数信号波形を生成する方式を用いているから、信号波形の位相を容易に制御でき, 位相情報を必要とする信号処理システムで使用されている。

ディジタルシンセサイザは、基本構成を示す図１３のように瞬時位相から波形関数に変換することによって信号を生成する仕組みになっている（非特許文献１）。図１３において、ある定められた周期にて、位相の増分がディジタルの形態で加算器１１に入力される。その入力に同期して、位相レジスタ１２の値に位相増分を加算することによって位相レジスタの値を更新し、その時点での瞬時位相を得る。その瞬時位相の値を用いて、メモリに格納された波形テーブル１４から波形関数の瞬時値を得て、波形関数変換器１５から波形関数を出力する。

波形テーブル１４は、与えられた位相から波形関数の瞬時値を得るためのメモリ領域であり、通常は、正弦関数の値が格納されている。この波形テーブル１４と波形関数変換器１５による波形生成は、位相レジスタ１２の値即ち瞬時位相を波形テーブル（ＲＯＭなど）１４のアドレスとして与え、当該アドレスから値を読み出すことによって正弦波を得る。勿論、通常の波形生成と同様に、出力される正弦波の位相が一巡すると、位相レジスタ１２の値が指定するアドレスはリセットされる。

波形テーブル１４を参照して得られた、ディジタルの波形関数値はＤＡ変換器１７で参照電圧に基づいてアナログ信号に変換される。変換されたアナログ信号は、図１３のように階段状信号であるので、低域通過フィルタ１８に通して平滑化することによって所望のアナログ波形の出力波形関数（出力信号）を得る。この出力信号を、所定期間Ｔだけ連続して発生させることによって、パルス幅Ｔのパルス信号を生成する。

入力する位相増分の値は、生成するパルス信号の周波数を定義する量である。例えば、図１３の信号例では、位相増分を一定値にしているため、出力信号は一定周波数をもつ正弦波である。これに対し、位相増分が時間に対して線形増加、もしくは、線形減少するように入力すれば、ＦＭ−ＣＷレーダ等で使用される線形周波数変調波を得ることができる。

また、ディジタルシンセサイザを用いて位相変調波を生成することができる。この場合には、図１３の位相レジスタ１２の出力側に加算器を設けて、位相レジスタ１２の瞬時位相にディジタル変調信号を加算してその加算器の出力を新たな瞬時位相とするものである。このディジタル変調信号として、例えば２値信号、４値信号などを用いて瞬時位相を不連続に切り替えることによりディジタル位相変調を実現することもできる。

以上に述べたように、基本的なディジタルシンセサイザは瞬時位相から波形を生成する構成のため、信号周波数を自由に制御することができるが、出力信号の信号振幅は常に一定である。ところが、図１４のようにＤＡ変換器１７の参照電圧を制御することによって、ディジタルシンセサイザの出力信号を振幅変調することができる。図１４は、図１３のＤＡ変換器１７の参照電圧Ｖｒｅｆを、オペアンプＯＰ１と抵抗器からなる反転回路と、オペアンプＯＰ２と抵抗器から構成され、反転された参照電圧に変調信号Ｖｍを加算する加算回路によって、アナログ信号の形態で入力される変調信号Ｖｍを参照電圧Ｖｒｅｆに重畳させて、変調参照電圧（Ｖｒｅｆ−Ｖｍ）を得ている。変調参照電圧は、ＤＡ変換器の変換スケールを制御する電圧であるので、同一の波形関数値が入力されたとしても、変調参照電圧に比例して、出力信号の電圧値が変化することになる。すなわち、入力されたアナログ信号Ｖｍによって、ディジタルシンセサイザの出力信号が振幅変調を受けることになる。
ＥＤＮＪａｐａｎ "ＤＤＳを駆使、高精度・高純度の正弦波発振器を実現する"、［ｏｎｌｉｎｅ］、ＲｅｅｄＥｌｅｃｔｒｏｎｉｃｓＧｒｏｕｐ、「平成１９年２月２７日検索」、インターネット〈ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｅｄｎｊａｐａｎ．ｃｏｍ／ｃｏｎｔｅｎｔ／ｉｓｓｕｅ／２００５／０９／ｃｏｎｔｅｎｔ０３．ｈｔｍｌ〉

ディジタルシンセサイザによって発生される出力信号は、その位相が制御できるから、位相信号を取り扱う応用例が比較的容易に実施できるようになってきている。パルスレーダ装置においてもパルス信号内の位相情報を使用することによって、パルス圧縮や位相信号を用いた積分処理によって信号対雑音比を向上し、より遠方の物標が探知可能になる、といった利点がある。

一方、立ち上がりが速いパルス信号は、周波数領域で見たとき、サイドローブの減衰が小さいためスプリアスを生じやすい。また、速い立ち上がりは、電力増幅器などで歪んでしまうため、パルス圧縮レーダではパルスの立ち上がりと立ち下りの部分で、相関ずれを起こしやすいためレンジサイドローブが現れてしまう。レーダ装置の送信パルス幅は数マイクロ秒より短いものがあるため、スプリアスやレンジサイドローブに関する問題を解決するためには、ディジタルシンセサイザで生成する信号を例えば1マイクロ秒以内の短時間で安定して振幅変調することが必要となる。

図１４の回路構成によって、振幅変調した出力信号をディジタルシンセサイザから得ることは一応可能である。しかし、パルスレーダ装置などで扱う数マイクロ秒以下の幅狭のパルス信号を得る場合に、図１４の回路構成を用いた出力信号に対する振幅制御では、参照電圧を極めて短時間 (例えば、1マイクロ秒以内)で大きく変更する（高レベルから低レベルへ、あるいは低レベルから高レベルへ）ことになるから、ＤＡ変換器などで比較的大きな遅延や歪みが生じて、予定された波形のパルス信号を得ることは困難であった。

この問題に対処するために、本発明者は、ディジタルシンセサイザを複数使用し、各シンセサイザから互いに規定周波数間隔だけ離れた周波数の信号を生成し、それらの信号を合成することによってパルス振幅制御をするパルス信号発生装置を提案している（特願２００７−０６２０６３；以下、先願発明、という）。この先願発明によると、短いパルスの振幅制御が可能である。例えば、信号の角周波数をω、パルスの送信時間（パルス幅）をＴとすると、角周波数ω−１／２Ｔおよびω＋１／２Ｔの信号を生成して同一振幅で合成すると、図１５のような包絡線がｓｉｎ（πｔ／Ｔ）となる信号が得られ、パルス両端における信号から不連続点を除くことができる。しかしながら、このように二つのシンセサイザだけで生成できる包絡線形状は限られており、ハニング窓のように, パルス両端における信号を滑らか (１次導関数に不連続点を含まない形) にするには３つ以上のシンセサイザが必要となる。

そこで、本発明は、複数のディジタルシンセサイザの出力を合成するパルス信号発生装置において、二つのディジタルシンセサイザを使用し、しかも、乗算器を必要とせずに、立ち上がりと立ち下りが滑らかな包絡線を含む自由形状の包絡線への振幅制御を可能とするパルス信号発生装置を提供することを目的とする。

請求項１に記載のパルス信号発生装置は、所定周波数、所定時間幅で所定包絡線形状を持つパルス信号を発生するパルス信号発生装置において、
振幅制御されていない前記所定周波数信号の信号位相に、所定包絡線関数の最大値が１になるように正規化された正規化包絡線関数の逆余弦関数で表現される包絡線位相を、加算した和位相と、前記信号位相から前記包絡線位相を、減算した差位相とを生成する和・差位相生成手段と、
メモリ内に予め用意された波形テーブルを参照することによって前記和位相を和位相波形関数値に変換する和位相用波形関数変換手段と、
前記波形テーブルもしくは前記波形テーブルと同等の他の波形テーブルを参照することによって前記差位相を差位相波形関数値に変換する差位相用波形関数変換手段と、
前記和位相波形関数値と、前記差位相波形関数値とを合成して、前記パルス信号を出力するための合成手段とを備えることを特徴とする。

請求項２に記載のパルス信号発生装置は、請求項１に記載のパルス信号発生装置において、
前記包絡線位相の包絡線位相増分がＮ次多項式（但し、Ｎは、０及び正の整数）で表される場合に、
それぞれ位相増分初期値を持ち該位相増分初期値に入力値を入力タイミングに同期して累積加算して出力する、Ｎ次用包絡線位相レジスタ手段乃至１次用包絡線位相レジスタ手段を次数の順序に直列に接続し、
前記包絡線の初期位相値を持ち前記１次用包絡線位相レジスタ手段からの入力値を入力タイミングに同期して累積加算して出力する包絡線初期位相レジスタ手段を、前記１次用包絡線位相レジスタ手段の出力側に接続し、
前記Ｎ次用包絡線位相レジスタ手段へ所定の定数の包絡線Ｎ＋１次用位相増分を入力タイミングに同期して入力するとともに、前記包絡線初期位相レジスタ手段の出力を前記包絡線位相として得ることを特徴とする。

本発明のパルス信号発生装置によれば、ディジタルシンセサイザを二組（和・差位相生成手段、和位相用波形関数変換手段、差位相用波形関数変換手段）用いるだけで、比較的自由形状の包絡線へ振幅制御されたパルス信号を生成することができる。パルス信号の位相は振幅制御によって意図しない位相に変換されることはなく、無変調パルス信号と同様に信号位相の制御が可能であるから、本発明によるパルス信号は位相情報を利用した信号処理システムで使用することが可能である。本発明のパルス信号の振幅制御は、パルス圧縮方式のレーダにおいて有用であり、振幅制御したパルス信号を送信することによって、圧縮したパルスのレンジサイドローブを抑圧できる。

また、本発明のパルス信号発生装置で、ハニング窓のようなパルス両端を滑らかにする包絡線形状へ振幅制御することによって、信号増幅やフィルタ処理する際に生じる波形歪みを抑えることができ、不要周波数成分 (スプリアス) も小さい信号を実現できる。

さらに、包絡線位相が時間についての高次多項式となった場合でも、多段に直列配置したレジスタによって加算器のみで包絡線位相を与えることができるので、乗算器を一切使用せずに本発明を実施して振幅制御ができるため、回路規模が大きくならない。

以下、本発明のパルス信号発生装置の実施例について、図面を参照して説明する。

本発明のパルス信号発生装置は、ディジタルシンセサイザを二組（和・差位相生成手段、和位相用波形関数変換手段、差位相用波形関数変換手段）用いるだけで、先願発明では三つ以上のシンセサイザを必要としたパルス信号の両端が滑らかになるような振幅変調を実現する。さらに、本発明は乗算器を一切使用せずに振幅制御が可能である。そのために、先願発明では包絡線の角周波数（包絡線位相増分）Ω（ｔ）を一定としていたが、本発明では、包絡線の角周波数（包絡線位相増分）Ω（ｔ）を時間ともに変化させることによって、二組のディジタルシンセサイザだけでパルスの振幅制御を実現する。

まず、図１に示されるような包絡線と、そのための包絡線位相増分（図１では、１次多項式で定義される）を持つパルス信号を生成する場合を例として説明する。

送信しようとする原信号をｃｏｓθ（ｔ）とし, その原信号ｃｏｓθ（ｔ）をｃｏｓΘ（ｔ）なる包絡線によって振幅制御する場合を考える。ここで、θ（ｔ）は時刻ｔにおける送信しようとする原信号ｃｏｓθ（ｔ）の瞬時位相、Θ（ｔ）は包絡線ｃｏｓΘ（ｔ）の瞬時位相である。このとき、振幅制御されたパルス信号は次の数式１のようになる。

この数式１から分かるように、瞬時位相θ（ｔ）と瞬時位相Θ（ｔ）との和の余弦関数ｃｏｓ［θ（ｔ）＋Θ（ｔ）］及び瞬時位相θ（ｔ）と瞬時位相Θ（ｔ）との差の余弦関数ｃｏｓ［θ（ｔ）−Θ（ｔ）］とを合成することにより、振幅制御されたパルス信号を得ることができる。

ここで、原信号ｃｏｓθ（ｔ）と包絡線ｃｏｓΘ（ｔ）の瞬時角周波数を、それぞれω（ｔ）、Ω（ｔ）とすると、, 瞬時位相θ（ｔ）、Θ（ｔ）は以下の数式２で表すことができる。ただし、θ₀とΘ₀とはそれぞれ原信号と包絡線の初期位相である。

本発明では、包絡線の角周波数（包絡線位相増分）Ω（ｔ）を時間ともに変化させることによって、二組のディジタルシンセサイザだけでパルスの振幅制御を実現する。図１を例にとると、パルスの送信期間を時刻0からＴの間として、包絡線の角周波数（包絡線位相増分）Ω（ｔ）を時刻Ｔ／２まで線形的に増加させ、その後は包絡線の角周波数Ω（ｔ）を線形的に減少させた場合を考える。ここで、時刻0とＴにおける包絡線の角周波数はゼロとし, さらに、Θ（０）＝−π／２、Θ（Ｔ／２）＝０、Θ（Ｔ）＝π／２、となるような条件を課すと, 包絡線の角周波数と瞬時位相は数式３で表すことができる。

このような包絡線の形状の生成を模式的に描くと図２のようになる。図２(ａ) は位相を横軸にとったときの包絡線の形状、すなわち、正弦波形状である。ここで、時間ｔの経過とともに図１のように包絡線の角周波数Ω（ｔ）を変化させることにより、両端における位相の回転速度が遅くなっている。よって、時刻ｔを横軸にとった場合の包絡線形状は、図２(ｂ) のように、ハニング窓関数などに類似した形状になる。このようなパルス信号の立ち上がりと立ち下りを滑らかにするような振幅制御は、先願発明では三つ以上のシンサイザが必要であったが、本願発明では包絡線の角周波数を可変にすることによって二つのシンセサイザだけを用いてハニング窓に類似した振幅制御が可能になる。

包絡線の角周波数Ω（ｔ）が時間の2次関数であるときも、同様に、パルス両端が滑らかになる振幅制御をすることができる。例えば、包絡線の角周波数Ω（ｔ）が図３のような放物線形状である場合に、包絡線の位相Θ（０）＝−π／２、Θ（Ｔ／２）＝０、Θ（Ｔ）＝π／２、となるような条件を課して係数を求めると、数式４のように包絡線の角周波数と位相が決定される。

この図３の場合は, 先ほどよりも包絡線の裾は狭くなっているものの, 裾における包絡線の周波数がゼロであるため, パルスの立ち上がりと立ち下がりが滑らかになるような振幅制御が実現できる。

パルスの立ち上がりと立ち下りが滑らかになる形状にするには、パルス両端における包絡線位相が−π／２、またはπ／２、となり, パルス両端における周波数がゼロとなるように包絡線位相を選べばよい。また、シンセサイザのダイナミックレンジを有効に使用する意味で、送信期間内で包絡線位相がゼロ、または、その付近の値となるような包絡線位相を選ぶことが望ましい。

この包絡線位相を一般的に表現すると、所定包絡線関数の最大値が１になるように正規化された正規化包絡線関数の逆余弦関数（ｃｏｓ^-1関数、または、アークコサイン関数）、とすることができる。この包絡線位相の一般的表現は、本発明における他の実施例に対しても同様である。

また、所定周波数の原信号は、振幅制御されていない信号であり、原信号の所定周波数は、勿論変調されていない一定の周波数のものものでも良く、直線周波数変調などの周波数変調が掛けられているものでも同様に適用できる。

本発明を実施するには、二組のシンセサイザ（和・差位相生成手段、和位相用波形関数変換手段、差位相用波形関数変換手段）と、各シンセサイザの出力信号を合成する合成回路を備えて、それらに信号位相と包絡線位相とを与える位相生成手段があればよい。

図４は、和位相波形信号と差位相波形信号との合成をディジタル合成する例を示す図である。

ある定められた周期にて、信号位相の増分がディジタルの形態で加算器１１−１に入力される。その信号位相増分の入力に同期して、信号位相レジスタ１２−１に記憶されている信号の初期値に信号位相増分を加算することによって信号位相レジスタ１２−１の値を更新し、その時点での信号位相θ（ｔ）を得る。この信号位相θ（ｔ）は、振幅制御されていない所定周波数信号の信号位相でよい。加算器１１−１と信号位相レジスタ１２−１によって、信号位相レジスタ手段を構成する。

また、同じ周期にて、包絡線位相の増分がディジタルの形態で加算器１１−２に入力される。その包絡線位相増分の入力に同期して、包絡線位相レジスタ１２−２に記憶されている初期値に包絡線位相増分を加算することによって包絡線位相レジスタ１２−２の値を更新し、その時点での包絡線位相Θ（ｔ）を得る。この包絡線位相Θ（ｔ）は、所定包絡線関数の最大値が１になるように正規化された正規化包絡線関数の逆余弦関数（ｃｏｓ^-1関数、または、アークコサイン関数）で表現される包絡線位相でよい。加算器１１−２と包絡線位相レジスタ１２−２が包括線位相レジスタ手段を構成する（以下、同様。）。

この信号位相θ（ｔ）に、包絡線位相Θ（ｔ）を、加算器１３−１で加算して和位相を生成し、また、信号位相θ（ｔ）から包絡線位相Θ（ｔ）を、加算器１３−２で減算して差位相とを生成する。この和位相と差位相を生成する、加算器１３−１、１３−２を用いたバタフライ演算器による生成手段が和・差位相生成手段となる。

メモリ内に予め用意された波形テーブル１４を参照することによって、和位相を和位相用波形関数変換手段１５−１により和位相波形関数値（和位相波形信号）に変換する。同様に、波形テーブル１４（もしくは波形テーブル１４と同等の他の波形テーブル）を参照することによって、差位相を差位相用波形関数変換手段１５−２により差位相波形関数値（差位相波形信号）に変換する。このように、本発明では合成する和位相波形信号と差位相波形信号には、先願発明とは異なり、重み付けをしないので、乗算器が不要であるという、利点もある。

その和位相波形関数値と差位相波形関数値とを加算器１６で合成し、ＤＡ変換器１７でアナログ信号に変換し、低域通過フィルタ（ＬＰＦ）１８で平滑する、ディジタル合成手段により、パルス信号を出力する。

図５は、和位相波形信号と差位相波形信号との合成をアナログ合成する例を示す図である。和位相波形信号及び差位相波形信号を得るまでは図４と同様である。和位相波形信号をＤＡ変換器１７−１でアナログ信号に変換しＬＰＦ１８−１で平滑し、差位相波形信号をＤＡ変換器１７−２でアナログ信号に変換しＬＰＦ１８−２で平滑し、それらの平滑された和・差位相波形信号を、オペアンプ１９及び抵抗器Ｒ，Ｒ，Ｒ０とによるアナログ加算回路により合成して、パルス信号を出力する。

図５では、和位相アナログ波形信号と差位相アナログ信号が低域フィルタ１８−１，１８−２の直後に通過する抵抗器は、本発明の信号合成に乗算器が必要でないことに基づき、どちらも同じ抵抗Ｒを使用しているが、アナログ電圧の振幅調整の意味で可変抵抗を用いても構わない。

市販のディジタルシンセサイザ１，２を用いて本発明を実施する場合は、図６の構成をとればよい。この図６の構成は、信号位相レジスタ１２−１と包絡線位相レジスタ１２−２がバタフライ演算器１３−１、１３−２の後ろにあるため、図５と比較すると順序が逆になっている。位相レジスタ１２−１，１２−２の更新処理とバタフライ演算１３−１、１３−２はどちらも線形処理であるので、図５のバタフライ演算器を前に出して図６のようにしても、図５とまったく同じ処理結果を得ることができる。また、このような順序の入れ替えによって、市販ディジタルシンセサイザの位相増分入力にバタフライ演算結果を入力することによって本発明が実施できる。

このように、アナログ合成を行うものでは、ディジタル合成に比べ振幅制御の質はよくないが、市販のディジタルシンセサイザを組み合わせることによっても本発明を実施できるため、安価なシステム向けの実施形態といえる。

次に、所望される包絡線形状とそのために入力される包絡線位相増分との関係について説明する。

前述の図１を例に取ると、図中のΩ（ｔ）は包絡線の角周波数であり、図４の加算器１１−２に入力される包絡線位相増分に相当する。また、Θ（０）は包絡線の初期位相であり、包絡線位相レジスタ１２−２の初期値に相当する。図１はパルス信号の両端が滑らかになる包絡線を得るために包絡線の位相増分 (角周波数) を1次の多項式によって実現した例である。

この図１では、パルスの送信期間を時刻0からＴの間として、包絡線の角周波数（包絡線位相増分）Ω（ｔ）を時刻Ｔ／２まで、Ω（ｔ）＝４π（ｔ／Ｔ²）で線形的に増加させ、時刻Ｔ／２からＴまで、Ω（ｔ）＝４π（（Ｔ−ｔ）／Ｔ²）で線形的に減少させている。Ω（０）＝Ω（Ｔ）＝０、Ω（Ｔ／２）＝２π／Ｔである。包絡線の位相は、Θ（０）＝−π／２、Θ（Ｔ／２）＝０、となる条件でよい。これにより、図１のような、滑らかな包絡線を有するパルス信号が得られる。

図７〜図１０は、その他の、所望される包絡線形状とそのために入力される包絡線位相増分との関係を示す図である。

図７は、包絡線の位相増分 (角周波数) を２次の多項式によって実現した例である。この図７では、パルスの送信期間である、時刻0からＴの間の包絡線の角周波数（包絡線位相増分）Ω（ｔ）を、Ω（ｔ）＝６π（ｔ（Ｔ−ｔ）／Ｔ³）で連続的に変化させている。Ω（０）＝Ω（Ｔ）＝０、である。包絡線の位相は、Θ（０）＝−π／２、Θ（Ｔ／２）＝０、Θ（Ｔ）＝π／２、となる条件でよい。

図８は、包絡線の位相増分 (角周波数) を３次の多項式によって実現した例である。この図８では、パルスの送信期間である、時刻0からＴの間の包絡線の角周波数（包絡線位相増分）Ω（ｔ）を、Ω（ｔ）＝３２π（ｔ（ｔ−Ｔ／２）（ｔ−Ｔ）／Ｔ⁴）で連続的に変化させている。Ω（０）＝Ω（Ｔ）＝０、である。包絡線の位相は、Θ（０）＝−π／２、Θ（Ｔ／２）＝０、Θ（Ｔ）＝π／２、となる条件でよい。

図１，図７及び図８はパルス信号の両端が滑らかになる包絡線を得るために包絡線の位相増分 (角周波数) を１次から３次までの多項式によって実現した例である。

図９は三角波状の包絡線形状とそのために入力される包絡線位相増分との関係を示す図である。この図９では、パルスの送信期間を時刻0からＴの間として、包絡線の角周波数（位相増分）Ω（ｔ）を時刻Ｔ／２まで、Ω（ｔ）＝−（２／Ｔ）［１＋２（ｔ／Ｔ）²］で２次曲線で減少させ、時刻Ｔ／２からＴまで、Ω（ｔ）＝（２／Ｔ）［１＋２（（Ｔ−ｔ）／Ｔ）²］で２次曲線で減少させている。包絡線の位相は、Θ（０）＝π／２、Θ（Ｔ／２）＝０、Θ（Ｔ）＝π／２、となる条件でよい。これにより、図９のような、三角波状の包絡線を有するパルス信号が得られる。

この形状は厳密な形状ではなく、近似形状である。厳密な形状を得るためには、数式５のようにしなければならないが、手軽に実現できる例として１／（１−ｘ）^1/2≒１＋ｘ／２なる1次近似を用いた。それ以上の精度が必要な場合、２次近似などを用いればよい。

図１０は、はパルス信号の期間Ｔの全体を振幅制御するのではなく、立ち上がり時間Ｔｒでパルス信号が立ち上がり（増加する）、立ち下り時間Ｔｄでパルス信号が立ち下がり（減衰する）ような形状を、一定値の位相増分によって実現した例である。この図１０では、パルスの送信期間を時刻０からＴの間として、包絡線の角周波数（位相増分）Ω（ｔ）を時刻Ｔｒまで、Ω（ｔ）＝π／２Ｔｒの一定値とし、時刻Ｔ−ＴｄからＴまで、Ω（ｔ）＝π／２Ｔｒ一定値とし、その間の時刻ＴｒからＴ−Ｔｄは０としている。包絡線の位相は、Θ（０）＝π／２、Θ（Ｔ／２）＝０、Θ（Ｔ）＝π／２、となる条件でよい。これにより、図９のような、立ち上がり及び立ち下りの期間において、振幅が正弦波状に変化しており、振幅の最大値付近では、時間に対して振幅がほぼ一定であり、全体的に見ると包絡線が台形に近いパルス信号が実現できている。

図１，図７〜図１０において、包絡線の位相増分を正しく入力すれば、それぞれ予定したパルス信号の包絡線を得ることが可能である。ただ、包絡線の角周波数 (位相増分) が時間についての1次以上の多項式である場合に、これを数式どおりに計算するためには乗算器が必要となり、乗算器を用いない振幅変調実現法としての本発明の利点が薄れてしまうことにもなる。

そこで、包絡線位相の包絡線位相増分がＮ次多項式（但し、Ｎは、０及び正の整数）で表される場合に、それぞれ位相増分初期値を持ちこの位相増分初期値に入力値を入力タイミングに同期して累積加算して出力する、Ｎ次用包絡線位相レジスタ手段乃至１次用包絡線位相レジスタ手段を次数の順序に直列に接続する。その包絡線の初期位相を持ち、１次用包絡線位相レジスタ手段からの入力値を入力タイミングに同期して累積加算して出力する包絡線初期位相レジスタ手段を、１次用包絡線位相レジスタ手段の出力側に接続する。そして、Ｎ次用包絡線位相レジスタ手段へ所定の定数の包絡線Ｎ＋１次用位相増分を入力タイミングに同期して入力するとともに、包絡線初期位相レジスタ手段の出力を包絡線位相として得るようにする。

位相レジスタ手段を直列配置することによって、位相増分が高次多項式である場合でも加算器のみによって必要な位相増分を計算することが可能である。ディジタル回路における乗算器は、演算に必要なビット数だけ加算器を並べた規模とほぼ同じであるので、位相レジスタ手段を直列配置することによって乗算器を排除した効果は大きい。

図１１は、図７における２次多項式（即ち、Ｎ＝２）となる包絡線位相増分の入力構成の例を示す図である。加算器１１−４とレジスタ１２−４からなる２次用包絡線位相レジスタ手段と、加算器１１−３とレジスタ１２−３からなる１次用包絡線位相レジスタ手段と、加算器１１−２とレジスタ１２−２からなる包絡線初期位相レジスタ手段を直列に接続する。そして、２次用包絡線位相レジスタ手段へ所定の定数の包絡線３次用位相増分を入力タイミングに同期して入力するとともに、包絡線初期位相レジスタ手段の出力を包絡線位相として得る。この例では、包絡線３次用位相増分は−１２π（Δｔ／Ｔ）³であり、２次用包絡線位相レジスタ手段の初期値は６π（Δｔ／Ｔ）²（１−２Δｔ／Ｔ）であり、１次用包絡線位相レジスタ手段の初期値はπ（Δｔ／Ｔ）²（３−２Δｔ／Ｔ）であり、包絡線初期位相レジスタ手段の初期値は−π／２である。ここで, パルス信号の送信時間をＴ、位相増分入力のためのクロックの間隔Δｔをとした。

ここで、レジスタに設定すべき初期値は以下のようにして求められる。時刻ｔにおける包絡線の位相はΩ（ｔ）を積分した値であるから、数式６により求められる。

送信開始後ｎ番目のデータ入力用のクロック発生時刻をｔ_n≡ｎ・Δｔとし、そのときの包絡線位相をΘ_nとすると、数式７により表される。

これが時刻ｔｎにおいて各次数の位相レジスタに格納されるべき値である。１次用包絡線位相レジスタ手段の値は、ΔΘ_n≡Θ_n+1−Θ_nのように定義されるので、数式８のようになる。

さらに、包絡線位相の２次用包絡線位相レジスタ手段の値は、Δ²Θ_n≡ΔΘ_n+1−ΔΘ_nのように定義されるので、数式９のようになる。

さらに、包絡線３次用位相増分は、Δ³Θ_n≡Δ²Θ_n+1−Δ²Θ_nのように定義されるので、数式１０のように表される、定数に落ち着く。

したがって、３次用位相増分を定数入力すれば、加算器のみで正しい包絡線位相増分、さらに、包絡線位相を与えることができる。また、各レジスタに与える初期値は、上に記述された各数式にｎ＝０を代入すれば求められる。

この図１１の考え方は、包絡線位相の包絡線位相増分がＮ次多項式で表される場合、例えば図８、に適用することが出来る。

ところが、図１，図９，図１０に与える包絡線位相増分は変曲点や不連続点をもっているため、送信時間中に切り替えることが必要となる。そのような場合の実現例として、図１の包絡線位相増分を与える回路を図１２に示す。この図１２に示しているレジスタの初期値は、図１０で説明した手順を用いて、離散時間軸上の時刻において包絡線位相Θ_nの微分 (ΔΘ_n≡Θ_n+1−Θ_n) を求めることによって決定される。図１に示す包絡線位相増分は送信開始直後は、増加傾向にあるため, 図中のスイッチ１２−５はＡ側に入っている（定数入力；４π（Δｔ／Ｔ）²）。ところが、時刻Ｔ／２で変曲点を迎えると包絡線位相増分は減少傾向となるため、スイッチ１２−５はＢ側に切り替わる（定数入力；−４π（Δｔ／Ｔ）²）。このスイッチ１２−５は論理回路によるセレクタ回路等で実現することができる。スイッチ１２−５がＢ側に切り替わった瞬間、包絡線位相増分用のレジスタ１２−３には２π・Δｔ／Ｔが格納されているのだが、送信終了時の誤差を避けるためには、スイッチ１２−５を切り替える瞬間に、このレジスタ１２−３を２π［（Δｔ／Ｔ）−（Δｔ／Ｔ）²］に変更しておくことがよい。

このことを一般的に表現すると、Ｎ次用包絡線位相レジスタ手段へ所定の定数の包絡線Ｎ＋１次用位相増分を入力タイミングに同期して入力するに際して、包絡線位相増分の変曲点或いは不連続点において、前述の所定の定数の包絡線Ｎ＋１次用位相増分を、他の所定の定数の包絡線Ｎ＋１次用位相増分に切り替える、ことが必要となる。また、その他の図９，図１０の包絡線についても、ほぼ同様の手順で設計することができる。

所定周波数の原信号として、振幅制御されていない信号であり、その原信号の周波数は、変調されていない一定の周波数の他に、直線周波数変調（リニアチャープ変調）などの周波数変調が掛けられているものでもよい。

直線周波数変調された原信号が用いられる場合には、時間に対する信号位相は、２次関数となるから、例えば図１を例にすると、加算器１１−１と信号位相レジスタ１２−１によって構成される信号位相レジスタ手段の前段に、加算器とレジスタからなる信号位相レジスタ手段を直列に接続して、信号位相レジスタ手段に所定の位相増分を定数入力するように構成することがよい。

１次の位相増分を入力することによる振幅制御の例図１の包絡線形状に対する包絡線の瞬時周波数の例包絡線の瞬時周波数を時間の２次関数にしたときの例本発明をディジタル合成によって実現した例本発明をアナログ合成によって実現した例市販のディジタルシンセサイザを用いてアナログ合成する本発明の例２次の位相増分を入力することによる振幅制御の例３次の位相増分を入力することによる振幅制御の例近似的に三角波形状の包絡線を得るための位相増分入力の例近似的に台形状の包絡線を得るための位相増分入力の例図７の２次多項式となる包絡線位相増分の入力例図１の包絡線を実現する位相増分入力の例ディジタルシンセサイザの基本構成の例従来のディジタルシンセサイザの出力を振幅変調する例先願発明における余弦関数形状の包絡線を生成する例

符号の説明

１，２・・シンセサイザ、３・・合成手段（加算回路）、１１−１〜１１−４・・加算器、１２−１〜１２−４・・位相レジスタ、１３−１，１３−２・・加算器、
１４，１４−１、１４−２・・波形テーブル、１５−１、１５−２・・波形関数変換器、１６・・加算器、１７，１７−１，１７−２・・ＤＡ変換器、
１８，１８−１，１８−２・・ＬＰＦ、１９・・オペアンプ、１２−５・・スイッチ

Claims

所定周波数、所定時間幅で所定包絡線形状を持つパルス信号を発生するパルス信号発生装置において、
振幅制御されていない前記所定周波数信号の信号位相に、所定包絡線関数の最大値が１になるように正規化された正規化包絡線関数の逆余弦関数で表現される包絡線位相を、加算した和位相と、前記信号位相から前記包絡線位相を、減算した差位相とを生成する和・差位相生成手段と、
メモリ内に予め用意された波形テーブルを参照することによって前記和位相を和位相波形関数値に変換する和位相用波形関数変換手段と、
前記波形テーブルもしくは前記波形テーブルと同等の他の波形テーブルを参照することによって前記差位相を差位相波形関数値に変換する差位相用波形関数変換手段と、
前記和位相波形関数値と、前記差位相波形関数値とを合成して、前記パルス信号を出力するための合成手段とを備えることを特徴とする、パルス信号発生装置。
前記包絡線位相の包絡線位相増分がＮ次多項式（但し、Ｎは、０及び正の整数）で表される場合に、
それぞれ位相増分初期値を持ち該位相増分初期値に入力値を入力タイミングに同期して累積加算して出力する、Ｎ次用包絡線位相レジスタ手段乃至１次用包絡線位相レジスタ手段を次数の順序に直列に接続し、
前記包絡線の初期位相値を持ち前記１次用包絡線位相レジスタ手段からの入力値を入力タイミングに同期して累積加算して出力する包絡線初期位相レジスタ手段を、前記１次用包絡線位相レジスタ手段の出力側に接続し、
前記Ｎ次用包絡線位相レジスタ手段へ所定の定数の包絡線Ｎ＋１次用位相増分を入力タイミングに同期して入力するとともに、前記包絡線初期位相レジスタ手段の出力を前記包絡線位相として得ることを特徴とする、請求項１に記載のパルス信号発生装置