JPH0470217A - 位相同期送受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は無線周波数帯における位相同期送受信装置に関
し、特に送信周波数が受信周波数の所定の有理数倍とな
るような関係を有する位相同期送受信装置に関する。

〔従来の技術〕

一般に人工衛星やロケット等の飛翔体の速度測定には、
飛翔体と地上局間の相対距離の時間的変化に基づく、無
線信号のドツプラ効果が応用されている。このドツプラ
効果による速度測定を高精度で行う方式として、次のよ
うな方式がある。まず、地上局が飛翔体に送信信号を送
信する。飛翔体に搭載された位相同期送受信装置は、そ
の信号を有理数倍の周波数に変換し、再び地上局に送信
する。地上局は、この信号を再び有理数分の１の周波数
に変換し、元の送信信号の周波数と変換された周波数と
を比較し、ドツプラ効果による周波数シフトを測定する
。

第３図は、上述の方式に用いられる、従来の位相同期送
受信装置の構成を示すブロック図である。この位相同期
送受信装置はダブルス−パーヘテロダイン型の受信系３
０１が採用されている。

受信系３０１の入力端子１に入力された受信信号（周波
数＝ｆ、）は、順次、高周波増幅器２．混合器３Ａ、中
間周波増幅器４Ａ、混合器３Ｂ、中間周波増幅器４Ｂ、
位相検波器５．ループフィルタ６を経て制御信号として
出力され、制御信号は電圧制御発振器１３（発振周波数
＝　ｆ　０２）に入力される。そして、電圧制御発振器
１３の出力が位相同期ループ３０３の出力とされる。ま
た、電圧制御発振器１３の出力の一部は、逓倍器７Ｅ（
逓倍数＝Ｎｓ）、逓倍器７Ｆ（逓倍数−Ｎ６　）および
逓倍器７Ｇ（逓倍数−Ｎ７）に供給され、その出力はそ
れぞれ混合器３Ａおよび３Ｂの局部発振信号とされる。

位相検波器５と、ループフィルタ６と電圧制御発振器１
３と、逓倍器７Ｇとが位相同期ルー１３０３を構成して
いる。

送信系３０２は、受信系３０１の電圧制御発振器１３の
出力を受けた逓倍器７Ｈ（逓倍数＝Ｎ８　）と、その出
力を増幅する電力増幅器１１とで構成され、増幅器１３
の出力が、送信信号（周波数＝ｆ１　）として出力端子
１２から出力される。

ここで、混合器３Ａおよび３Ｂは、受信信号側から入力
された信号と局部発振信号との差の周波数を出力するダ
ウンコンバータである。また、位相同期ループ３０３は
、逓倍器７Ｇを除いてディジタル信号処理回路で構成す
ることができる。

今、受信系３０１の出力である電圧制御発振器１３の出
力が、入力端子１に入力された受信信号に同期したとき
は、出力端子１２に出力される送信信号の周波数ｆｔと
受信信号の周波数ｆｒと電圧制御発振器１３の発振周波
数ｆ０２との関係は次式の通りとなる。

ｆ　ｉ　＝　Ｎｓ　・ｆ　ｏｚ・＝（１）ｆ　、−（Ｎ
５　　＋Ｎａ　　＋Ｎ７　　）　　・　ｆｏｚ−（２）
（１）式および（２）式より分かるように、受信周波数
ｆ１は周波数で。２の（Ｎ　５　＋　Ｎ　６　＋　Ｎ　
７　）倍、送信周波数ｆ、は周波数ｆ０２のＮ８倍とな
る。

〔発明が解決しようとする課題〕

上述した従来の位相同期送受信装置において、送信信号
は、〈１）式から分かるように、電圧制御発振器の出力
を逓倍することによって得ることができる。この方法の
ときの送信信号には、電圧制御発振器の出力に含まれて
いる位相雑音が逓倍器による周波数の逓倍数以上に増加
されて出力される。一方、ドツプラー効果を応用する速
度測定装置においては、高精度の測定のためには信号の
位相雑音を極力少なくする必要がある。そのため、電圧
制御発振器の位相雑音は十分低くしておく必要がある。

しかし、位相同期ループをディジタル信号処理回路で構
成した場合、ディジタル位相同期ループは離散的な信号
処理であるため電圧制御発振器の位相雑音が大きくなる
という欠点がある。従って、従来の飛翔体に搭載される
位相同期送受信装置において、位相同期ループをディジ
タル化すると送信出力の位相雑音が大幅に劣化し、速度
測定の精度が劣化するという欠点があった。

〔課題を解決するための手段〕

本発明の位相同期送受信装置は、送信装置が送信する送
信信号の送信周波数とスーパーヘテロダイン受信を行う
受信装置の受信信号の受信周波数との比が一定の有理数
Ｎとなるような関係を有し、前記受信信号が位相同期ル
ープにより位相同期受信される位相同期送受信装置にお
いて、固定発振器と、位相検波器とループフィルタと前
記固定発振器の出力から作成される第１のクロック信号
および前記ループフィルタから出力される制御信号によ
って周波数制御される第１の数値制御発振器とを含む位
相同期ループと、前記制御信号と前記固定発振器から作
成され前記第１のクロック信号との周波数比が前記有理
数Ｎである第２のクロック信号によって周波数制御され
る第２の数値制御発振器と、前記固定発振器の出力から
作成された信号と前記第２の数値制御発振器から出力さ
れた信号を混合し前記送信周波数を持つ前記送信信号を
作成する混合器とを有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の位相同期送受信装置の一実施例の構
成を示すブロック図である。

受信系１０１は、次の構成となっている。入力端子１か
ら入力した受信信号（周波数＝ｆ１）は、順次、高周波
増幅器２．混合器３Ａ、中間周波増幅器４Ａ、混合器３
Ｂ、中間周波増幅器４Ｂ１位相検波器５．ループフィル
タ６を経て、ディジタルの制御信号（制御値＝Δθ）と
して出力される。この制御信号は、数値制御発振器８Ａ
く発振周波数＝ｆａ１）に入力される。一方、固定周波
数の信号を出力する固定発振器９（発振周波数＝ｆｏＩ
）からの出力は、逓倍器７Ａ（逓倍数＝Ｎ１）、逓倍器
７Ｂ（逓倍数−Ｎ２）および数値制御発振器８Ａに供給
される。逓倍器７Ａおよび逓倍器７Ｂの出力は、それぞ
れ混合器３Ａおよび混合器３Ｂの局部発振信号となる。

数値制御発振器８Ａは、この固定発振器９の出力をクロ
ック信号（周波数＝ｆｃ１）とし、前述の制御信号によ
り出力周波数が制御される。後述するように、数値制御
発振器８Ａの出力周波数ｆ、１は、クロック信号の周波
数ｆｃｌと制御値Δθとの乗算値に比例した値となる。

そして、数値制御発振器８Ａの出力は位相検波器５の一
方の入力端子に入力される。

ここで、位相検波器５．ループフィルタ６および数値制
御発振器８Ａは、ディジタル信号処理回路で構成され、
位相同期ルー１１０３を構成している。

送信系１０２は、受信系１０１の固定発振器９の出力（
周波数ｆｏｅ）の一部を逓倍する逓倍器７Ｃ（逓倍数＝
Ｎ３）、固定発振器９の出力を分周する分周器１０（分
周比＝Ｍ）、その出力を逓倍する逓倍器７Ｄ（逓倍数−
Ｎ４）、その出力をクロック信号（周波数＝ｆ−２）と
し受信系１０１のループフィルタ６から出力されたディ
ジタル制御信号を制御信号（制御値＝Δθ）として発振
周波数ｆ　−２（周波数ｆ＋＋２は、周波数ｆｅ、と制
御値Δθに比例する）の信号を出力する数値制御発振器
８Ｂ、逓倍器７Ｃの出力と数値制御発振器８Ｂの出力と
を混合してその和の周波数の信号を出力する混合器３Ｃ
およびその出力信号を増幅する電力増幅器１１により構
成されている。

ここで数値制御発振器８Ａおよび８Ｂの構成および動作
について、第２図に示す数値制御発振器のブロック図を
参照して説明する。

数値制御発振器は、制御信号端子２１から制御信号く制
御値＝Δθ）を入力し、クロック信号端子２２から入力
されたクロック信号（周波数＝ｆｅ）によって制御信号
をサンプルするサンプル回路２３と、加算器２４と、加
算器２４の出力φ（ｋＴ）をクロック信号周期Ｔ　（Ｔ
＝１／ｆ、）だけ遅延させる遅延器２５と、加算器２４
の出力を余弦演算するＣｏｓ演算器２６とから構成され
ている。この数値制御発振器は、ディジタル処理回路が
用いられ、クロック周期１時間内に１サンプルデータの
処理が終る。加算器２４はサンプル回路２３の出力Δφ
と遅延器２５の出力を加算する。遅延器２５の出力は、
１クロツク前の加算器２４の出力であり、従って加算器
２５の出力φ（ｋＴ）（ｋ＝整数）の大きさは、サンプ
ル毎にその人力Δφが累積されていくことになる。ＣＯ
５演算器２６は、入力信号φ（ｋＴ＞をｅ（ｋＴ）なる
余弦関数に変換する。その結果、出力端子２７には時間
的に大きさが正弦波状に変化する出力が取り出される。

そしてこの出力がアナログ出力に変換され、適正なフィ
ルタ回路を通され、数値制御発振器の出力とされる。

ここで数値制御発振器の出力信号ｅ　（ｋＴ）は、サン
プル回路２３の出力Δφが一定の場合、（３）式で表わ
される。

ｅ　（ｋＴ）＝Ｃｏｓ　（φ（ｋＴ））＝Ｃｏｓ（Δφ
・ｋ）・・・（３） いま、−例としてサンプル回路２３の出力Δφをπ／２
とし、加算器２５の出力φ（ｋＴ）の初期値を零とする
と、余弦演算されたｅ　（ｋＴ）の値はφ（ｋＴ）の値
Ｏ１π／２．π、３π／２゜の繰り返しが計算された値
となる。従って、数値制御発振器の出力信号ｅ（ｋＴ）
は、周波数ｆ＝１／　（４Ｔ）の正弦波のサンプル値と
なる。−船釣には周波数ｆは（４）式で与えられる。

ｆ＝Δφ／（２πＴ） ＝Δφ・ｆｃ／（２π）・・・（４） 従って、この数値制御発振器の出力周波数ｆは、制御信
号の大きさとクロック周波数の積に比例することになる
。

今、受信系１０１が、入力端子１に入力された受信信号
の周波数ｆ、に同期している状態では、出力端子１２に
出力される送信信号の周波数ｆｔと周波数で、の周波数
比は次の（５〉式で表わせる。

ｆ、　　　　（Ｎ１　＋Ｎ２　　）ｆｏｔ＋ｆｎ＋また
、周波数ｆｎ２とｆａｌは、それぞれクロック周波数と
制御値との積に比例するので、その周波数比はクロック
信号の周波数比に等しくなり、次の（６）式で表わせる
。

ここで、（５）式のＮｓ　／　（Ｎｌ　＋Ｎ２　）と（
６）式のＮ４／Ｍが等しくなるように、逓倍器７Ａ。

７Ｂ、７Ｃおよび７Ｄの逓倍数、分周器１０の分周比を
設定すると、送信周波数ｆｔと受信周波数ｆｔ　　　　
　Ｎ。

ｆ、　　　Ｎ、　　＋Ｎ２ ｆｏ＋＋　　（ｆ＝、／　（Ｎｔ　　＋Ｎ２　　））ｆ
ｏ１＋　　（ｆｆ１ｘ／　　（Ｎｔ　　＋Ｎ２））＝Ｎ
３　／　（Ｎｌ　　＋Ｎ２　　） −Ｎ４７Ｍ　　　・・・（７） 従って、送信周波数ｆｔを受信周波数ｆ、の有理数倍と
することが可能となる。

以上説明した条件においては、送信信号の周波数ｆｔは
Ｎ３　・ｆｏＩ＋ｆｎ２となり、数値制御発振器８Ｂの
出力信号は逓倍する必要がない０周波数ｆｏ１の信号を
出力する固定発振器９は、位相雑音を少なくすることが
容易であり、周波数Ｎ５ｆｏ１を周波数ｆ＋＋２より相
当高い周波数とすることも容易である。従って、その場
合には、従来例においてディジタル型を用いた場合の電
圧制御発振器１３の出力位相雑音と同程度の位相雑音を
持つ、数値制御発振器８Ｂの出力位相雑音によるドツプ
ラ効果測定に及ぼす影響を無視できる程度に軽減するこ
とが可能になる。

〔発明の効果〕

以上説明したように本発明は、送信信号を２つの信号の
和の周波数で構成し、位相雑音の少ない固定発振器から
の信号を主の周波数とし、位相雑音の多い数値制御発振
器からの信号を従とする。

従って、数値制御発振器の出力に含まれる位相雑音の送
信機出力へ与える影響が軽減され、高精度のドツプラ効
果測定が可能となる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は数値
制御発振器のブロック図、第３図は従来の実施例のブロ
ック図である。 １・・・入力端子、２・・・高周波増幅器、３Ａ〜３Ｃ
・・・混合器、４Ａ、４Ｂ・・・中間周波増幅器、５・
・・位相検波器、６・・・ループフィルタ、７Ａ〜７Ｈ
・・・逓倍器、８Ａ、８Ｂ・・・数値制御発振器、９・
・・固定発振器、１０・・・分周器、１１・・・電力増
幅器、１２゜２７・・・出力端子、１３・・・電圧制御
発振器、２１・・・制御信号端子、２２・・・クロック
信号端子、２３・・・サンプル回路、２４・・・加算器
、２５・・・遅延器、２６・・・Ｃｏｓ演算器、１０１
，３０１・・・受信系、１０２．３０２・・・送信系、
１０３，３０３・・・位相同期ループ。

Claims (1)

1. 【特許請求の範囲】 １、送信装置が送信する送信信号の送信周波数とスーパ
   ーヘテロダイン受信を行う受信装置の受信信号の受信周
   波数との比が一定の有理数Ｎとなるような関係を有し、
   前記受信信号が位相同期ループにより位相同期受信され
   る位相同期送受信装置において、固定発振器と、位相検
   波器とループフィルタと前記固定発振器の出力から作成
   される第１のクロック信号および前記ループフィルタか
   ら出力される制御信号によって周波数制御される第１の
   数値制御発振器とを含む位相同期ループと、前記制御信
   号と前記固定発振器から作成され前記第１のクロック信
   号との周波数比が前記有理数Ｎである第２のクロック信
   号によつて周波数制御される第２の数値制御発振器と、
   前記固定発振器の出力から作成された信号と前記第２の
   数値制御発振器から出力された信号を混合し前記送信周
   波数を持つ前記送信信号を作成する混合器とを有するこ
   とを特徴とする位相同期送受信装置。 ２、前記位相検波器と前記ループフィルタと前記第１の
   数値制御発振器とを含む位相同期ループは、ディジタル
   信号処理回路で構成されていることを特徴とする請求項
   １記載の位相同期送受信装置。 ３、前記数値制御発振器は、前記クロック信号の周波数
   と前記制御信号の制御値との積に比例する周波数を発生
   する発振器であることを特徴とする請求項１または２記
   載の位相同期送受信装置。