JP2623931B2

JP2623931B2 - 位相同期送受信装置

Info

Publication number: JP2623931B2
Application number: JP2183007A
Authority: JP
Inventors: 勝則前川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-07-11
Filing date: 1990-07-11
Publication date: 1997-06-25
Anticipated expiration: 2012-06-25
Also published as: JPH0470217A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は無線周波数帯における位相同期送受信装置に
関し、特に送信周波数が受信周波数の所定の有理数倍と
なるような関係を有する位相同期送受信装置に関する。

〔従来の技術〕

一般に人工衛星やロケット等の飛翔体の速度測定に
は、飛翔体と地上局間の相対距離の時間的変化に基づ
く、無線信号のドップラ効果が応用されている。このド
ップラ効果による速度測定を高精度で行う方式として、
次のような方式がある。まず、地上局が飛翔体に送信信
号を送信する。飛翔体に搭載された位相同期送受信装置
は、その信号を有理数倍の周波数に変換し、再び地上局
に送信する。地上局は、この信号を再び有理数分の１の
周波数に変換し、元の送信信号の周波数と変換された周
波数とを比較し、ドップラ効果による周波数シフトを測
定する。

第３図は、上述の方式に用いられる、従来の位相同期
送受信装置の構成を示すブロック図である。この位相同
期送受信装置はダブルスーパーヘテロダイン型の受信系
301が採用されている。受信系301の入力端子１に入力さ
れた受信信号（周波数＝f_r）は、順次、高周波増幅器2,
混合器3A,中間周波増幅器4A,混合器3B,中間周波増幅器4
B,位相検波器5,ループフィルタ６を経て制御信号として
出力され、制御信号は電圧制御発振器13（発振周波数＝
f₀₂）に入力される。そして、電圧制御発振器13の出力
が位相同期ループ303の出力とされる。また、電圧制御
発振器13の出力の一部は、逓倍器7E（逓倍数＝N₅），逓
倍器7F（逓倍数＝N₆）および逓倍器7G（逓倍数＝N₇）に
供給され、その出力はそれぞれ混合器3Aおよび3Bの局部
発振信号とされる。位相検波器５と、ループフィルタ６
と電圧制御発振器13と、逓倍器7Gとが位相同期ループ30
3を構成している。

送信系302は、受信系301の電圧制御発振器13の出力を
受けた逓倍器7H（逓倍数＝N₈）と、その出力を増幅する
電力増幅器11とで構成され、増幅器13の出力が、送信信
号（周波数＝f_t）として出力端子12から出力される。

ここで、混合器3Aおよび3Bは、受信信号側から入力さ
れた信号と局部発振信号との差の周波数を出力するダウ
ンコンバータである。また、位相同期ループ303は、逓
倍器7Gを除いてディジタル信号処理回路で構成すること
ができる。

今、受信系301の出力である電圧制御発振器13の出力
が、入力端子１に入力された受信信号に同期したとき
は、出力端子12に出力される送信信号の周波数f_tと受信
信号の周波数frと電圧制御発振器13の発振周波数f₀₂と
の関係は次式の通りとなる。

f_t＝N₈・f₀₂ …（１） f_r＝（N₅＋N₆＋N₇）・f₀₂ …（２）（１）式および（２）式より分かるように、受信周波
数f_rは周波数f₀₂の（N₅＋N₆＋N₇）倍、送信周波数f_tは
周波数f₀₂のN₈倍となる。

〔発明が解決しようとする課題〕

上述した従来の位相同期送受信装置において、送信信
号は、（１）式から分かるように、電圧制御発振器の出
力を逓倍することによって得ることができる。この方法
のときの送信信号には、電圧制御発振器の出力に含まれ
ている位相雑音が逓倍器による周波数の逓倍数以上に増
加されて出力される。一方、ドップラー効果を応用する
速度測定装置においては、高精度の測定のためには信号
の位相雑音を極力少なくする必要がある。そのため、電
圧制御発振器の位相雑音は十分低くしておく必要があ
る。しかし、位相同期ループをディジタル信号処理回路
で構成した場合、ディジタル位相同期ループは離散的な
信号処理であるため電圧制御発振器の位相雑音が大きく
なるという欠点がある。従って、従来の飛翔体に搭載さ
れる位相同期送受信装置において、位相同期ループをデ
ィジタル化すると送信出力の位相雑音が大幅に劣化し、
速度測定の精度が劣化するという欠点があった。

〔課題を解決するための手段〕

本発明の位相同期送受信機は、送信周波数f_tの送信信
号を送信する送信装置と、前記送信信号の送信周波数f_t
との周波数比が一定の有理数Ｎである受信周波数f_rの受
信信号を前記送信信号に対して位相同期受信する受信装
置とを有する位相同期送受信装置において、周波数f₀₁
の第１のクロック信号を生じる固定発振器と、前記受信
信号と前記第１のクロック信号を第１逓倍数で逓倍した
局部発振信号とに応答して前記受信信号をスーパーヘテ
ロダイン受信する受信混合器と、前記受信混合器からの
信号およひ第１の数値制御発振器の出力信号に応答する
位相検波器と前記位相検波器の出力に応答するループフ
ィルタと前記第１のクロック信号および前記ループフィ
ルタから出力される制御信号によって周波数制御される
前記第１の数値制御発振器とを含む位相同期ループと、
前記制御信号と前記第１のクロック信号を前記有理数Ｎ
で逓倍した第２のクロック信号とによって周波数制御さ
れる第２の数値制御発振器と、前記第１のクロック信号
を第２逓倍数で逓倍した信号と前記第２の数値制御発振
器から出力された信号とを混合して前記送信信号を作成
する送信混合器とを有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の位相同期送受信装置の一実施例の
構成を示すブロック図である。

受信系101は、次の構成となっている。入力端子１か
ら入力した受信信号（周波数＝f_r）は、順次、高周波増
幅器2,混合器3A,中間周波増幅器4A,混合器3B,中間周波
増幅器4B,位相検波器5,ループフィルタ６を経て、ディ
ジタルの制御信号（制御価＝Δθ）として出力される。
この制御信号は、数値制御発振器8A（発振周波数＝
f_n1）に入力される。一方、固定周波数の信号を出力す
る固定発振器９（発振周波数＝f₀₁）からの出力は、逓
倍器7A（逓倍数＝N₁），逓倍器7B（逓倍数＝N₂）および
数値制御発振器8Aに供給される。逓倍器7Aおよび逓倍器
7Bの出力は、それぞれ混合器3Aおよび混合器3Bの局部発
振信号となる。数値制御発振器8Aは、この固定発振器９
の出力をクロック信号（周波数＝f_c1）とし、前述の制
御信号により出力周波数が制御される。後述するよう
に、数値制御発振器8Aの出力周波数f_n1は、クロック信
号の周波数f_c1と制御値Δθとの乗算値に比例した値と
なる。そして、数値制御発振器8Aの出力は位相検波器５
の一方の入力端子に入力される。ここで、位相検波器5,
ループフィルタ６および数値制御発振器8Aは、ディジタ
ル信号処理回路で構成され、位相同期ループ103を構成
している。

送信系102は、受信系101の固定発振器９の出力（周波
数f₀₁）の一部を逓倍する逓倍器7C（逓倍数＝N₃），固
定発振器９の出力を分周する分周器10（分周比＝Ｍ），
その出力を逓倍する逓倍器7D（逓倍数＝N₄），その出力
をクロック信号（周波数＝f_c2）とし受信系101のループ
フィルタ６から出力されたディジタル制御信号を制御信
号（制御値＝Δθ）として発振周波数f_n2（周波数f
_n2は、周波数f_c2と制御値Δθに比例する）の信号を出
力する数値制御発振器8B,逓倍器7Cの出力と数値制御発
振器8Bの出力とを混合してその和の周波数の信号を出力
する混合器3Cおよびその出力信号を増幅する電力増幅器
11により構成されている。

ここで数値制御発振器8Aおよび8Bの構成および動作に
ついて、第２図に示す数値制御発振器のブロック図を参
照して説明する。

数値制御発振器は、制御信号端子21から制御信号（制
御値＝Δθ）を入力し、クロック信号端子22から入力さ
れたクロック信号（周波数＝f_c）によって制御信号をサ
ンプルするサンプル回路23と、加算器24と、加算器24の
出力φ（kT）をクロック信号周期Ｔ（Ｔ＝1/f_c）だけ遅
延させる遅延器25と、加算器24の出力を余弦演算するCo
s演算器26とから構成されている。この数値制御発振器
は、ディジタル処理回路が用いられ、クロック周期Ｔ時
間内に１サンプルデータの処理が終る。加算器24はサン
プル回路23の出力Δφと遅延器25の出力を加算する。遅
延器25の出力は、１クロック前の加算器24の出力であ
り、従って加算器25の出力φ（kT）（ｋ＝整数）の大き
さは、サンプル毎にその入力Δφが累積されていくこと
になる。Cos演算器26は、入力信号φ（kT）をｅ（kT）
なる余弦関数に変換する。その結果、出力端子27には時
間的に大きさが正弦波状に変化する出力が取り出され
る。そしてこの出力がアナログ出力に変換され、適正な
フィルタ回路を通され、数値制御発振器の出力とされ
る。

ここで数値制御発振器の出力信号ｅ（kT）は、サンプ
ル回路23の出力Δφが一定の場合、（３）式で表わされ
る。

ｅ（KT）＝Cos（φ（kT））＝Cos（Δφ・ｋ） …（３）いま、一例としてサンプル回路23の出力Δφをπ/2と
し、加算器25の出力φ（kT）の初期値を零とすると、余
弦演算されたｅ（kT）の値はφ（kT）の値0,π/2,π,3
π/2,の繰り返しが計算された値となる。従って、数値
制御発振器の出力信号ｅ（kT）は、周波数ｆ＝1/（4T）
の正弦波のサンプル値となる。一般的には周波数ｆは
（４）式で与えられる。

ｆ＝Δφ／（２πＴ）＝Δφ・fc/（２π） …（４）従って、この数値制御発振器の出力周波数ｆは、制御
信号の大きさとクロック周波数の積に比例することにな
る。

今、受信系101が、入力端子１に入力された受信信号
の周波数f_rに同期している状態では、出力端子12に出力
される送信信号の周波数f_tと周波数f_rの周波数比は次の
（５）式で表わせる。

また、周波数f_n2とf_n1は、それぞれクロック周波数と
制御値との積に比例するので、その周波数比はクロック
信号の周波数比に等しくなり、次の（６）式で表わせ
る。

ここで、（５）式のN₃/（N₁＋N₂）と（６）式のN₄/M
が等しくなるように、逓倍器7A,7B,7Cおよび7Dの逓倍
数、分周器10の分周比を設定すると、送信周波数f_tと受
信周波数f_rの比は、（７）式で表わされる。

従って、送信周波数f_tを受信周波数f_rの有理数倍とす
ることが可能となる。

以上説明した条件においては、送信信号の周波数f_tは
N₃・f₀₁＋f_n2となり、数値制御発振器8Bの出力信号は逓
倍する必要がない。周波数f₀₁の信号を出力する固定発
振器９は、位相雑音を少なくすることが容易であり、周
波数N₃・f₀₁を周波数f_n2より相当高い周波数とすること
も容易である。従って、その場合には、従来例において
ディジタル型を用いた場合の電圧制御発振器13の出力位
相雑音と同程度の位相雑音を持つ、数値制御発振器8Bの
出力位相雑音によるドップラ効果測定に及ぼす影響を無
視できる程度に軽減することが可能になる。

〔発明の効果〕

以上説明したように本発明は、送信信号を２つの信号
の和の周波数で構成し、位相雑音の少ない固定発振器か
らの信号を主の周波数とし、位相雑音の多い数値制御発
振器からの信号を従とする。従って、数値制御発振器の
出力に含まれる位相雑音の送信機出力へ与える影響が軽
減され、高精度のドップラ効果測定が可能となる効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は数値
制御発振器のブロック図、第３図は従来の実施例のブロ
ック図である。１……入力端子、２……高周波増幅器、3A〜3C……混合
器、4A,4B……中間周波増幅器、５……位相検波器、６
……ループフィルタ、7A〜7H……逓倍器、8A,8B……数
値制御発振器、９……固定発振器、10……分周器、11…
…電力増幅器、12,27……出力端子、13……電圧制御発
振器、21……制御信号端子、22……クロック信号端子、
23……サンプル回路、24……加算器、25……遅延器、26
……Cos演算器、101,301……受信系、102,302……送信
系、103,303……位相同期ループ。

Claims

(57)【特許請求の範囲】

【請求項１】送信周波数f_tの送信信号を送信する送信装
置と、前記送信信号の送信周波数f_tとの周波数比が一定
の有理数Ｎである受信周波数f_rの受信信号を前記送信信
号に対して位相同期受信する受信装置とを有する位相同
期送受信装置において、周波数f₀₁の第１のクロック信号を生じる固定発振器
と、前記受信信号と前記第１のクロック信号を第１逓倍
数で逓倍した局部発振信号とに応答して前記受信信号を
スーパーヘテロダイン受信する受信混合器と、前記受信
混合器からの信号およひ第１の数値制御発振器の出力信
号に応答する位相検波器と前記位相検波器の出力に応答
するループフィルタと前記第１のクロック信号および前
記ループフィルタから出力される制御信号によって周波
数制御される前記第１の数値制御発振器とを含む位相同
期ループと、前記制御信号と前記第１のクロック信号を
前記有理数Ｎで逓倍した第２のクロック信号とによって
周波数制御される第２の数値制御発振器と、前記第１の
クロック信号を第２逓倍数で逓倍した信号と前記第２の
数値制御発振器から出力された信号とを混合して前記送
信信号を作成する送信混合器とを有することを特徴とす
る位相同期送受信装置。
【請求項２】前記位相同期ループが、ディジタル信号処
理回路で構成されていることを特徴とする請求項１記載
の位相同期送受信装置。
【請求項３】前記有理数Ｎが１を除く有理数であり、前
記第１逓倍数が前記受信混合器の出力信号の周波数を
｛f_r−（N₁＋N₂）×f₀₁｝にする（N₁＋N₂）であり、前
記第２逓倍数がＮ×（N₁＋N₂）であり、前記第１の数値
制御発振器が前記第１のクロック信号の周波数と前記制
御信号の制御値との積に比例する周波数の信号を発生
し、前記第２の数値制御発振器が前記第２のクロック信
号の周波数と前記制御信号の制御値との積に比例する周
波数の信号を発生することを特徴とする請求項１または
２記載の位相同期送受信装置。